JPH03129939A - ポーリング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 複数の装置の状態を監視し、障害が発生した装置は、予
備装置に切り替える信号を送出するポーリング回路に関
し、 パラレル／シリアル変換手段にて、１フレームの装置デ
ータを送出する毎に発生する信号に同期して、ポーリン
グ手段のアドレスを進めるこ・とにより、ポーリング周
期を速めることができるポーリング回路を提供すること
を目的とし、複数の装置の状態を順次選択して出力する
ための装置アドレスを発生するポーリング手段と、ポー
リング手段で発生したアドレスにより指定された装置が
、障害となっているときには、該装置を予備装置に切り
替えるスイッチを選択し動作させる信号を発生するスイ
ッチ駆動信号発生手段と、ポーリング手段と、スイッチ
駆動信号発生手段で発生した並列データを直列データに
変換して送出するパラレル／シリアル変換手段とで構成
し、パラレル／シリアル変換手段で、■フレームの装置
データを送出する毎に発生する信号に同期して、ポーリ
ング手段のアドレスを歩進させるように構成する。

〔産業上の利用分野〕

本発明は、複数の装置の状態を監視し、障害が発生した
装置は、予備装置に切り替える信号を送出するポーリン
グ回路に関する。

例えば、複数の無線の送受信装置により構成するシステ
ムにおいて、ｎ台の現用の送受信装置に対して１台の予
備装置を準備しておき、現用の送受信装置の中の１つが
障害となったときには、予備装置に切り替えて運用する
現用予備方式が広く用いられている。

このようなシステムにおいては、ｎ台の現用の送受信装
置が正常であるか、否かについてポーリングにより、順
次状態を監視し、障害発生が発生したときには予備装置
に切り替える。

かかるポーリング回路は、通信の途絶をできるだけ短く
するために、切り替え動作を速やかに完了することが要
望されている。

〔従来の技術〕

第４図は従来例のポーリング回路を説明する図、第５図
は送信データのフレームフォーマットの例を説明する図
である。

第４図は従来例は、装置が１５台より構成されており、
１５のアドレスを発生するポーリングカウンタＩＩＢを
有するポーリング部１１Ａと、ポーリング部１１Ａで指
定された装置が障害のときには、該装置を切り離し、予
備装置に切り替えるスイッチを駆動する信号を発生する
スイッチドライブ回路２１と、 ポーリング部１１Ａで発生したアドレスと、スイッチド
ライブ回路２１より発生する信号をパラレル／シリアル
変換して送出する、パラレル／シリアル変換回路３１よ
り構成されている。

ポーリングカウンタＩＩＢの基本クロックは１５ｋＨｚ
、パラレル／シリアル変換回路３１の基本タロツクは１
０ＭＨｚで動作している。

第５図は、パラレル／シリアル変換回路３１より送出す
る送信データのフレームフォーマットの例であり、その
内容は次のとおりである。

スタート、ストップビット；フレームの最初のビットを
スタートビット”０°′、最後のビットをストップビッ
ト”１”とし、データ送出時に自動的に付加される。

アドレスビット一対向する送信端子、受信端子を指定す
る。

データピッ）；Ｄｏ〜Ｄ３は装置のアドレスを示し、Ｄ
４〜Ｄ１５は装置の状態を示す。

ＣＲＣビット；アドレスビット、データビットの１８ビ
ツトに対して、ＣＲＣチエツク用の３ビツトのＣＲＣビ
ットを付加する。

ここで、第４図に示すポーリングカウンタ１１Ｂの基本
クロックは１５ｋＨｚとしており、次にポーリングをか
ける装置番号を出力するのに６６゜６μｓの時間がかか
ることになる。

この理由は、パラレル／シリアル変換部３１の基本クロ
ック１０ＭＨｚとポーリングカウンタ１１Ｂの基本クロ
ック１５ｋＨｚは非同期であるので、１フレームのデー
タ送信のみでは、送信データが中途から始まり、不完全
なデータとなることがある。したがって、第５図に示す
情報を確実に相手装置に伝送するために、２フレ一ム分
の時間をとっているからである。（同一データを２回送
信すると１回は必ず完全データとなる。）〔発明が解決
しようとする課題〕 上述の従来例では、第５図に示す情報を確実に相手装置
に伝送するために、２フレ一ム分の時間をとっているが
、１フレ一ム分の時間で同じ情報を確実に伝送できるの
であれば、予備装置への切り替え時間の短縮が可能とな
る。

本発明は、パラレル／シリアル変換手段にて、１フレー
ムの装置データを送出する毎に発生する信号に同期して
、ポーリング手段のアドレスを進めることにより、ポー
リング周期を速めることができるポーリング回路を提供
することを目的とする。

換手段であり、 かかる手段を具備することにより本課題を解決するため
の手段とする。

〔課題を解決するための手段〕

第１図は本発明の詳細な説明するブロック図を示す。

第１図に示す本発明の原理ブロック図中の１〜Ｎは複数
の装置であり、 １０は、複数の装置１〜Ｎの状態を順次選択して出力す
るためのアドレスを発生するポーリング手段であり、 ２０は、ポーリング手段１０で発生したアドレスにより
指定された装置が、障害となっているときには、該装置
を予備装置に切り替えるスイッチを選択し動作させる信
号を発生するスイッチ駆動信号発生手段であり、 ３０は、ポーリング手段１０と、スイッチ駆動信号発生
手段２０で発生した並列データを直列データに変換して
送出するパラレル／シリアル変〔作　用〕 ポーリング手段１０により、複数の装置１〜Ｎを指定す
るアドレスを発生し、該アドレスにより指定された装置
が障害のときには該装置と予備装置を切り替える信号を
スイッチ駆動信号発生手段２０より発生し、パラレル／
シリアル変換手段３０により、ポーリング手段１０より
のアドレスとスイッチ駆動信号発生手段２０よりのパラ
レルデータをシリアルデータに変換し送出する。

この１フレームの装置データを送出する毎にパラレル／
シリアル変換手段３０が発生する信号Ｓに同期して、ポ
ーリング手段１０が発生するアドレスを歩進させること
により、ポーリング周期を速めることが可能となる。

〔実施例〕

以下本発明の要旨を第２図〜第３図に示す実施例により
具体的に説明する。

第２図は本発明の実施例のポーリング回路を説明する図
、第３図は本発明の実施例の動作時間を説明する図をそ
れぞれ示す。なお、企図を通じて同一符号は同一対象物
を示す。

第２図に示す本発明の実施例は、第４図で説明したのと
同じスイッチドライブ回路２１と、パラレル／シリアル
変換回路３１と、 第１図で説明したポーリング手段１０として、４ビツト
のポーリングカウンタＩＩＢと４段シフトレジスタＩＩ
Ｃより構成した例である。

パラレル／シリアル変換回路３１の基本クロックは１６
ＭＨｚを使用している。

この図のパラレル／シリアル変換回路３１より送出する
送信データのフォーマットは第５図で説明したものと同
じである。

ここでの、ポーリングカウンタ１１Ｂの動作は、パラレ
ル／シリアル変換回路３１が１フレームのデータを送出
する毎に発生する信号Ｓを、４段シフトレジスタＬＩＣ
に入力し、４ビツトシフトした信号をクロックとして、
ポーリングカウンタ１１Ｂを歩進させている。４ビツト
シフトさせるのは、パラレル／シリアル変換回路３１が
１フレームのデータを送出する毎に発生する信号Ｓで、
即ポーリングカウンタＩＩＢを歩進させると、ポーリン
グカウンタＩＩＢは歩進しても、スイッチドライブ回路
２１が次の装置のデータの取り込みが完了していないた
めに、送出するデータが不完全データとなることを防止
するためである。

第３図は、本発明の実施例の動作時間を説明する回であ
り、ＩＡは第２図示すポーリング回路を内蔵するベース
バンドコントローラ（以下Ｂ５Ｃ０ＮＴと称する）であ
り、２ＡはＩＡよりのデータにより、予備装置との切り
替えを行うモデムスイッチ（ＭＤ　　ＳＷと称する）で
ある。

この構成で、ＢＳ　　Ｃ０ＮＴＩＡより、切り替え指示
が送出され、ＭＤ　　５Ｗ２Ａが受信する。

β１は本発明の実施例での、ＢＳ　　ＣＯＮＴＩＡが、
切り替え指示を送出してから、ＭＤ　　５Ｗ２Ａが受信
完了するまでの時間であり、αはＳＷの動作時間である
。

β２は従来例での、ＢＳ　　Ｃ０ＮＴＩＡが、切り替え
指示を送出してから、ＭＤ　　５Ｗ２Ａが受信完了する
までの時間である。αはＳＷの動作時間であり、実施例
での動作時間αと同じである。

従来例では、１．２５　Ｍ　ｂ　／　ｓの２フレームで
送出していた切り替え情報を、２　Ｍ　ｂ　／　ｓの１
フレームで送出することが可能となり、ポーリング周期
を早め、ＭＤ　　５Ｗ２Ａの動作完了までの時間を短く
することが可能となる。また、スイッチの切り替え動作
完了までの時間を同じとすると、動作速度の遅い安価な
スイッチを使用することができ、スイッチの１／１０の
コストダウンを図ることができる。

〔発明の効果〕

以上のような本発明によれば、ポーリングカウンタとパ
ラレル／シリアル変換部の動作を１フレームの装置デー
タ送出毎に発生する信号に同期させることにより、ポー
リング周期を短くすることのできるポーリング回路を提
供することができ、スイッチの切り替え動作完了の時間
を同じとするとスイッチの経済化を図ることが可能とな
る。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の実施例のポーリング回路を説明する図、 第３図は本発明の実施例の動作時間を説明する図、第４
図は従来例のポーリング回路を説明する図、第５図は送
信データのフレームフォーマットの例を説明する図、 をそれぞれ示す。 図において、 ＩＡはＢＳ　　Ｃ０ＮＴ。 ２ＡはＭＤ　　ＳＷ、 １０はポーリング手段、 １１Ａはポーリング部、 １１Ｂはポーリングカウンタ、 １１Ｃは４段シフトレジスタ、 ２０はスイッチ駆動信号発生手段、 ２１はスイッチドライブ回路、 ３０はパラレル／シリアル変換手段、 ３１はパラレル／シリアル変換回路、 をそれぞれ示す。 本発明の詳細な説明するブロック図 第１図 本発明の実施例のポーリング回路を説明する図第２図 ィ蓬東例のボーリンク回路を説明する図第４図 本発明の実施例の動作時間を説明する図１フレーム　（
２３ビツト） 送信データのフレ ムフォ マットの（残を説明する図 第５図

Claims (1)

1. 【特許請求の範囲】 複数の装置（１〜ｎ）の状態を順次選択して出力するた
   めの装置アドレスを発生するポーリング手段（１０）と
   、 前記ポーリング手段（１０）で発生したアドレスにより
   指定された装置が、障害となっているときには、該装置
   を予備装置（Ａ）に切り替えるスイッチを選択し動作さ
   せる信号を発生するスイッチ駆動信号発生手段（２０）
   と、 前記ポーリング手段（１０）と、前記スイッチ駆動信号
   発生手段（２０）で発生した並列データを直列データに
   変換して送出するパラレル／シリアル変換手段（３０）
   とで構成し、 前記パラレル／シリアル変換手段（３０）で、１フレー
   ムの装置データを送出する毎に発生する信号（Ｓ）に同
   期して、前記ポーリング手段（１０）のアドレスを歩進
   させることを特徴とするポーリング回路。