JPH03131179A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、民生用のビデオカメ 映像信号処理装置に関する。

う等に好適な ［発明の概要］ この発明は、フィールドメモリまたはフレームメモリを
備えた映像信号処理装置において、ビデオカメラの動作
を停止させるときの動画映像信号をメモリに書き込むと
共に、ビデオカメラを再び動作させるときに、このビデ
オカメラからの動画映像信号とメモリから読み出した静
止画映像信号とをクロスフェードすることにより、筒車
な構成で、編集点での場面の転換を滑らかに行なうこと
ができるようにしたものである。

［従来の技術］ 従来、映像や音声のプログラム素材（ソース）を編集す
る場合、編集点での不連続感を取り除くため、先行ソー
スの信号レベルを徐々に低減させてフェードアウトする
と同時に、後続ソースの信号レベルを徐々に上昇させて
フェードインする技法、いわゆるディゾルブないしクロ
スフェードがしばしば用いられている。

［発明が解決しようとする課題］ ところが、従来、クロスフェードを行うには、例えばビ
デオカメラとＶＴＲのような２つの信号源に加えて、ク
ロスフェードされた映像信号を記録するために、更に１
台のＶＴＲが必要であり、構成が複雑になると共に、多
額の費用を要するという問題があった。

かかる点に鑑み、この発明の目的は、簡単な構成で、編
集点での場面の転換を滑らかに行なうことができる映像
信号処理装置を提供するところにある。

［課題を解決するための手段］ この発明は、ビデオカメラ（１）からの動画映像信号の
所望の１フィールドまたはｌフレームを書き込むメモリ
手段（１１）と、クロスフェード手段（１２）とを備え
、ビデオカメラの動作を停止させるときの動画映像信号
をメモリ手段に書き込むと共に、ビデオカメラを再び動
作させるときに、当該ビデオカメラからの動画映像信号
とメモリ手段から読み出した静止画映像信号とをクロス
フェードするようにした映像信号処理装置である。

［作用］ この発明によれば、簡単な構成で、編集点での場面の転
換が滑らかに行なわれる。

［実施例］ 以下、第１図〜第３図を参照しながら、この発明による
映像信号処理装置の一実施例について説明する。

この発明の一実施例の構成を第１図に示す。

第１図において、（１０）は映像信号処理装置を全体と
して示し、主として、フィールドメモリ（１１）とクロ
スフェード回路（１２）から構成され、このクロスフェ
ード回路（１２）は、例えば、■対の係数器（１３）　
、　（１４）と加算器（１５）から構成される。

両係数器（１３）　、　（１４）は、例えば、リードオ
ンリーメモリ（ＲＯＭ）を含み、所要の係数データが各
ＲＯＭに格納される。

ビデオカメラ（１）からの入力映像信号Ｓｉが、切換ス
イッチ（２）のｒｅｃ側固定接点と可動接点とを経て、
フィールドメモリ（１１）、係数器（１３）及び切換ス
イッチ（３）のｅｅ側固定接点に共通に供給される。

フィールドメモリ（１１）から１フイ一ルド期間遅延さ
れた映像信号Ｓｄが係数器（１４）に供給され、両係数
器（１３）　、　（１４）の出力が加算器（１５）に供
給される。この加算器（１５）から出力されるクロスフ
ェード映像信号Ｓｆが、スイッチ（３）のｗｒｙ側固足
固定接点動接点とを経て、モニタ（ビューファインダ）
（４）とＶ　Ｔ　Ｒ（５）に共通に供給され、Ｖ　Ｔ　
Ｒ（５）の出力がスイッチ（２）のｐｂ側固定接点に供
給される。

メモリ制御回路（１６）から出力された制御信号がフィ
ールドメモリ（１１）と１対の係数器（１３）　、　（
１４）とにそれぞれ供給される。切換スイッチ（２）　
、　（３）とメモリ制御回路（１６）には、Ｖ　Ｔ　Ｒ
（５）のシステム制御回路（マイクロコンピュータ）（
６）から、キー（７ｆ）　、　（７ｐ）　、　（７ｒ）
　、　（７ｓ）　・・＝の操作に対応する各種制御信号
が供給される。

次に、第２図及び第３図を参照しながら、この発明によ
る映像信号処理装置の動作について説明する。

最初、録画キー（７ｒ）及び−時停止キー（７ｐ）が同
時に操作されて、第２図Ａに示すように、ＶＴＲ（５）
が録画−時停止（レックポーズ）モードにある。

このとき、同図Ｂ及びＣに示すように、スイッチ制御信
号Ｓｃｂ及びＳｃｃはそれぞれ「Ｌ」及びｒＨ。

であり、スイッチ（２）がｒｅｃ側に接続され、スイッ
チ（３）がｅｅ側に接続されて、カメラ（１）からの映
像信号Ｓｉがモニタ（４）に直接に供給される。また、
同１１Ｄに示すように、メモリ制御信号ＳｃｄがｒＨ。

であって、メモリ（１１）は書き込み禁止（ホールド）
状態にあり、以前に撮影した何らかの映像信号がホール
ドされている。そして、モニタ（４）の画面には、使用
者がこれから撮影しようとする先行場面の画像、例えば
第３図Ａに示すような山の画像が映出されている。

ｔ１時点において、開始キー（７ｓ）が操作されて、第
２図Ａに示すように、Ｖ　Ｔ　Ｒ（５）が録画モードに
なると、同図Ｂ及びＣに示すように、制御信号Ｓｃｂが
「Ｌ」のままで、制御信号Ｓｃｃがｒ　ＨＪから「Ｌ」
に切り換わって、スイッチ（２）がｒｅｃ側に接続され
たままで、スイッチ（３）がｍｒｙ側に切り換えられる
。また、同図りに示すように、制御信号ＳｃｄがｒＨＪ
から「Ｌ」に切り換わって、メモリ（１１）がホールド
状態から書き込み可能（スルー）状態に切り換えられる
。そして、同図已に示すように、クロスフェード制御信
号Ｓｃｅは「Ｌ」であって、両係数器（１３）　、　（
１４）の係数がそれぞれに＝０　　の状態となる。

これにより、カメラ（１）からの映像信号Ｓｉ　は、同
図Ｆに示すように、何らレベル制御されることなく、メ
モリ（１１）とクロスフェード回路（１２）とを通過し
て、Ｖ　Ｔ　Ｒ（５）に供給されて、先行場面の被写体
、例えば、第３図Ａに示すような山の画像が磁気テープ
上に録画される。

１２時点において、−時停止キー（７ｐ）が操作されて
、第２図Ａに示すように、Ｖ　Ｔ　Ｒ（５）が再度レッ
クポーズモードになると、磁気テープの走行が停止する
と共に、同図Ｂ及びＣに示すように、制御信号Ｓｃｂが
「Ｌ」のままで、制御信号Ｓｃｃが「Ｌ」からｒＨ，に
切り換わって、スイッチ（２）がｒｅｃ側に接続された
ままで、スイッチ（３）がｅｅ側に切り換えられる。ま
た、同図りに示すように、制御信号Ｓｃｄがｒ　Ｌ　Ｊ
からｒｌ（Ｊに切り換わって、メモリ（１１）がスルー
状態からホールド状態に切り換えられる。

これにより、切換時点ｔ２において、Ｖ　Ｔ　Ｒ（５）
により録画されていた画像、例えば、第３図Ａに示すよ
うな山の画像の映像信号がメモリ（１１）にホールドさ
れる。また、モ；り（４）の画面には、同じ山の画像が
映出されている。

この状態で、カメラ（１）が次の場面の被写体、例えば
、第３図Ｃに示すようなジョギング中の人物に向けられ
、フェーダキー（７ｆ）が操作されて、クロスフェード
させたい場面が決定される。

【３時点において、開始キー（７ｓ）が操作されて、Ｖ
　Ｔ　Ｒ（５）が再び録画モードになると、第２図Ｂ。

Ｃに示すように、制御信号Ｓｃｂ、Ｓｃｃはｔ１時点と
同一の状態になり、スイッチ（２）がｒｅｃ側に、スイ
ッチ（３）がｍｒｙ側にそれぞれ接続される。

そして、同図り、Ｅに示すように、このｔ３時点から所
定時間（例えば１秒）後のむ４時点までの期間、制御信
号Ｓｃｄがｒ）（Ｊに保持されて、メモリ（１１）のホ
ールド状態が延長されると共に、制御信号Ｓｃｅが「Ｈ
Ｊとなって、クロスフェード回路（１２）が次のように
動作する。

係数器（１３）、　（１４）の係数をそれぞれに、（１
−ｋ）（０≦に≦１）として、加算器（１５）の出力、
即ちクロスフェード映像信号Ｓｆは次の（１）式のよう
に表される。

Ｓｆ　＝ｋＳｉ＋（１ｋ）Ｓｄ　・・・・（１）この場
合、例えば１秒間で、ｋがＯから１まで漸増すれば、第
２図Ｆ及びＧに示すように、メモリ（１１）から読み出
された静止画映像信号Ｓｄがフェードアウトすると同時
に、カメラ（１）からの人力動画映像信号Ｓｉがフェー
ドインする。

このクロスフェード期間（ｔ３〜ｔ４）には、第３図Ｂ
に示すように、先行場面と後続場面の画像がオーバラッ
プしてモニタ（４）の画面に映出されると共に、先行場
面の静止画映像信号と後続場面の動画映像信号とがオー
バラップして磁気テープ上に記録される。

そして、ｔ４時点以後は、第３図Ｃに示すようなジョギ
ング中の人物の動画がモニタ（４）の画面に映出される
と共に、磁気テープ上に記録される。

従って、この磁気テープを再生すれば、オーバラップ部
分を挟んで、編集点の前後の場面が滑らかに転換される
。

次に、第４図を参照しながら、この発明による映像信号
処理装置の他の実施例について説明する。

この発明の他の実施例の構成を第４図に示す。

この第４図において、前出第１図に対応する部分には同
一の符号を付して重複説明を省略する。

第４図において、（ＩＯＣ）は映像信号処理装置を全体
として示し、フィールドメモリ（１１）を含んでループ
が形成され、巡回型のクロスフェード回路が構成される
。

この巡回型の回路構成は公知のノイズ低減回路と類似で
ある（特公昭６２−３６３９号公報等参照）。

ビデオカメラ（１）からの人力映像信号Ｓｉが、スイッ
チ（２）のｒｅｃ側固定接点と可動接点とを経て、スイ
ッチ（３）のｅｅ側固定接点、加算器（１７）及び減算
器（１８）に共通に供給される。加算器（１７）の出力
信号Ｓｆがスイッチ（３）のｍｒｙ側固定接点に供給さ
れると共に、フィールドメモリ（１１）に供給される。

このフィールドメモリ（１１）から１フイ一ルド期間遅
延された映像信号Ｓｄが減算器（１８）に供給され、こ
の遅延映像信号Ｓｄから入力映像信号Ｓｉが減算される
。減算器（１８）の出力が係数器（１９）を通じて加算
器（１７）に供給される。

メモリ制御回路（１６ｓ）の制御信号が、フィールドメ
モリ（１１）に供給され、メモリ制御回路（１６Ｓ）と
係数器（１９）とにシステム制御回路（６）から制御信
号が供給される。その余の構成は前出第１図と同様であ
る。

第４図の実施例のクロスフェード動作は次のとおりであ
る。

係数器（１９）の係数をｋ（０≦に≦１）として、加算
器（１７）の出力信号Ｓｆは次の（２）式のように表さ
れる。

Ｓｆ　−３ｉ＋ｋ（Ｓｄ−３ｉ） ＝（１−ｋ）Ｓｉ＋ｋＳｄ　・・・・（２）この場合は
、前出第１図の実施例とは逆に、例えば１秒間で、ｋが
１から０まで漸減すれば、前述と同様にして、メモリ（
１１）から読み出された静止画映像信号Ｓｄがフェード
アウトすると同時に、カメラ（１）からの入力動画映像
信号Ｓｔがフェードインする。

第４図の実施例では、クロスフェード回路が巡回型に構
成されており、映像信号はライン順にメモリ（１１）に
書き込まれ、読み出される。メモリ（１１）から読み出
された映像信号は、減算器（１８）　。

係数器（１９）、加算器（１７）を経て、再度メモリ（
１１）に書き込まれるが、係数器（，１９）等での信号
処理時間の関係で、係数乗算後の映像信号が書き込まれ
るラインは、元の映像信号が読み出されたラインと同一
となる。

このため、第４図の実施例では、クロスフニード動作の
場合でも、第２図りに破線で示すように、メモリ（１１
）は録画モードでスルー状態とされる。

そして、クロスフェード期間（ｔ３〜ｔ４）には、前述
と同様に、先行場面と後続場面の画像がオーバラップし
て磁気テープ上に録画され、ｔ４時点以後は後続場面の
動画が録画されて、編集点の前後の場面が滑らかに転換
される。

第４図の実施例では、前出第１図の実施例に比べて、フ
ィールドメモリ（１１）のタイミング制御が簡単になり
、メモリ制御回路（１６Ｓ）の規模が小さくなる。

なお、上述の実施例では、フィールドメモリを用いたが
、フレームメモリを用いてもよい。

また、巡回型に構成した場合には、係数器のデータパタ
ーンを適宜に設定することにより、ノイズ低減や、いわ
ゆるマルチストロボ、クリソスチル／スロー再生等にも
利用される。

［発明の効果］ 以上詳述のように、この発明によれば、ビデオカメラの
動作を停止させるときの動画映像信号をフィールドメモ
リまたはフレームメモリに書き込むと共に、ビデオカメ
ラを再び動作させるときに、このビデオカメラからの動
画映像信号とメモリがら読み出した静止画映像信号とを
クロスフェードするようにしたので、簡単な構成で、編
集点での場面の転換を滑らかに行なうことができる映像
信号処理装置が得られる。

【図面の簡単な説明】

第１図はこの発明による映像信号処理装置の一実施例の
構成を示すブロック図、第２図はこの発明の一実施例の
動作を説明するためのタイムチャート、第３図はこの発
明の一実施例の動作を説明するための路線図、第４図は
この発明の他の実施例の構成を示すブロック図である。 （１）はビデオカメラ、（４）はモニタ、（５）　ハＶ
　Ｔ　Ｒ１（６）ハシステム制御回路（マイクロコンピ
ュータ）、（１０）　、　（ＩＯＣ）は映像信号処理装
置、（１工）はフィールドメモリ、（１２）はクロスフ
ェード回路、（１３）　、　（１４）　。 （１９）は係数器、 （１６）　、　（１６Ｓ）はメモリ制御回路である。 代 理 人 松 隈 秀 盛 第 図

Claims (1)

1. 【特許請求の範囲】 ビデオカメラからの動画映像信号の所望の１フィールド
   または１フレームを書き込むメモリ手段と、 クロスフェード手段とを備え、 上記ビデオカメラの動作を停止させるときの動画映像信
   号を上記メモリ手段に書き込むと共に、上記ビデオカメ
   ラを再び動作させるときに、当該ビデオカメラからの動
   画映像信号と上記メモリ手段から読み出した静止画映像
   信号とをクロスフェードするようにしたことを特徴とす
   る映像信号処理装置。