JPH0313122A - 分周回路 - Google Patents
分周回路Info
- Publication number
- JPH0313122A JPH0313122A JP1148928A JP14892889A JPH0313122A JP H0313122 A JPH0313122 A JP H0313122A JP 1148928 A JP1148928 A JP 1148928A JP 14892889 A JP14892889 A JP 14892889A JP H0313122 A JPH0313122 A JP H0313122A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- frequency divider
- reset
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/38—Starting, stopping or resetting the counter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/58—Gating or clocking signals not applied to all stages, i.e. asynchronous counters
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は分周回路に関し、特にリセット機能を有する
分周回路の高性能化に関するものである。
分周回路の高性能化に関するものである。
従来のリセット機能を有する分周回路の構成を図につい
て説明する。第１１図は分周比１／１６の場合の分周回
路の構成の一例を示しており、図において、ＩＩＢ〜１
４Ｂはそれぞれリセット機能を持つトリガード・フリッ
プフロップにより構成した１／２分周回路、３２はリセ
ット信号入力用のバッファ回路である。ＩＮは信号入力
端子、ＯＵＴはリセット機能付分周回路の出力端子、Ｎ
１〜Ｎ３は１／２分周回路の出力端子、Ｎ４はリセット
信号入力用のバッファ回路３２の出力端子、Ｒ３はリセ
ット信号入力端子である。また、Ｄ。
て説明する。第１１図は分周比１／１６の場合の分周回
路の構成の一例を示しており、図において、ＩＩＢ〜１
４Ｂはそれぞれリセット機能を持つトリガード・フリッ
プフロップにより構成した１／２分周回路、３２はリセ
ット信号入力用のバッファ回路である。ＩＮは信号入力
端子、ＯＵＴはリセット機能付分周回路の出力端子、Ｎ
１〜Ｎ３は１／２分周回路の出力端子、Ｎ４はリセット
信号入力用のバッファ回路３２の出力端子、Ｒ３はリセ
ット信号入力端子である。また、Ｄ。
Ｑ及びＲはそれぞれ１／２分周回路の入力端子。
出力端子及びリセット信号入力端子である。
次にこのリセット機能付分周回路の動作について説明す
る。ＩＩＢ〜１４Ｂの各１／２分周回路はリセット信号
が入力されると内部の信号が“旧ｇｈｌ＋ もしくはＬ
ｏｗ”状態に強制的にセットされる。
る。ＩＩＢ〜１４Ｂの各１／２分周回路はリセット信号
が入力されると内部の信号が“旧ｇｈｌ＋ もしくはＬ
ｏｗ”状態に強制的にセットされる。
リセット信号が解除されると、リセット機能のない分周
回路と同様に、各々の１／２分周回路は入力される周波
数を１／２に分周する動作を行い、全体回路としては１
／１６の分周を行う。
回路と同様に、各々の１／２分周回路は入力される周波
数を１／２に分周する動作を行い、全体回路としては１
／１６の分周を行う。
以下、この動作を第１２図を用いて説明する。
第１２図は各１７２分周回路を入力信号が“旧ｇｈ”に
変化したときに出力が変化するトリガード・フリップフ
ロップで構成し、リセット信号により内部ノードを“Ｌ
ｏｗ”にセットする場合のリセット機能付分周回路の出
力信号とリセットの入力信号との関係を示している０図
において、ＯＵＴはリセット機能付分周回路の出力信号
、Ｒ３はリセットの入力信号、Ｔは分周回路の出力信号
の１周期を示している。リセット信号が入力されると、
分周回路のすべての内部ノードが“Ｌｏｗ”にセットさ
れるので、分周回路の出力ＯＵＴが“’Ｈｉｇｈ”にな
る直前にセットされることになる。リセット信号が解除
されると同時に分周回路の出力信号ＯＵＴは“Ｈｉｇｈ
”になり、再び分周動作を始める。このため、リセット
信号の解除から次の出力の立ち上がりまでが１周期とな
るので、リセット信号によりこの分周回路は初期状態に
セットされていることになる。
変化したときに出力が変化するトリガード・フリップフ
ロップで構成し、リセット信号により内部ノードを“Ｌ
ｏｗ”にセットする場合のリセット機能付分周回路の出
力信号とリセットの入力信号との関係を示している０図
において、ＯＵＴはリセット機能付分周回路の出力信号
、Ｒ３はリセットの入力信号、Ｔは分周回路の出力信号
の１周期を示している。リセット信号が入力されると、
分周回路のすべての内部ノードが“Ｌｏｗ”にセットさ
れるので、分周回路の出力ＯＵＴが“’Ｈｉｇｈ”にな
る直前にセットされることになる。リセット信号が解除
されると同時に分周回路の出力信号ＯＵＴは“Ｈｉｇｈ
”になり、再び分周動作を始める。このため、リセット
信号の解除から次の出力の立ち上がりまでが１周期とな
るので、リセット信号によりこの分周回路は初期状態に
セットされていることになる。
また、第１４図は従来の他の例として１／２５６．１／
２５７の分周回路の構成の一例を示したものであり、図
において、３３はＤ−フリップフロップ３３ ａ、 ３
３ ｂ、 ３３ ｃからなる１／４と１１５の２モ一ド
可変分周回路部、１１Ｂ〜１６ＢはそれぞれＴ−フリッ
プフロップから構成した１／２分周回路、３０，３１，
３４．３５はＯＲ回路、また、ＩＮは信号入力端子、Ｍ
ＯＤは分周数切り替え用入力端子、ＯＵＴは出力端子で
、Ｒ８はリセット信号入力端子である。リセット時の動
作について説明すると、Ｒ３信号が“Ｈｉｇｈ”の場合
には、各Ｄ−フリップフロップ３３ａ〜３３Ｃ１及びＴ
−フリップフロップ１１Ｂ〜１６Ｂにリセット信号が入
力され、これにより全ての部分回路の動作が停止した状
態となる。
２５７の分周回路の構成の一例を示したものであり、図
において、３３はＤ−フリップフロップ３３ ａ、 ３
３ ｂ、 ３３ ｃからなる１／４と１１５の２モ一ド
可変分周回路部、１１Ｂ〜１６ＢはそれぞれＴ−フリッ
プフロップから構成した１／２分周回路、３０，３１，
３４．３５はＯＲ回路、また、ＩＮは信号入力端子、Ｍ
ＯＤは分周数切り替え用入力端子、ＯＵＴは出力端子で
、Ｒ８はリセット信号入力端子である。リセット時の動
作について説明すると、Ｒ３信号が“Ｈｉｇｈ”の場合
には、各Ｄ−フリップフロップ３３ａ〜３３Ｃ１及びＴ
−フリップフロップ１１Ｂ〜１６Ｂにリセット信号が入
力され、これにより全ての部分回路の動作が停止した状
態となる。
このように従来の分周回路においてリセット動作を行な
うためにはすべての各分周回路にリセット機能を持たせ
る必要があった。
うためにはすべての各分周回路にリセット機能を持たせ
る必要があった。
次に、分周回路にリセット機能を持たせる場合の一構成
例について説明する。
例について説明する。
第１３図は電界効果型トランジスタにより構成したリセ
ット機能を持つ１／２分周回路の一例である。図におい
て、Ｊ１〜Ｊ１３及びＪ２１．Ｊ２２はトランジスタ、
Ｒ１−Ｒ４は抵抗体、１１〜■３は定電流源で、ｖｏは
電源電圧端子、ＤＩＮは入力信号端子、Ｄ、は基準電圧
信号入力端子、Ｒ３はリセット入力信号端子、ＯＵＴは
出力端子である。通常のリセット機能のない１／２分周
回路に比較し、Ｊ２１．Ｊ２２のトランジスタが新たに
付加されている。
ット機能を持つ１／２分周回路の一例である。図におい
て、Ｊ１〜Ｊ１３及びＪ２１．Ｊ２２はトランジスタ、
Ｒ１−Ｒ４は抵抗体、１１〜■３は定電流源で、ｖｏは
電源電圧端子、ＤＩＮは入力信号端子、Ｄ、は基準電圧
信号入力端子、Ｒ３はリセット入力信号端子、ＯＵＴは
出力端子である。通常のリセット機能のない１／２分周
回路に比較し、Ｊ２１．Ｊ２２のトランジスタが新たに
付加されている。
次に、第１３図に示した１／２分周回路の回路の動作に
ついて簡略に説明する。リセット入力信号Ｒ３が’Ｌｏ
ｗ”の場合はＪ２１．Ｊ２２のトランジスタはＯＦＦ状
態であるために、新たに付加されたＪ２１．Ｊ２２のト
ランジスタがない場合の通常の動作、即ちｌ／２分周動
作を行なう。ま、た、リセット入力信号が“旧ｇｈ″の
場合にはＪ２１゜Ｊ２２のトランジスタがＯＮ状態とな
るため、抵抗Ｒ２，Ｒ４を流れる電流が抵抗Ｒ１，Ｒ３
を流れる電流よりも多くなり、ｌ／２分周回路は“Ｌ。
ついて簡略に説明する。リセット入力信号Ｒ３が’Ｌｏ
ｗ”の場合はＪ２１．Ｊ２２のトランジスタはＯＦＦ状
態であるために、新たに付加されたＪ２１．Ｊ２２のト
ランジスタがない場合の通常の動作、即ちｌ／２分周動
作を行なう。ま、た、リセット入力信号が“旧ｇｈ″の
場合にはＪ２１゜Ｊ２２のトランジスタがＯＮ状態とな
るため、抵抗Ｒ２，Ｒ４を流れる電流が抵抗Ｒ１，Ｒ３
を流れる電流よりも多くなり、ｌ／２分周回路は“Ｌ。
１１”状態にセットされることになる。
従来のリセット付分周回路の構成は上述のようであるの
で、各１／２分周回路の内部にリセット機能を持たせる
ためのトランジスタを新たに付加することが必要であり
、このため、動作速度の低下や、リセット機能を実現す
るための素子数の増加を招いていた。また、すべての１
／２分周回路にリセット信号を与える必要があるため、
そのためのバッファ回路３２が必要となり消費電力の増
加にもなっていた。
で、各１／２分周回路の内部にリセット機能を持たせる
ためのトランジスタを新たに付加することが必要であり
、このため、動作速度の低下や、リセット機能を実現す
るための素子数の増加を招いていた。また、すべての１
／２分周回路にリセット信号を与える必要があるため、
そのためのバッファ回路３２が必要となり消費電力の増
加にもなっていた。
この発明は上述のような問題点を解消するためになされ
たもので、動作速度を低下できるとともに消費電力の低
減を図ることができ、かつ回路構成が容易なリセット機
能付きの分周回路を提供することを目的とする。
たもので、動作速度を低下できるとともに消費電力の低
減を図ることができ、かつ回路構成が容易なリセット機
能付きの分周回路を提供することを目的とする。
この発明に係る分周回路は、回路内の各分周回路の出力
の少なくとも１つの出力をモニタする機能と、リセット
信号が入力されるとともに、このモニタの値が所定の値
となったときに、出力をモニタしている部分回路より前
段の分周回路の動作を停止させうる機能とを設けたもの
である。
の少なくとも１つの出力をモニタする機能と、リセット
信号が入力されるとともに、このモニタの値が所定の値
となったときに、出力をモニタしている部分回路より前
段の分周回路の動作を停止させうる機能とを設けたもの
である。
この発明に係る分周回路は、回路内の各部分回路の出力
をモニタし、リセット信号が入力されていると、このモ
ニタの値が所定の値となったときに前段の分周回路の動
作を停止させ、さらにリセット信号の解除と同時に分周
動作を再開する。
をモニタし、リセット信号が入力されていると、このモ
ニタの値が所定の値となったときに前段の分周回路の動
作を停止させ、さらにリセット信号の解除と同時に分周
動作を再開する。
以下、この発明の一実施例を図について説明する。
第１図は分周比１／１６の場合のリセット付分周回路の
構成の一例を示しており、図において１１〜１４はそれ
ぞれフリップフロップにより構成した１／２分周回路、
１５はＯＲ回路、１６はＡＮＤ回路である。ＩＮは信号
入力端子、ＯＵＴはリセット付分周回路の出力端子、Ｎ
１〜Ｎ３は１／２分周回路の出力端子、Ｎ５はＯＲ回路
１５の出力端子、Ｎ６はＡＮＤ回路１６の出力端子、Ｒ
３Ｂはリセット信号の反転信号の入力端子である。
構成の一例を示しており、図において１１〜１４はそれ
ぞれフリップフロップにより構成した１／２分周回路、
１５はＯＲ回路、１６はＡＮＤ回路である。ＩＮは信号
入力端子、ＯＵＴはリセット付分周回路の出力端子、Ｎ
１〜Ｎ３は１／２分周回路の出力端子、Ｎ５はＯＲ回路
１５の出力端子、Ｎ６はＡＮＤ回路１６の出力端子、Ｒ
３Ｂはリセット信号の反転信号の入力端子である。
Ｄ及びＱはそれぞれ１／２分周回路の入力端子及び出力
端子である。
端子である。
次にこのリセット機能付分周回路の動作について説明す
る。まず、Ｒ３Ｂに“旧ｇｈ” （即ちリセット信号が
“Ｌｏｗ″）が入力されていると、ＯＲ回路１５の出力
Ｎ５は常に“旧ｇｈ”となるため、リセット付分周回路
の初段の分周回路の人力信号であるＡＮＤ回路１６の出
力Ｎ６は入力信号ＩＮとなり、通常の分周動作を行なう
。この場合は各分周回路は１／２分周を行い、分周回路
全体としては１／１６分周を行なうのである。
る。まず、Ｒ３Ｂに“旧ｇｈ” （即ちリセット信号が
“Ｌｏｗ″）が入力されていると、ＯＲ回路１５の出力
Ｎ５は常に“旧ｇｈ”となるため、リセット付分周回路
の初段の分周回路の人力信号であるＡＮＤ回路１６の出
力Ｎ６は入力信号ＩＮとなり、通常の分周動作を行なう
。この場合は各分周回路は１／２分周を行い、分周回路
全体としては１／１６分周を行なうのである。
次にＲ３Ｂに“Ｌｏ−”（即ちリセット信号がパ旧ｇｈ
”）が入力されると、ＯＲ回路１５の出力Ｎ５はＮ１〜
Ｎ３及びＯＵＴがすべて“Ｌｏ−”となったときに”Ｌ
ｏｗ’となり、ＡＮＤ回路の出力Ｎ６は入力信号ＩＮに
よらず“Ｌｏ−”となる。これにより初段の分周回路１
１に入力される信号が“Ｌｏ−“状態になる。ここで、
各１／２分周回路は入力が変化しない場合にはその出力
も変化しない、即ち、Ｎ６が“Ｌｏｗ”状態から変化し
ないと、分周回路１１の出力Ｎ１も変化しない。Ｎ１が
変化しないと分周回路１２の出力Ｎ２も変化しない。こ
のように前段の分周回路が停止すると、その後段の分周
回路も停止することになり、結果的にはすべての部分回
路の動作が停止することとなる。このとき各分周回路（
フリップフロップ）の状態はすべて“Ｌｏｗ”となって
いる。
”）が入力されると、ＯＲ回路１５の出力Ｎ５はＮ１〜
Ｎ３及びＯＵＴがすべて“Ｌｏ−”となったときに”Ｌ
ｏｗ’となり、ＡＮＤ回路の出力Ｎ６は入力信号ＩＮに
よらず“Ｌｏ−”となる。これにより初段の分周回路１
１に入力される信号が“Ｌｏ−“状態になる。ここで、
各１／２分周回路は入力が変化しない場合にはその出力
も変化しない、即ち、Ｎ６が“Ｌｏｗ”状態から変化し
ないと、分周回路１１の出力Ｎ１も変化しない。Ｎ１が
変化しないと分周回路１２の出力Ｎ２も変化しない。こ
のように前段の分周回路が停止すると、その後段の分周
回路も停止することになり、結果的にはすべての部分回
路の動作が停止することとなる。このとき各分周回路（
フリップフロップ）の状態はすべて“Ｌｏｗ”となって
いる。
この状態からＲ３Ｂに°“ｌ（ｉｇｈ″ （即ちリセッ
ト信号が“Ｌｏｗ” ）が入力されると、ＯＲ回路１５
の出力Ｎ５は’Ｈｉｇｈ”となるため、ＡＮＤ回路の出
力Ｎ６は人力信号ＩＮとなり、再び通常の分周動作を始
めることになる。
ト信号が“Ｌｏｗ” ）が入力されると、ＯＲ回路１５
の出力Ｎ５は’Ｈｉｇｈ”となるため、ＡＮＤ回路の出
力Ｎ６は人力信号ＩＮとなり、再び通常の分周動作を始
めることになる。
この動作を第２図を用いて説明する。第２図はリセット
機能付分周回路の出力信号と各部分回路の出力信号との
関係を示している０図においてＯＵＴはリセット付分周
回路の出力信号で、Ｎ１〜Ｎ３は部分回路の出力信号で
ある。Ｔは分周回路の出力信号の１周期を示している。
機能付分周回路の出力信号と各部分回路の出力信号との
関係を示している０図においてＯＵＴはリセット付分周
回路の出力信号で、Ｎ１〜Ｎ３は部分回路の出力信号で
ある。Ｔは分周回路の出力信号の１周期を示している。
この分周回路においては各部分回路がトリガード・フリ
ップフロップにより構成され、出力は入力が“Ｌｏｗ”
から“旧ｇｈ”に変化したときに変化する場合について
述べる。この回路の場合、各信号の関係は第２図に示し
たようになり、すべての部分回路の出力信号がすべて’
Ｌｏｗ’になるのは分周回路の出力ＯＵＴが“Ｌｏｗ”
から“旧ｇｈ″に変化する直前（第２図Ａ部）であるこ
とがわかる。Ｎ５が”Ｌｏｗ”となると、ＡＮＤ回路の
出力Ｎ６は入力信号ＩＮによらず”Ｌｏ−”となるため
、初段の分周回路の動作が停止することになり、この部
分回路部の出力は“Ｌｏ−”状態を保持することになる
。この分周回路の初段である回路部の出力が停止すると
後段の各回路も停止することになり、この分周回路は出
力が゛°旧ｇｈ１１に変化する直前の状態を保持してい
ることになる。この状態でＲ３Ｂに“Ｈｉｇｈ”が入力
されるとＮ５は“旧ｇｈ”となり、Ｎ６には入力信号Ｉ
Ｎが表われるようになり、分周動作を始めることになる
。この分周動作を始める直前の状態においては分周回路
内はすべてＬｏｗ″にセットされているため、Ｒ３Ｂの
信号が“旧ｇｈ”となると同時に出力が立ち上がること
になり、従来のリセット機能付の分周回路と同様の働き
を行なうことになる。
ップフロップにより構成され、出力は入力が“Ｌｏｗ”
から“旧ｇｈ”に変化したときに変化する場合について
述べる。この回路の場合、各信号の関係は第２図に示し
たようになり、すべての部分回路の出力信号がすべて’
Ｌｏｗ’になるのは分周回路の出力ＯＵＴが“Ｌｏｗ”
から“旧ｇｈ″に変化する直前（第２図Ａ部）であるこ
とがわかる。Ｎ５が”Ｌｏｗ”となると、ＡＮＤ回路の
出力Ｎ６は入力信号ＩＮによらず”Ｌｏ−”となるため
、初段の分周回路の動作が停止することになり、この部
分回路部の出力は“Ｌｏ−”状態を保持することになる
。この分周回路の初段である回路部の出力が停止すると
後段の各回路も停止することになり、この分周回路は出
力が゛°旧ｇｈ１１に変化する直前の状態を保持してい
ることになる。この状態でＲ３Ｂに“Ｈｉｇｈ”が入力
されるとＮ５は“旧ｇｈ”となり、Ｎ６には入力信号Ｉ
Ｎが表われるようになり、分周動作を始めることになる
。この分周動作を始める直前の状態においては分周回路
内はすべてＬｏｗ″にセットされているため、Ｒ３Ｂの
信号が“旧ｇｈ”となると同時に出力が立ち上がること
になり、従来のリセット機能付の分周回路と同様の働き
を行なうことになる。
このような上記実施例においては、回路内の各分周回路
の出力をモニタし、リセット信号が入力されるとともに
、モニタの値がすべてＬｏｗ”になった時に初段の分周
回路の動作を停止させ、これに伴い後段の分周回路の動
作も停止させるようにしたので、分周回路を構成するフ
リップフロップの内部にリセット機能を持たせるための
トランジスタを付加する必要性がなくなり、動作速度の
低下を生じる心配のない分周回路を容易に構成すること
ができる。
の出力をモニタし、リセット信号が入力されるとともに
、モニタの値がすべてＬｏｗ”になった時に初段の分周
回路の動作を停止させ、これに伴い後段の分周回路の動
作も停止させるようにしたので、分周回路を構成するフ
リップフロップの内部にリセット機能を持たせるための
トランジスタを付加する必要性がなくなり、動作速度の
低下を生じる心配のない分周回路を容易に構成すること
ができる。
なお、上記実施例では分周回路の内部の出力をモニタす
る方法と゛してはＯＲ回路１５を用いたが、これは他の
手法を用いることももちろん可能である。
る方法と゛してはＯＲ回路１５を用いたが、これは他の
手法を用いることももちろん可能である。
即ち、第３図は本発明の第２の実施例によるリセット機
能を持つ１／１６分周回路の回路構成を示す図であり、
図において、第１図と同一符号は同一部分を示し、１７
はＡＮＤ回路、１８はＮ０１回路、Ｒ３はリセット信号
端子である。
能を持つ１／１６分周回路の回路構成を示す図であり、
図において、第１図と同一符号は同一部分を示し、１７
はＡＮＤ回路、１８はＮ０１回路、Ｒ３はリセット信号
端子である。
次に動作について説明する。まず、Ｒ３に“Ｌ。
−”が入力されていると、ＡＮＤ回路１７の出力は常に
Ｌｏｗ”となり、その後ＮＯＴ回路１８で反転されＡＮ
Ｄ回路１６の入力は常に“旧ｇｈｌｌとなる。
Ｌｏｗ”となり、その後ＮＯＴ回路１８で反転されＡＮ
Ｄ回路１６の入力は常に“旧ｇｈｌｌとなる。
従ってＮ６には入力信号ＩＮがあられれるようになり、
初段の分周回路は通常の分周動作を行なう。
初段の分周回路は通常の分周動作を行なう。
次にＲ３に“旧ｇｈ”が入力されると、ＡＮＤ回路１７
の出力はＮ１〜Ｎ３及びＯＵＴがすべて“Ｈｉｇｈ”と
なったとき（第２図Ｂ部）に”Ｈｉｇｈ“となり、ＮＯ
Ｔ回路１８によりＡＮＤ回路１６への入力は常に“Ｌｏ
−”となる、従って、ＡＮＤ回路の出力Ｎ６は入力信号
ＩＮによらず常に”Ｌｏｗ’となる。即ち、初段の分周
回路１１に入力される信号が変化しないので、すべての
分周回路の動作が停止することとなる。
の出力はＮ１〜Ｎ３及びＯＵＴがすべて“Ｈｉｇｈ”と
なったとき（第２図Ｂ部）に”Ｈｉｇｈ“となり、ＮＯ
Ｔ回路１８によりＡＮＤ回路１６への入力は常に“Ｌｏ
−”となる、従って、ＡＮＤ回路の出力Ｎ６は入力信号
ＩＮによらず常に”Ｌｏｗ’となる。即ち、初段の分周
回路１１に入力される信号が変化しないので、すべての
分周回路の動作が停止することとなる。
なお、上記第２の実施例ではＡＮＤ回路１７及びＮＯＴ
回路１８を用いてＡＮＤ回路１６へ入力する信号を作成
するようにしたが、これは本発明の第３の実施例として
第４図に示すようにＮＡＮＤ回路１９のみを用いて構成
するようにしてもよく、この場合においても上記第２の
実施例と同様の動作によりリセット動作を行うことがで
きる。
回路１８を用いてＡＮＤ回路１６へ入力する信号を作成
するようにしたが、これは本発明の第３の実施例として
第４図に示すようにＮＡＮＤ回路１９のみを用いて構成
するようにしてもよく、この場合においても上記第２の
実施例と同様の動作によりリセット動作を行うことがで
きる。
上記第１の実施例は、全てのモニタ値が“Ｌｏｗになっ
た時（第２図Ａ部）、即ち分周回路の出力ＯＵＴが“Ｌ
ｏｗ”から°“旧ｇｈ”に変化する直前に分周回路の動
作をリセットするようにしたものであるが、本第２及び
第３の実施例はモニタの値がすべて“旧ｇｈ”になる時
（第２図Ｂ）、即ち分周回路の出力ＯＵＴが・Ｌｏｗ″
から“°旧ｇｈ″に変化した直後にリセットするように
したものである。
た時（第２図Ａ部）、即ち分周回路の出力ＯＵＴが“Ｌ
ｏｗ”から°“旧ｇｈ”に変化する直前に分周回路の動
作をリセットするようにしたものであるが、本第２及び
第３の実施例はモニタの値がすべて“旧ｇｈ”になる時
（第２図Ｂ）、即ち分周回路の出力ＯＵＴが・Ｌｏｗ″
から“°旧ｇｈ″に変化した直後にリセットするように
したものである。
さらに、上記第１ないし第３の実施例においては、内部
のすべての分周回路の出力を“Ｌｏｗ”にセットし、分
周回路をリセットする手法について述べたが、これは他
の状態、例えば内部の分周回路の出力をすべて°“旧ｇ
ｈ”にしてリセットすることも容易に可能であり、以下
のその例を示す。
のすべての分周回路の出力を“Ｌｏｗ”にセットし、分
周回路をリセットする手法について述べたが、これは他
の状態、例えば内部の分周回路の出力をすべて°“旧ｇ
ｈ”にしてリセットすることも容易に可能であり、以下
のその例を示す。
即ち、第５図は本発明の第４の実施例によるリセット機
能を持つ１／１６分周回路の回路構成を示す図であり、
１７はＡＮＤ回路、２０はＯＲ回路を示している。Ｒ３
に“Ｌｏｗ”が入力されている場合、ＡＮＤ回路１７の
出力は常に“Ｌｏｗ”となり、ＯＲ回路２０の出力Ｎ６
は入力信号ＩＮとなるので初段の分周回路は通常の分周
動作を行なう８次にＲ３に“旧ｇｈ”が入力されると、
Ｎ１〜Ｎ３及びＯＵＴがすべて“旧ｇｈ″となったとき
にＡＮＤ回路１７の出力が“旧ｇｈ”となり、ＯＲ回路
２０出力Ｎ６は入力信号ＩＮによらず“°旧ｇｈｌｌ
となる。
能を持つ１／１６分周回路の回路構成を示す図であり、
１７はＡＮＤ回路、２０はＯＲ回路を示している。Ｒ３
に“Ｌｏｗ”が入力されている場合、ＡＮＤ回路１７の
出力は常に“Ｌｏｗ”となり、ＯＲ回路２０の出力Ｎ６
は入力信号ＩＮとなるので初段の分周回路は通常の分周
動作を行なう８次にＲ３に“旧ｇｈ”が入力されると、
Ｎ１〜Ｎ３及びＯＵＴがすべて“旧ｇｈ″となったとき
にＡＮＤ回路１７の出力が“旧ｇｈ”となり、ＯＲ回路
２０出力Ｎ６は入力信号ＩＮによらず“°旧ｇｈｌｌ
となる。
これにより初段の分周回路１１に入力される信号が“旧
ｇｈ”状態になり、入力が変化しないので、すべての分
周回路の動作が停止し、リセットされることとなる。
ｇｈ”状態になり、入力が変化しないので、すべての分
周回路の動作が停止し、リセットされることとなる。
また、上記第１ないし第３の実施例では前段の入力を停
止させる手法としてＡＮＤ回路１６を用いたが、これは
本発明の第５の実施例として第６図に示すようにトラン
ジスタ等により構成したスイッチ２１を用いても可能で
ある。
止させる手法としてＡＮＤ回路１６を用いたが、これは
本発明の第５の実施例として第６図に示すようにトラン
ジスタ等により構成したスイッチ２１を用いても可能で
ある。
また、上記第１ないし第５の実施例においては、分周回
路の出力ＯＵＴが°Ｌｏｗ”から“旧ｇｈ″に変化する
直前あるいは直後に回路をリセットするようにしたが、
本発明はこれに限定されるものではなく、任意の期間に
リセット動作を実現できるものである。例えば、第７図
は本発明の第６の実施例によるリセット機能付き分周回
路の構成を示したものであり、上記第１の実施例の第１
図の回路構成と異なっている点は、ＯＲ回路１５が分周
回路１３の反転出力信号Ｎ３を入力としているところで
ある。リセット動作時について説明すると、Ｒ３Ｂに’
Ｌｏｗ”“が入力され、Ｎｌ、Ｎ２．Ｎ３及びＯＵＴが
すべて“Ｌｏ−″となったときにＯＲ回路１５の出力は
′Ｌ０１となり、−ムＮＤ回路１６の出力Ｎ６は入力信
号ＩＮによらず“Ｌｏｗ”となり、すべての分周回路が
リセットされる。ここで、Ｎ１、Ｎ２．Ｎ３及びＯＵＴ
がすべて“ＬＯ−”となる期間はＮｌ、Ｎ２．ＯＵＴが
“Ｌｏｗ”でＮ３が”）Ｉｉｇｈ”である第２図のＣの
期間であり、この場合には出力ＯＵＴが“Ｈｉｇｈ”に
変化して暫くしてからリセットされることになる。
路の出力ＯＵＴが°Ｌｏｗ”から“旧ｇｈ″に変化する
直前あるいは直後に回路をリセットするようにしたが、
本発明はこれに限定されるものではなく、任意の期間に
リセット動作を実現できるものである。例えば、第７図
は本発明の第６の実施例によるリセット機能付き分周回
路の構成を示したものであり、上記第１の実施例の第１
図の回路構成と異なっている点は、ＯＲ回路１５が分周
回路１３の反転出力信号Ｎ３を入力としているところで
ある。リセット動作時について説明すると、Ｒ３Ｂに’
Ｌｏｗ”“が入力され、Ｎｌ、Ｎ２．Ｎ３及びＯＵＴが
すべて“Ｌｏ−″となったときにＯＲ回路１５の出力は
′Ｌ０１となり、−ムＮＤ回路１６の出力Ｎ６は入力信
号ＩＮによらず“Ｌｏｗ”となり、すべての分周回路が
リセットされる。ここで、Ｎ１、Ｎ２．Ｎ３及びＯＵＴ
がすべて“ＬＯ−”となる期間はＮｌ、Ｎ２．ＯＵＴが
“Ｌｏｗ”でＮ３が”）Ｉｉｇｈ”である第２図のＣの
期間であり、この場合には出力ＯＵＴが“Ｈｉｇｈ”に
変化して暫くしてからリセットされることになる。
このようにリセットをかけて暫く時間が経過してから出
力ＯＵＴを変化させる手法は、例えば第８図に示すよう
に高速分周回路３６と低速分周回路３７とを直列に接続
し、ＩＣ回路３８により双方に同時にリセットをかける
場合等において特に有効であり、この場合、低速分周回
路３７は高速分周回路３６に比し、リセットをかけてか
ら出力が変化するまでにより多くの時間を要するが、こ
れは高速分周回路３６を上記の構成でリセット動作させ
、リセットをかけて暫くしてから出力の変化が得られる
ようにすることで簡単に低速分周回路３７のリセット動
作速度との調整を図ることができる。
力ＯＵＴを変化させる手法は、例えば第８図に示すよう
に高速分周回路３６と低速分周回路３７とを直列に接続
し、ＩＣ回路３８により双方に同時にリセットをかける
場合等において特に有効であり、この場合、低速分周回
路３７は高速分周回路３６に比し、リセットをかけてか
ら出力が変化するまでにより多くの時間を要するが、こ
れは高速分周回路３６を上記の構成でリセット動作させ
、リセットをかけて暫くしてから出力の変化が得られる
ようにすることで簡単に低速分周回路３７のリセット動
作速度との調整を図ることができる。
さらに、上記第１ないし第６の実施例においては、前段
の分周回路の動作の停止の手法として入力を停止させる
方法について述べたが、前段の分周回路にのみリセット
機能を持たせるようにしてもよく、この場合においても
同様の動作を行えることは言うまでもない。
の分周回路の動作の停止の手法として入力を停止させる
方法について述べたが、前段の分周回路にのみリセット
機能を持たせるようにしてもよく、この場合においても
同様の動作を行えることは言うまでもない。
さらに、上記の実施例では分周回路のリセット信号とし
て専用の信号を用いたが、分周回路が外部から電源電流
の制御が可能な構成であればその信号をリセット信号と
して併用することも可能であり、以下、その一実施例を
図について説明する。
て専用の信号を用いたが、分周回路が外部から電源電流
の制御が可能な構成であればその信号をリセット信号と
して併用することも可能であり、以下、その一実施例を
図について説明する。
即ち、第９図は本発明の第７の実施例として、ｌ／３３
と１／３２の２モ一ド分周回路にリセット機能を持たせ
、同時に電流調整機能を持たせたリセット付分周回路の
構成の一例である１図において、１０はリセット機能を
持つ１／４と１１５の２モ一ド分周回路部、１１〜１３
はそれぞれ１／２分周回路、２３，２４．２５はＯＲ回
路、Ｊｏｏは回路の電流を調整するためのトランジスタ
である。ＩＮは信号入力端子、ＭＯＤは分周数切り替え
用入力端子、ＯＵＴは出力端子で、Ｒ３Ｂはリセット信
号の反転信号の入力端子である。Ｎ１は２モ一ド分周回
路部１０の出力端子、Ｎ２〜Ｎ３は１７２分周回路の出
力端子、Ｎ５．Ｎ６゜及びＮ７はそれぞれＯＲ回路２３
．２４．２５の出力端子、Ｎ８はトランジスタＪＯＯの
ソース電極で各分周回路の電源電圧端子に接続されてい
る。
と１／３２の２モ一ド分周回路にリセット機能を持たせ
、同時に電流調整機能を持たせたリセット付分周回路の
構成の一例である１図において、１０はリセット機能を
持つ１／４と１１５の２モ一ド分周回路部、１１〜１３
はそれぞれ１／２分周回路、２３，２４．２５はＯＲ回
路、Ｊｏｏは回路の電流を調整するためのトランジスタ
である。ＩＮは信号入力端子、ＭＯＤは分周数切り替え
用入力端子、ＯＵＴは出力端子で、Ｒ３Ｂはリセット信
号の反転信号の入力端子である。Ｎ１は２モ一ド分周回
路部１０の出力端子、Ｎ２〜Ｎ３は１７２分周回路の出
力端子、Ｎ５．Ｎ６゜及びＮ７はそれぞれＯＲ回路２３
．２４．２５の出力端子、Ｎ８はトランジスタＪＯＯの
ソース電極で各分周回路の電源電圧端子に接続されてい
る。
Ｄ、Ｑ、Ｒ，ＶＤ、ＭＤはそれぞれ１／２分周回路の入
力端子、出力端子、リセット入力端子、電源電圧端子１
分周数切り替え用端子である。
力端子、出力端子、リセット入力端子、電源電圧端子１
分周数切り替え用端子である。
次にこの分周回路の動作について説明する。
Ｒ３Ｂに“Ｈｌｇｈ” 〔即ちリセット信号がＬｏｗ”
）が入力されると、ＯＲ回路２５の出力Ｎ７は常に’Ｈ
ｉｇｈ’となるため、２モ一ド分周回路部は通常の分周
動作を行い、トランジスタＪＯＯがＯＮ状態のため各分
周回路には通常の電流が供給される。
）が入力されると、ＯＲ回路２５の出力Ｎ７は常に’Ｈ
ｉｇｈ’となるため、２モ一ド分周回路部は通常の分周
動作を行い、トランジスタＪＯＯがＯＮ状態のため各分
周回路には通常の電流が供給される。
この場合は２モ一ド分周回路部はＮ６が’ Ｌｏｗ″の
場合にのみ１１５分周を行い、ＮＥｉが“旧ｇｈ”の場
合は１／４分周を行なう。即ち、ＭＯＤが“Ｌ。
場合にのみ１１５分周を行い、ＮＥｉが“旧ｇｈ”の場
合は１／４分周を行なう。即ち、ＭＯＤが“Ｌ。
％１＃であって、さらに、Ｎ２〜Ｎ３及びＯＵＴがすべ
て′Ｌ ｏ、１１の場合にのみＯＲ回路２４の出力Ｎ６
は“ＬＯＧｌ”となり、２モ一ド分周部は１１５分周を
行なうため、分周回路全体としては１／（５＋４×７）
、即ち１／３３分周を行なう、一方、ＭＯＤが“旧ｇｈ
“の場合は常にＮ５は“Ｈｉｇｈ”となるため２モ一ド
分周部は常に１／４分周を行い、分周回路全体としては
１／（４ｘ８）、即ち１／３２分周を行なうのである。
て′Ｌ ｏ、１１の場合にのみＯＲ回路２４の出力Ｎ６
は“ＬＯＧｌ”となり、２モ一ド分周部は１１５分周を
行なうため、分周回路全体としては１／（５＋４×７）
、即ち１／３３分周を行なう、一方、ＭＯＤが“旧ｇｈ
“の場合は常にＮ５は“Ｈｉｇｈ”となるため２モ一ド
分周部は常に１／４分周を行い、分周回路全体としては
１／（４ｘ８）、即ち１／３２分周を行なうのである。
次にＲ３Ｂ信号が” Ｌｏｗ”の場合には（即ちリセッ
ト信号が“Ｈｔｇｈ”の場合には）、ＯＲ回路２５の出
力Ｎ７はＮ５が“Ｌｏｗ”の時、即ち、Ｎ２〜Ｎ３及び
ＯＵＴがすべて“Ｌｏｗ”となったときに“Ｌ。
ト信号が“Ｈｔｇｈ”の場合には）、ＯＲ回路２５の出
力Ｎ７はＮ５が“Ｌｏｗ”の時、即ち、Ｎ２〜Ｎ３及び
ＯＵＴがすべて“Ｌｏｗ”となったときに“Ｌ。
賀”となり、２モ一ド分周回路１０のリセット端子Ｒに
“Ｌｏｗ”が入力され２モ一ド分周回路１０の動作が停
止する。ここで各部分回路は分周回路であるために、入
力が変化しない場合にはその出力も変化しない、このた
め、前段の分周回路の動作が停止するーと、その後段の
分周回路も停止することになり、結果的にはすべての部
分回路の動作が停止することとなる。
“Ｌｏｗ”が入力され２モ一ド分周回路１０の動作が停
止する。ここで各部分回路は分周回路であるために、入
力が変化しない場合にはその出力も変化しない、このた
め、前段の分周回路の動作が停止するーと、その後段の
分周回路も停止することになり、結果的にはすべての部
分回路の動作が停止することとなる。
またＮ７が“Ｌｏｔｍ”となると電源Ｖゎ、との間に設
けたトランジスタＪＯＯにより分周回路の回路電流が低
減されることになる。このとき、各部分回路（フリップ
フロップ）の状態はすべて“１０％１″となっている。
けたトランジスタＪＯＯにより分周回路の回路電流が低
減されることになる。このとき、各部分回路（フリップ
フロップ）の状態はすべて“１０％１″となっている。
この状態からＲ３Ｂ信号が“’）Ｉｉｇｈ”（即ちリセ
ット信号が“しｏｗ’ ）に変化すると、ＯＲ回路２５
の出力Ｎ７は°“旧ｇｈ″となるため、２モ一ド分周回
路１０のリセット信号が解除され、通常の分周動作を始
めることになる。
ット信号が“しｏｗ’ ）に変化すると、ＯＲ回路２５
の出力Ｎ７は°“旧ｇｈ″となるため、２モ一ド分周回
路１０のリセット信号が解除され、通常の分周動作を始
めることになる。
このような上記第７の実施例においては、上記実施例と
同様に、部分回路を構成するフリップフロップの回路構
成の変更なしに簡単な構成で分周回路にリセット機能を
付加させることができるので、動作速度の低下が生じな
い。また、さらにはこのような効果に加えて、本実施例
においてはリセット時に分周回路の回路電流が低減され
るので、消費電流を低減することができる。
同様に、部分回路を構成するフリップフロップの回路構
成の変更なしに簡単な構成で分周回路にリセット機能を
付加させることができるので、動作速度の低下が生じな
い。また、さらにはこのような効果に加えて、本実施例
においてはリセット時に分周回路の回路電流が低減され
るので、消費電流を低減することができる。
また、第１０図は本発明の第８の実施例による１／２５
６と１／２５７の２モ一ド分周回路にリセット機能を持
たせるように構成した場合を示したものであり、図にお
いて、１０は１／４．１１５の２モ一ド可変分周回路部
、１０ａ、１０ｂ。
６と１／２５７の２モ一ド分周回路にリセット機能を持
たせるように構成した場合を示したものであり、図にお
いて、１０は１／４．１１５の２モ一ド可変分周回路部
、１０ａ、１０ｂ。
１０ｃはＤ−フリップフロップ、１１〜１６はＴ−フリ
ップフロップより構成した１／２分周回路、２６．２７
．２８，３０．３１はＯＲ回路、２９はＮＯＲ回路であ
る。
ップフロップより構成した１／２分周回路、２６．２７
．２８，３０．３１はＯＲ回路、２９はＮＯＲ回路であ
る。
次にこの分周回路のリセット時の動作について説明する
。Ｒ３Ｂ信号が“Ｌｏｗ”の場合には〔即ちリセット信
号が“旧ｇｈｌｌの場合には）、ＮＯＲ回路２９の出力
はＴ−フリップフロップ１１〜１６の全ての出力が“Ｌ
ＯＧｌ”の場合に“旧ｇｈｌｌとなり、２モ一ド分周回
路部の前段にあるＯＲ回路３０の出力は常に“旧ｇｈ”
となり、Ｄ−フリップフロップ１０ａの入力データ端子
りの入力には常に“旧ｇｈ”が入力されるようになるの
で、初段の２モ一ド可変分周回路部１０の動作は停止し
た状態になる。従って結果的に、全ての部分回路の動作
が停止した状態となる。
。Ｒ３Ｂ信号が“Ｌｏｗ”の場合には〔即ちリセット信
号が“旧ｇｈｌｌの場合には）、ＮＯＲ回路２９の出力
はＴ−フリップフロップ１１〜１６の全ての出力が“Ｌ
ＯＧｌ”の場合に“旧ｇｈｌｌとなり、２モ一ド分周回
路部の前段にあるＯＲ回路３０の出力は常に“旧ｇｈ”
となり、Ｄ−フリップフロップ１０ａの入力データ端子
りの入力には常に“旧ｇｈ”が入力されるようになるの
で、初段の２モ一ド可変分周回路部１０の動作は停止し
た状態になる。従って結果的に、全ての部分回路の動作
が停止した状態となる。
以上のように本実施例によれば、各部分回路の出力をモ
ニタし、全ての出力が“Ｌｏｗ″になった場合に、Ｄ−
フリップフロップの初段のデータ入力に常に“旧ｇｈ”
が入力されるように構成された論理回路を設け、初段を
停止した状態とすることによりリセット動作を行わせる
ようにしたので、フリップフロップの回路構成を変更す
ることなく容易にリセット手段を付加することができ、
動作速度の低下を生じない高精度のリセット機能を持つ
分周回路を構成することができる。
ニタし、全ての出力が“Ｌｏｗ″になった場合に、Ｄ−
フリップフロップの初段のデータ入力に常に“旧ｇｈ”
が入力されるように構成された論理回路を設け、初段を
停止した状態とすることによりリセット動作を行わせる
ようにしたので、フリップフロップの回路構成を変更す
ることなく容易にリセット手段を付加することができ、
動作速度の低下を生じない高精度のリセット機能を持つ
分周回路を構成することができる。
以上述べたように、本発明によれば回路内の各分周回路
の出力の少なくとも１つの出力をモニタする機能を有し
、リセット信号が入力されるとともに、このモニタの値
が所定の値となったときに出力をモニタしている部分回
路より前段の分周回路の動作を停止させる機能を設ける
ようにしたので、簡単な回路構成でリセット機能を持つ
分周回路を実現でき、リセット機能を持たせても分周回
路を構成するフリップフロップにはリセット機能を持た
せるための回路の変更は重要ではないため動作速度の低
下が生じず、さらにリセット機能のない分周回路から容
易にリセッ）ＩＩ能を持つ分周回路が実現できる効果が
ある。また、さらにはモニタの値が所定の値となった時
に、出力をモニタしている部分回路より前段の分周回路
の動作の停止すると同時に分周回路の消費電力を低減し
、また、分周動作の再開の直前に所定の値にするように
した構成においては、上記効果に加えてリセット時に分
周回路の回路電流が低減されるために消費電流の低減を
図ることができる効果がある。
の出力の少なくとも１つの出力をモニタする機能を有し
、リセット信号が入力されるとともに、このモニタの値
が所定の値となったときに出力をモニタしている部分回
路より前段の分周回路の動作を停止させる機能を設ける
ようにしたので、簡単な回路構成でリセット機能を持つ
分周回路を実現でき、リセット機能を持たせても分周回
路を構成するフリップフロップにはリセット機能を持た
せるための回路の変更は重要ではないため動作速度の低
下が生じず、さらにリセット機能のない分周回路から容
易にリセッ）ＩＩ能を持つ分周回路が実現できる効果が
ある。また、さらにはモニタの値が所定の値となった時
に、出力をモニタしている部分回路より前段の分周回路
の動作の停止すると同時に分周回路の消費電力を低減し
、また、分周動作の再開の直前に所定の値にするように
した構成においては、上記効果に加えてリセット時に分
周回路の回路電流が低減されるために消費電流の低減を
図ることができる効果がある。
第１図は本発明の第１の実施例による分周回路を示す図
、第２図は第１図の分周回路の出力と各部分回路の出力
波形を示す図、第３図は本発明の第２の実施例による分
周回路を示す図、第４図は本発明の第３の実施例による
分周回路を示す図、第５図は本発明の第４の実施例によ
る分周回路を示す図、第６図は本発明の第５の実施例に
よる分周回路を示す図、第７図は本発明の第６の実施例
による分周回路を示す図、第８図は第７図の分周回路の
効果を説明するための回路例を示す図、第９図は本発明
の第７の実施例による分周回路を示す図、第１０図は本
発明の第８の実施例による分周回路を示す図、第１１図
は従来の分周回路を示す図、第１２図は従来の分周回路
のリセット入力信号とリセット機能付分周回路の出力の
関係を示す図、第１３図は電界効果型トランジスタによ
り構成したリセット機能を持つ１／２分周回路を示す図
、第１４図は他の従来例による分周回路を示す図である
。 図において、１０は２モ一ド分周回路部、１０ａ〜１０
ｃはＤ−フリップフロップ、１１〜１４は１／２分周回
路、１５．２０．２３．２４．２５．２６，２７．２Ｂ
、３０．３１はＯＲ回路、１６．１７はＡＮＤ回路、１
８はＮＯＴ回路、１９はＮＡＮＤ回路、２１はトランジ
スタ、２９はＮＯＲ回路、ＩＮは信号入力端子、ＭＯＤ
は分周数切り替え用入力端子、ＯＵＴは出力端子、Ｒ３
はリセット信号端子、Ｒ３Ｂはリセット信号の反転信号
入力端子、ＪＯＯはトランジスタ、Ｎｌ−Ｎ８は各回路
の出力端子、Ｄ、 Ｑ、 Ｒ，ＶＤ、 ＭＤはそれぞれ
１／２分周回路の入力端子、出力端子、リセット入力端
子、電源電圧端子１分周数切り替え用端子、Ｔは分周回
路の出力信号の１周期を示している。 なお図中同一符号は同−又は相当部分を示す。
、第２図は第１図の分周回路の出力と各部分回路の出力
波形を示す図、第３図は本発明の第２の実施例による分
周回路を示す図、第４図は本発明の第３の実施例による
分周回路を示す図、第５図は本発明の第４の実施例によ
る分周回路を示す図、第６図は本発明の第５の実施例に
よる分周回路を示す図、第７図は本発明の第６の実施例
による分周回路を示す図、第８図は第７図の分周回路の
効果を説明するための回路例を示す図、第９図は本発明
の第７の実施例による分周回路を示す図、第１０図は本
発明の第８の実施例による分周回路を示す図、第１１図
は従来の分周回路を示す図、第１２図は従来の分周回路
のリセット入力信号とリセット機能付分周回路の出力の
関係を示す図、第１３図は電界効果型トランジスタによ
り構成したリセット機能を持つ１／２分周回路を示す図
、第１４図は他の従来例による分周回路を示す図である
。 図において、１０は２モ一ド分周回路部、１０ａ〜１０
ｃはＤ−フリップフロップ、１１〜１４は１／２分周回
路、１５．２０．２３．２４．２５．２６，２７．２Ｂ
、３０．３１はＯＲ回路、１６．１７はＡＮＤ回路、１
８はＮＯＴ回路、１９はＮＡＮＤ回路、２１はトランジ
スタ、２９はＮＯＲ回路、ＩＮは信号入力端子、ＭＯＤ
は分周数切り替え用入力端子、ＯＵＴは出力端子、Ｒ３
はリセット信号端子、Ｒ３Ｂはリセット信号の反転信号
入力端子、ＪＯＯはトランジスタ、Ｎｌ−Ｎ８は各回路
の出力端子、Ｄ、 Ｑ、 Ｒ，ＶＤ、 ＭＤはそれぞれ
１／２分周回路の入力端子、出力端子、リセット入力端
子、電源電圧端子１分周数切り替え用端子、Ｔは分周回
路の出力信号の１周期を示している。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）直列に配設されたＮ個のフリップフロップを有す
る分周回路において、 上記Ｎ個のフリップフロップの少なくとも一つの出力を
モニタする機能を有し、かつ、リセット信号の入力時に
おいて該モニタしている値が所定の値となったとき、上
記出力をモニタしているフリップフロップより前段のフ
リップフロップの動作を停止させるとともに、上記リセ
ット信号の解除と同時に分周動作を再開させる機能を有
する論理手段を備えたことを特徴とする分周回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1148928A JPH0313122A (ja) | 1989-06-12 | 1989-06-12 | 分周回路 |
| US07/484,854 US5086441A (en) | 1989-06-12 | 1990-02-26 | Frequency divider circuit |
| DE69022126T DE69022126T2 (de) | 1989-06-12 | 1990-02-28 | Frequenzteiler-Schaltung. |
| EP19910118873 EP0471390A3 (en) | 1989-06-12 | 1990-02-28 | A frequency divider circuit |
| EP90302163A EP0403047B1 (en) | 1989-06-12 | 1990-02-28 | A frequency divider circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1148928A JPH0313122A (ja) | 1989-06-12 | 1989-06-12 | 分周回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0313122A true JPH0313122A (ja) | 1991-01-22 |
Family
ID=15463800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1148928A Pending JPH0313122A (ja) | 1989-06-12 | 1989-06-12 | 分周回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5086441A (ja) |
| EP (2) | EP0403047B1 (ja) |
| JP (1) | JPH0313122A (ja) |
| DE (1) | DE69022126T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152938A (ja) * | 1991-11-27 | 1993-06-18 | Nec Yamagata Ltd | カウンタ回路 |
| DE4214612C2 (de) * | 1992-05-02 | 2001-12-06 | Philips Corp Intellectual Pty | Frequenzteilerschaltung |
| FI100285B (fi) * | 1995-12-11 | 1997-10-31 | Nokia Mobile Phones Ltd | Taajuudenmuodostuspiiri |
| DE19827026C2 (de) * | 1998-06-17 | 2000-05-18 | Siemens Ag | Synchroner Zähler für hohe Taktraten |
| US6072849A (en) * | 1998-08-04 | 2000-06-06 | Vlsi Technology, Inc. | Shift counter device |
| DE102005028119A1 (de) * | 2005-06-10 | 2006-12-14 | Atmel Germany Gmbh | Frequenzteilerschaltung mit einem rückgekoppelten Schieberegister |
| US8218712B1 (en) * | 2010-06-08 | 2012-07-10 | Xilinx, Inc. | Method and apparatus for dividing clock frequencies |
| CN115378424B (zh) * | 2022-10-21 | 2023-02-17 | 上海集成电路研发中心有限公司 | 三分频电路 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3258696A (en) * | 1962-10-01 | 1966-06-28 | Multiple bistable element shift register | |
| US3639740A (en) * | 1970-07-15 | 1972-02-01 | Collins Radio Co | Ring counter apparatus |
| US3930169A (en) * | 1973-09-27 | 1975-12-30 | Motorola Inc | Cmos odd multiple repetition rate divider circuit |
| JPS5158056A (en) * | 1974-11-18 | 1976-05-21 | Tokyo Shibaura Electric Co | N shinkauntakairo |
| US4181862A (en) * | 1976-09-27 | 1980-01-01 | Rca Corporation | High speed resettable dynamic counter |
| US4150337A (en) * | 1977-11-21 | 1979-04-17 | Rockwell International Corporation | Comparator circuit apparatus |
| US4334194A (en) * | 1978-12-26 | 1982-06-08 | The United States Of America As Represented By The Secretary Of The Army | Pulse train generator of predetermined pulse rate using feedback shift register |
| JPS5679534A (en) * | 1979-12-01 | 1981-06-30 | Fujitsu Ltd | Initial set system |
| JPS5981923A (ja) * | 1982-11-01 | 1984-05-11 | Pioneer Electronic Corp | カウンタ回路 |
| JPS59156028A (ja) * | 1983-02-25 | 1984-09-05 | Iwatsu Electric Co Ltd | クロツク制御型分周回路 |
| JPS6035400A (ja) * | 1983-08-05 | 1985-02-23 | Sharp Corp | 相補形金属酸化膜半導体を用いた送信装置 |
| US4882505A (en) * | 1986-03-24 | 1989-11-21 | International Business Machines Corporation | Fully synchronous half-frequency clock generator |
-
1989
- 1989-06-12 JP JP1148928A patent/JPH0313122A/ja active Pending
-
1990
- 1990-02-26 US US07/484,854 patent/US5086441A/en not_active Expired - Lifetime
- 1990-02-28 DE DE69022126T patent/DE69022126T2/de not_active Expired - Fee Related
- 1990-02-28 EP EP90302163A patent/EP0403047B1/en not_active Expired - Lifetime
- 1990-02-28 EP EP19910118873 patent/EP0471390A3/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| US5086441A (en) | 1992-02-04 |
| DE69022126T2 (de) | 1996-02-15 |
| EP0403047A3 (en) | 1991-04-17 |
| EP0471390A2 (en) | 1992-02-19 |
| EP0403047B1 (en) | 1995-09-06 |
| EP0471390A3 (en) | 1992-04-08 |
| EP0403047A2 (en) | 1990-12-19 |
| DE69022126D1 (de) | 1995-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102010006578A1 (de) | Schaltungsanordnung mit einer Prüfschaltung und einer Referenzschaltung und ein entsprechendes Verfahren | |
| JPH0245376B2 (ja) | ||
| US5929713A (en) | Oscillating circuitry built in integrated circuitry | |
| JPH08265108A (ja) | 電圧制御発振回路 | |
| US6154077A (en) | Bistable flip-flop | |
| US5086441A (en) | Frequency divider circuit | |
| JPH02203614A (ja) | 半導体論理回路 | |
| CN112997406B (zh) | 一种防止亚稳态发生的d触发器 | |
| JPS6148726B2 (ja) | ||
| JPS6275828A (ja) | キ−回路 | |
| JP3441780B2 (ja) | クロック信号生成回路 | |
| JPH0456412A (ja) | Ｍｏｓ型論理回路 | |
| JPS62107A (ja) | 半導体装置 | |
| US6424218B1 (en) | Programmable differential active voltage divider circuit | |
| JP3259304B2 (ja) | マイクロプロセッサ | |
| JPH02162273A (ja) | テストモード機能遂行入力回路 | |
| JPH03123217A (ja) | パワーオン・リセット回路 | |
| JPH03165618A (ja) | 初期時クロック発生回路 | |
| CN117544162A (zh) | 一种信号输入检测电路 | |
| JPS60113528A (ja) | 分周器 | |
| JPS61154313A (ja) | 出力インバ−タの貫通電流防止回路 | |
| JPH03236620A (ja) | リセット機能付きフリップフロップ回路 | |
| JPH0234206B2 (ja) | ||
| JPH02200006A (ja) | 半導体集積回路の遅延回路 | |
| JPH11205096A (ja) | ダブル・エッジトリガ・フリップフロップ |