JPH03132123A

JPH03132123A - 非同期時分割回路網の非接続モードの相補的通信装置

Info

Publication number: JPH03132123A
Application number: JP2174351A
Authority: JP
Inventors: Albert Lespagnol; アルベール　レスパニョール; Jean-Paul Quinquis; ジャン　ポール　カンキ; Michel Servel; ミッシェル　セルヴェール
Original assignee: Centre National dEtudes des Telecommunications CNET
Current assignee: France Telecom R&D SA
Priority date: 1989-06-30
Filing date: 1990-06-30
Publication date: 1991-06-05
Also published as: AU5803390A; US5214648A; FR2649269B1; AU629000B2; CA2020132C; EP0406077B1; DE69007694T2; DE69007694D1; EP0406077A1; FR2649269A1; CA2020132A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の背景本発明は、非同期時分割交換の範囲内に属する。

詳細には、本発明は、端末装置間で非接続モードの通信
を行う非同期時分割回路網に関連した通信装置（方式）
に関する。

非同期時分割回路網は有接続モード通信を行うように設
Ｊすされている。即ち、供給源の割り当てを持ったリン
クがデータの各送信の前に端末装置間で必ず設定されね
ばならない。ローカルエリアネットワーク（企業内情報
通信網）（ＬＡＮ）は非接続形式の業務を提供し、端末
装置は、リンクを予め設定する必要なしに、宛先端末の
アドレスを単に特定するだけで常に互いの端末装置にデ
ータを送信できる。非接続業務は以下のことを前もって
知ることがないデータ通信の用途に不可欠なものである
。

呼出端末装置はその後情報をどの他の端末装置と交換す
るか？一前記呼出端末装置がどの程度の情報量を送信し、どの
くらいの時間で、どのくらいの速度で？−呼出端末装置
はいつ送信するか？実際には、通信のパラメータのレベルが予想できないこ
とにより、有接続業務の経済性は比較的低い、リンクの
ロードファクタがわからず、通信の要求の際、リンクの
設定時間が情報の送信に合わない危険がある。

非同期時分割技術はその速度のため交換に極めて良好な
技術的解決となると一般に考えられ、その利用により将
来の広帯域統合ディジタル回路網（ＷＢ−Ｉ　５ＤＮ）
が構成されるものと考えられる。この技術の品質及び価
値が与えられると、異なった通信需要を満足できること
が望ましい。非同期時分割回路網は、もしローカルエリ
アネットワークの企業分野で利用されるだけならば、非
接続業務の需要を満足させねばならない。

発明の目的本発明の目的は、前述の欠点を解消し、特に非同期時分
割回路網を備えるように設計された相補的な通信装置を
提供しかつ通信装置に非接続形式の機能を設けることで
ある。

発明の要約したがって、非同期時分割回路網を備えかつ前記回路網
で端末装置を非接続モードで通信させることができる、
本発明を実施する通信装置が提供される。この通信装置
は仮想通信リングの設定及び動作を処理する手段を有し
、仮想通信リングには非接続モードで互いに通信するよ
うに端末装置が接続されており、仮想通信リングを介し
て送信術すべき情報ブロックを含む第１データセルが送
信される。処理手段は、端末装置から出る接続／分離の
要求を制御し、それによってセルの経路指定に関連する
情報を回路網に接続された端末装置に供給するため、端
末装置の各々に回路網を介して接続された手段と、第１
データセルの発生、受信及び送信を処理するため、端末
装置の間に分配されかつ端末装置を前記仮想リングに適
合する手段と、有する。

端末装置に分配された手段は、好ましくは、端末装置の
各々に、仮想リングの第１データセルと仮想リングに属
さず回路網の同一の非同期時分割多重伝送路によって伝
送される第２データセルとを分離するデマルチプレクサ
及びマルチプレクサ手段と、端末装置に宛先された第１
データセルを検出し受信する手段と、受信した第１デー
タセルに読み取られた情報ブロック及びソースアドレス
を到着の時間順に読み取り記憶する手段と、別の端末装
置に宛先された充填された第１データセルを仮想リング
に再送信する手段と、充填されてない第１データセルに
送信すべき情報ブロック及びアドレスを含み、それによ
って情報ブロック及びアドレスを持った第１セルを仮想
リングに送信する手段と、有する。

本発明のさらに別の特徴及び利点は添付図面に示す本発
明の好ましい実施例の以下の詳細な説明から明らかにな
る。

好ましい実施例の説明第１図を参照すると、本発明の実施に基づく、非接続モ
ードでかつ仮想リングの形での通信装置が非同期時分割
回路網ＲＡに設置されている。複数の端末装置ＴＥが交
換接続点Ｎに接続されている。双方向性の非同期時分割
多重伝送路ＭＮは接続点Ｎを互いに接続し、任意の構造
の回路網を形成する。他の双方向性の非同期時分割多重
伝送路ＭＴは端末装置ＴＥを接続点Ｎに接続している。

現時点で第１図で考えると、４つの端末装置ＴＥ。

乃至ＴＥ４は仮想リングを経て接続されている。

仮想リングでのデータ伝送は一方向である。仮想リング
を経るデータの経路指定が波線で示す矢印によって第１
図に示されている。リング管理装置ＧＡが仮想リングを
管理するため回路網ＲＡに設けられている。装置ＧＡは
回路網ＲＡの接続点に接続され、前記回路網と一体にさ
れている。別の実施例によると、装置ｉＧＡは回路網本
体の外部にあり、仮想リングの管理機能に従事する端末
装置ＴＥの形である。

有接続のリンクに関連するデータセルに加えて、仮想リ
ングの端末装置ＴＥ、に接続する多重伝送路ＭＴは各伝
送方向に所定の速度で固定長のデータセルＣＡを伝送す
る。データセルＣＡは仮想リングに属し非接続リンクに
関連する。

セルＣＡの構造が第２図に示されている。セルＣＡはラ
ベルＥＴと情報のブロックＢＩとから成る。

ラベルＥＴは、経路指定ワードＭＡと、識別ワードＭＤ
と、２つの信号付与ビットＬＩＢ及びＦ○Ｌとを有する
。

経路指定ワードＭＡによりセルは回路網ＲＡを通って伝
送される。一般に言えば、リングの端末装置ＴＥ、によ
って受信されかつ経路指定ワードＭＡ、を含むセルＣＡ
は端末装置によって別の経路指定ワードＭＡｌｌ＋１≠
ＭＡ、で仮想リングの次の端末装置ｆ　Ｔ　Ｅ　ｎ　＋
　ｓに再送信される０回路網の１つまたは複数の端末装
置ＴＥ、の接続または分離による仮想リングの各変更の
際、リング管理装置ＧＡは回路網ＲＡの異なった接続点
への新たな経路指定衣のローディングを制御し、対応す
る経路指定ワードＭＡを仮想リングの端末装置に伝送す
る。

識別ワードＭＤは、データをセルのブロックＢ■に含む
端末装置ＴＥのアドレスと、前記データが宛先とされる
端末装置ＴＥのアドレスとにそれぞれ対応するソースア
ドレスＡＳと、宛先アドレスＡＤを含む。

第３図を参照すると、非接続モードで端末装置ＴＥゎに
よってリングの別の端末装置ＴＥ、に送信される情報フ
レームＩＦ○は任意の長さであり、データ、例えば、Ｇ
ＤＩ乃至ＧＤ４の複数のグループに分けられており、デ
ータＧＤＩ乃至ＧＤ４は、端末装置ＴＥ、によって連続
的に送信されるセルＣＡ１乃至ＣＡ４のそれぞれの情報
ＢＩＩ乃至ＢＩ４のブロック内にそれぞれ含まれている
。

状態”１”のビットＬＩＢは、セルＣＡが充填されてな
く情報のブロックＢＩを受信できることを指示する。状
態”０”のビットＬＩＢは、セルＣＡが充填されており
、情報の有効ブロックＢＩを伝送していることを指示す
る。

ビットＦＯＬは、セルＣＡ内にデータグループＧＤを蓄
積したこの端末装置ＴＥ、によって状態１”にされる、
端末装置ＴＥ、は、仮想リング内の速度を調節し、かつ
リングによって伝送されるセルを制御する特定の役目を
果たす、端末装置ＴＥ、は以後”パイロット端末装置”
と呼ぶ。パイロット端末装置ＴＥ、は、仮想リングにセ
ルＣＡを再送信する前にこのパイロット端末装置ＴＥ、
が受信するすべての充填されたセルＣＡ　（Ｌ　ＩＢ＝
′０”）のビットＦＯＬを系統的に状態ＩＩ　ＯＩ＋に
する。パイロット端末装置ＴＥがビットＦＯＬ＝”Ｏ”
を持った充填されたセルＣＡを受信すると、パイロット
端末装置は、端末装置に宛先を向けられたセルであるこ
とをいすかの端末装置ＴＥ。

が認識することなく、前記セルＣＡがリングの１つの重
なり及び２つの重なりの最大値をカバーするので、識別
ワードＭＤが正確でないと推論し、そして、パイロット
端末装置ＴＥ、はセルを仮想リング中に再送信しないこ
とによってセルＣＡを消去する。

第４図を参照すると、端末装置ＴＥ、の各々は以下に説
明するリング整合回路１を備えている。

リング整合回路１は、セル受信回路１０とセル送信回路
１１を有する。

端末装置ＴＥ、では、双方向多重伝送路ＭＴの入力及び
出力多重伝送路がそれぞれデマルチプレクサ回路２及び
マルチプレクサ回路３に接続されている。デマルチプレ
クサ回路２及びマルチプレクサ回路３の目的は、仮想リ
ングに属するデータセルＣＡ及び仮想リングに属さない
別のデータセルＰＡにそれぞれ対応する第１経路及び第
２経路を実質的に分離することである０回路２及び３の
それぞれの第１出力２０及び第１人力３０は、セルＰＡ
を端末装置ＴＥ、の対応する処理回路に伝送する双方向
リンクＬＡに接続されている０回路２及び回路３の第２
出力２１及び第２人力３１はそれぞれセル受信回路１０
及びセル送信回路１１に接続されている。

セル受信回路１０は、基本的に、入力シフトレジスタ１
００及び１０１と、同期回路１０２と、ワード比較器１
０３及び１０３ａと、カウンタ１０４と、受信キューく
待ち行列〉１０５とを有する。

セルＣＡはデマルチプレクサ回路２から直列の形で供給
され、シフトレジスタ１００及び１０１の直列データ入
力り及び同期回路１０２の対応する入力に加えられる。

同期回路１０２は、セルＣＡを受は取り、その出力に、
ビットタイミングクロック信号ＨＢと、リングを経て送
信された情報フレームＩＦＯの第１データグループ（第
３図）を持つ第１セルＣＡ１（第３図）の受信を状態”
１”で合図するためのフレームスタート信号ＤＴを出す
。

クロック信号ＨＢは、シフトレジスタ１００のクロック
入力ＣＬに直接前えられ、ＡＮＤゲート１０１０を介し
てシフトレジスタ１０１のクロック人力ＣＬに加えられ
る。

セルビットＣＡはシフトレジスタ１００に連続的にロー
ドされる。レジスタ１００は経路指定ワードＭＡ、信号
付与ビットＬＩＢ、信号付与ピッ）ＬＩＢ及び識別ワー
ドＭＤにそれぞれ対応する４つのフィールドを有する。

比較器１０３の目的は、データセルＣＡの受信を合図す
るために、ラベルＥＴのレジスタ１００へのローディン
グを検出することである。比較器１０３は第１入力にセ
ルＣＡに含まれる経路指定ワードＭＡのすべてに共通な
経路指定ワードＭＡ＊の一部を受信する。比較器１０３
の第２人力はワードＭＡのフィールドに対応するレジス
タ１００の並列出力に接続されている。パルスＣＲ＝　
　１”が、セルＣＡが検出されたとき、比較器１０３に
よって出力に供給される。パルスＣＲはＡＮＤゲート１
０３０の第１人力及び比較器１０３ａの活性化入力に加
えられる。

比較器１０３ａは比較器１０３によって供給されるパル
スＣＲ＝　　１”によって活性化される。

比較器１０３ａはレジスタ１００内で端末袋ＷＴＥｌｌ
に対応するアドレスＡＤｌｌに等しい宛先アドレスＡＤ
を含む識別ワードＭＤを検出する。アドレスＡＤ＝ＡＤ
、がレジスタ１００の対応するワードＭＤのフィールド
で検出されるとき、端末装置ＴＥ、に宛先されたセルＣ
Ａが受信されており、比較器１０３ａはパルスＣＲａ＝
　　１”を得る。

パルスＣＲａはカウンタ１０４のリセット入力ＲＡＺ及
びＡＮＤゲート１０３１の第１人力に加えられる。

カウンタ１０４はモジューロＮ２進カウンタであり、こ
こでＮはセルＣＡ内の情報のブロックＢ工のビット数の
長さである。カウンタ１０４の内容はクロック信号ＨＢ
によって周期的に増分される。カウンタ１０４は、その
内容が値Ｎに達すると、ロックされ、カウンタ１０４は
パルスＣＲａ＝　１”によってロック解除されて零に設
定される。信号ＳＩはカウンタ１０４によって得られる
。

信号ＳＩは、それぞれ、カウンタ１０４がロックされて
いるとき及びロック解除されているとき状態”Ｏ”及び
状態”１”にある。

端末装置ＴＥ、に宛先されたセルＣＡが受信されている
とき、パルスＣＲａ＝　　１”がカウンタ１０４をロッ
ク解除し、信号ＳＩが状態”１”になる、信号ＳＩ＝”
１″はＡＮＤゲート１０１０を開き、クロック信号ＨＢ
がレジスタ１０１の入力ＣＬに加えられる。受信されて
いるセルＣＡの情報ブロックＢＩが、したがって、レジ
スタ１０１にビット毎にロードされる。信号ＳＩが状態
”Ｏ”に変わるとき、セルＣＡのすべての情報ブロック
ＢＩがレジスタ１０１にロードされる。信号ＳＩの”１
”から”０”への立下がりエツジは、受信キュー１０５
内で、同期回路１０２によって供給されるフレームスタ
ート信号ＤＴの状態のローディング、レジスタ１０１か
らの対応する並列出力によって供給される情報ブロック
ＢＩの状態のローディング、及び識別ワードＭＤに含ま
れかつレジスタ１００からの対応する並列出力によって
供給されるソースアドレスＡＳの状態のローディングを
制御する。受信キュー１０５はＦＩＦＯ（先入れ先出し
方式）の形式を有し、セルＣＡの到達の時間順に情報Ｄ
Ｔ、ＢＩ及びＡＳを格納する０次いで、受信キュー１０
５に格納された情報は端末装置ＴＥＩ、の高処理層に転
送される。また、論理インバータ１０３２及びＯＲゲー
ト１０３３がセル受信回路１０に設けらており、ＡＮＤ
ゲート１０３０及び１０３１に関連し、それによって、
セル送信回路１１に宛先された信号ＣＬＩを得ている。

状態″１”で、信号ＣＬＩは、充填されていないセルＣ
Ａを用いることができ、仮想リング内で送信しようとす
る情報ブロックＢＩを受信する状態にあることを、送信
回路１１に指示する。

信号ＣＬＩは、信号ＣＲ，ＣＲａ、ＬＩＢの関数として
セル受信回路１０内で発生され、充填されてないセルＣ
Ａが回路１０で受信されたとき、または端末装置ＴＥ、
に宛先された充填されたセルＣＡが受信され、セルＣＡ
が含む情報ブロックＢＴを受信キュー１０５に転送後充
填されなくなったとき、状態”１”である、信号ＬＩＢ
はＡＮＤゲート１０３０の第２人力に直接前えられ、イ
ンバータ１０３２を介してＡＮＤゲート１０３１の第２
人力に加えられる。ＡＮＤゲート１０３０及び１０３１
の出力は、それぞれ、ＯＲゲート１０３３の第１及び第
２人力に接続されている。ＯＲゲート１０３３は信号Ｃ
ＬＩを供給する。

セル送信回路１１は、基本的にＳ送信キュー１１０と、
出力シフトレジスタ１１１及び１１２と、第１カウンタ
１１３と、マルチプレクサ１１４と、第２カウンタ１１
５とを有する。

端末装置ＴＥ、内の高処理層によって転送された情報Ｄ
Ｔ、ＢＩ及びＭＤは送信キュー１１０に格納される。情
報ＤＴ、ＢＩ及びＭＤに加えて、キュー１１０は信号Ｆ
ＮＶを出し、信号ＦＮＶは、状態”１”で、キュー１１
０が充填されており、相補的な状態ＦＮＶ＝″Ｏ”で、
キュー１１０が充填されていないことを指示する。

レジスタ１１１は経路指定ワードＭＡ、信号付与ビット
ＦＯＬ、信号付与ビットＬＩＢ及び識別ワードＭＤにそ
れぞれ対応する４つのフィールドを有する。レジスタ１
１２は情報ブロックＢＩを受は取るように宛先された単
一のフィールドを有する。２つのレジスタは直列に接続
されている。

レジスタ１１２の直列データ出力Ｑはレジスタ１１１の
直列データ人力りに接続されている。ビットタイミング
クロック信号ＨＢがレジスタ１１１及び１１２のそれぞ
れの対応する並列な入力に加えられる。経路指定ワード
ＭＡはレジスタ１１１の対応する並列入力に加えられる
。ビットＦＯＬのフィールドに対応するレジスタ１１１
の並列入力は状態”１”に置かれる。ビットＬＩＢのフ
ィールドに対応するレジスタ１１１の別の並列入力は論
理インバータ１１６０を介してＡＮＤゲート１１６に接
続されており、パルスＴＢを受は取る。

カウンタ１１３はモジューロＭ２進カウンタであり、こ
こで、ＭはセルＣＡのビット数の長さである。カウンタ
１１３の内容はクロック信号ＨＢによって周期的に増分
される。カウンタ１１３は、その内容が値Ｍに達したと
き、ロックされ、充填されていないセルＣＡを用いるこ
とができるときセル受信回路１０によって転送されたパ
ルスＣＬＩ＝　　１”によってロック解除されて零に設
定される。信号ＣＴはカウンタ１１３によって出され、
マルチプレクサ１１４の制御入力に加えられる。

信号ＣＴは、カウンタ１１３がロックされているとき及
びロック解除されているとき、それぞれ状態”０”及び
状態”１”である。

パルスＣＬＩが活性（能動）でなく、したがって、状態
”Ｏ”のとき、デマルチプレクサ回路２の出力は、受信
回路１０によって受信した充填されたセルＣＡを非同期
多重伝送路ＭＴに再送信するように、マルチプレクサ回
＃ｉ３の入力３１に接続されていなければならない、該
当する場合には、カウンタ１１３はロックされたままで
あり、状態“″０パの信号ＣＴは、受信回路１０内のレ
ジスタ１００のデータ出力Ｑに接続されたマルチプレク
サ１１４の第１人力を選ぶ、マルチプレクサ１１４の出
力はマルチプレクサ回路３の入力３１に接続されており
、充填されたセルＣＡが回路２の出力からレジスタ１０
０及びマルチプレクサ１１４を介して回路３の入力３１
に転送される。

パルスＣＬＩが状態”１″になると、即ち充填されてい
ないセルを用いることができるようになると、カウンタ
１１３がロック解除されて零に設定され、信号ＣＴがセ
ルＣＡの送信に対応する期間状態パ１”に切り換わる。

信号ＣＴ＝　　１”はマルチプレクサ１１４の第２人力
を選び、この人力はレジスタ１１１の直列データ出力Ｑ
に接続されている。場合により、充填されてないセルＣ
Ａまたはキュー１１０から出る情報ブロックＢＩを含む
セルＣＡがレジスタ１１１及び１１２によって回路３の
入力３１に転送される。

パルスＣＬＩはレジスタ１１１及び１１２のロード制御
入力ＬＤ及びＡＮＤゲート１１６の第１人力に加えられ
る。ＡＮＤゲート１１６の第２及び第３人力はそれぞれ
送信キュー１１０から供給される信号ＡＴ及び信号ＦＮ
Ｖを受は取る。ＡＮＤゲート１１６の出力は、インバー
タ１１０を介してレジスタ１１１の並列入力に加えられ
るパルスＴＢを出す、パルスＴＢは、また、送信キュー
１１０の制御入力に加えられて、状態”１”で、レジス
タ１１１及び１１２の対応する並列入力への情報ＢＩ及
びＭＤの転送を制御する。

ＡＮＤゲート１１６が状態″′０゛の信号ＡＴまたはＦ
ＮＶの１つによって閉じられると、パルスＣＬＩはＡＮ
Ｄゲート１１６を通らず、したがって、パルスＴＢ＝　
　１’”が発生されない、したがって、情報Ｂｒ及びＭ
Ｄはキュー１１０に留まり、レジスタ１１１及び１１２
にロードされず、パルスＣＬＩがレジスタ１１１にロー
ドされ、ビットＦＯＬ＝　　１’、ビットＬＩＢ＝ＴＢ
＝　　１”及び経路指定ワードＭＡのローディングを行
い、充填されてないセルＣＡが多重伝送路ＭＴに送信さ
れる。

ＡＮＤゲート１１６が開いているとき、即ちＡＴ、ＦＮ
Ｖ＝　　１”であるとき、パルスＴＢ＝１”がレジスタ
１１１及び１１２へのビットしＩ　Ｂ＝ＴＢ＝”０″及
び情報ＢＩ及びＭＤのローディングを制御する。したが
って、充填されたセルＣＡが多重伝送路ＭＴに送信され
る。信号ＡＴは、端末装置の送信速度を調節するなめ、
カウンタ１１５及びＮＡＮＤゲート１１５０の形の手段
によって発生される。

カウンタ１１５は２進カウンタである。カウンタ１１５
はそのクロック入力に加えられるパルスＴＢ＝　　１”
によって増分される。最大値Ｐがカウンタ１１５内で得
られると、カウンタはロックし、状態”１”の信号ＣＢ
を出す、カウンタ１１５は周期Ｔを持った低周波クロッ
ク信号ＳＤによって周期的にリセットされる。信号ＣＢ
はＮＡＮＤゲー）１１５０の第１人力に加えられる。

ゲート１１５０の第２人力は送信キュー１１０から出る
フレームスタート信号ＤＴを受は取り、ＮＡＮＤゲート
１１５０は、その出力に、信号ＡＴを出す。

値Ｐは、端末装置が仮想リングの速度供給源のすべてを
独占するのを避けるために、端末装置ＴＥＩｌに割り当
てられた情報ブロックの数の借りを表す、端末装置がそ
の借りまで使いきると、信号ＣＢは状態″１ｎになる。

信号ＣＢは考慮に入れられず、送信中のパケットの最後
の情報ブロックＢＩが送信されたとき、即ち、フレーム
スタート信号ＤＴの状態”１°′への移行が検出された
とき、信号ＡＴを状態”１”から状態”０”に切り替え
るのを制御するだけである。

第５図を参照すると、パイロット端末装置ＴＥ。

にはリングパイロット回路４が設けられており、このリ
ングパイロット回路はパイロット端末装置ＴＥ、に含ま
れるデマルチプレクサ回路２及びリング整合回路１の間
に介在されている。

リングパイロット回路４の主な機能は、場合により充填
されてないセルＣＡを発生したり消去したりすることに
よって仮想リング内のセルＣＡの速度を調節することで
ある。リングパイロット回路４の他の機能は、仮想リン
グ内で伝送されるセルＣＡを制御して、それによって、
仮想リング内で所定の回数以上の重なりを行った充填さ
れたセルを消去し、また変更されたセルＣＡがリング内
で無限に循環するのを避けることである。

リングパイロット回路４は、基本的に、入力シフトレジ
スタ４０と、出力シフトレジスタ４１と、ワード比較器
４２と、バッファレジスタ４３と、カウンタ４４と、ア
ップダウンカウンタ４６と、セル送信制御回路４７とを
有する。

デマルチプレクサ回路２から転送されたセルＣＡは入力
シフトレジスタ４０の直列データ人力りで受は取られる
。ビットタイミングクロック信号ＨＢが入力レジスタ４
０のクロック入力ＣＬに加えられる。

シフトレジスタ４０及び４１は類似であり、完全なセル
ＣＡのローディングを可能にするようにＭ段から成る。

入力レジスタ４０は直列の形でセルＣＡを受は取り、並
列の形で出す。出力レジスタ４１はセルＣＡを並列の形
でロードし、それらを直列の形でリング整合回路１に転
送する。ブロックＢＩ及びワードＭＤのフィールドに対
応する入力レジスタ４０の並列出力は出力レジスタ４１
の対応する並列入力にそれぞれ接続されている。

比較器４２の目的は、入力レジスタ４０へのセルＣＡの
ローディングを検出することである。比較器４２の第１
人力は経路指定ワードＭＡのフィールドに対応する入力
レジスタ４０の並列出力に接続されている。比較器４２
の第２人力は仮想リングのセルＣＡに含丈れるすべての
経路指定ワードＭＡに共通な経路指定部分ＭＡ＊を受は
取る。

比較器４２は、セルＣＡがレジスタ４０にロードされた
とき、パルスＣＲｂ＝　　１”を供給する。

従来型のバッファレジスタ４３の機能は、２つのセルＣ
Ａの受信の間で、受信した最後のセルＣＡのビットＦＯ
Ｌ及びＬＩＢを記憶することである。レジスタ４３への
ビットＦＯＬ及びＬＩＢの状態のローディングはパルス
ＣＲｂによって制御される。

カウンタ４４はモデューロＭ２進カウンタである。カウ
ンタ４４は第４図に示すカウンタ１０４及び１１３と同
様に動作する。カウンタ４４の目的は、第６図に示すよ
うに、セルＣＡのＤで表示された送信周期に等しい周期
を持ったインパルス信号ＣＴＩを発生することである。

カウンタ４４のロック解除及び零設定はパルスＣＲｂ＝
”１”の立上がりエツジによって制御される。カウンタ
４４によって発生された信号ＣＴＩはセル送信制御回路
４７に供給される。

アップダウンカウンタ４６の目的は、仮想リング内のセ
ルの実際の速度ＤＥが仮想リングに要求される所定の設
定された速度より速いか遅いかを決定することである。

このことを行うため、アップダウンカウンタの増分十及
び減分−クロック入力はそれぞれパルスＣＲｂ”１”及
び速度クロック信号ＭＤを受は取る。速度クロック信号
ＭＤは要求される速度ＤＲに対応する周波数を持つ、カ
ウンタはその出力に２つの信号ＩＮＦ及びＳＵＰを出す
、信号ＩＮＦは、実際の速度ＤＥが要求される速度ＤＲ
より遅いとき、活性（能動）状態１”にあり、充填され
てないセルＣＡが発生されねばならない、信号ＳＵＰは
、実際の速度ＤＥが要求される速度ＤＲより速く、充填
されたセルＣＡが抑制されねばならない。

セル送信制御回路４７は複数の論理ゲート及びマルチプ
レクサ４７９ｂを有する。

信号ＳＵＰがインバータ４７０ａを介してＡＮＤゲート
４７０に加えられる。ゲート４７０の第２及び第３人力
はそれぞれ信号ＣＴＩ及びバッファレジスタ４３に記憶
されたビットＬＩＢを受は取る。ゲート４７０の出力は
第１０Ｒゲート４７１の第１人力に接続されている。第
２ＡＮＤゲート４７２はそれぞれその第１及び第２人力
で信号ＩＮＦ及び信号ＣＴ２を受は取る。第６図に示す
信号ＣＴ２はデマルチプレクサ回路２の出力２２によっ
て供給され、状態”１”で、必要に応じて、充填されて
ないセルＣＡを送信するのに自由時間を用いることがで
きることを指示する。ゲート４７２の出力はＯＲゲート
４７１の第２人力に接続されている。第３ＡＮＤゲート
４７３は、その第１人力で、インバータ４７４を介して
バッファレジスタ４３に記憶したビットＬＩＢを受は取
る。ゲート４７３の第１及び第３人力はそれぞれ信号Ｃ
ＴＩ及びバッファレジスタ４３に記憶したビットＦＯＬ
を受は取る。ゲート４７３の出力はＯＲゲート４７１の
第３人力に接続されている。

ゲート４７１の出力は第４ＡＮＤゲート４７５の第１人
力に接続されており、第４ＡＮＤゲート４７５の第２人
力はクロック信号ＨＢを受は取る。

ＡＮＤゲート４７５の出力は出力レジスタ４１のクロッ
ク入力に接続されており、送信制御クロック信号ＨＴを
出す。

また、バッファレジスタ４３によって供給されるビット
ＦＯＬ及びＬＩＢは、それぞれ、第１ＮＡＮＤゲート４
７６の第１人力及び第２ＯＲゲート４７７の第１人力に
加えられる。ビットＬＩＢは、また、インバータ４７８
を介してゲート４７６の第２人力に加えられる。ゲート
４７６の出力は第３ＯＲゲート４７９の第１人力に接続
されている。第４０Ｒゲー）４７９ａは、その第１人力
で、比較器４２によって供給されるパルスＣＲｂを受は
取る。ゲート４７７．４７９．４７９ａの第２人力はＡ
ＮＤゲート４７２によって供給される信号ＴＣＶを受は
取る。信号ＴＣＶは、また、マルチプレクサ４７９ｂの
制御入力に接続されている。ＯＲゲート４７９及び４７
７の出力はそれぞれビットＦＯＬ及びＬＩＢのフィール
ドに対応するレジスタ４１の並列入力に接続されている
。

ＯＲゲート４７９ａの出力は出力レジスタ４１内でレジ
スタ４１の並列入力に加えられる情報のローディングを
制御する。

マルチプレクサ４７９ｂの目的は、さらに別の充填され
てないセルＣＡ（ＩＮＦ＝　　１”）が発生されて送信
される必要があるとき、及び入力レジスタ４０内の経路
指定ワードＭＡのフィールドの内容が有効でないとき、
出力レジスタ４１の対応するフィールドにローディング
されるべき経路指定ワードＭＡａを供給することである
。マルチプレクサ４７９ｂの第１人力は経路指定ワード
ＭＡのフィールドに対応する入力レジスタの並列出力に
接続されている。

状態”、１”で、信号ＴＣＶ＝ＩＮＦ、ＣＴ２は１つの
または複数の（ｎ≧１）さらに別の充填されてないセル
ＣＡの送信を制御する。第６図から明らかなように、さ
らに別の充填されてないセルＣＡの送信は入力レジスタ
４０のセルの２つの受信の間で生じる。

第７図を参照すると、入力するセルＣＡｅ及び出力する
セルＣＡｓが考慮されており、リングパイロット回路の
動作に関して適切な異なった場合が入力するセルＣＡｅ
のビットＦＯＬ及びＬＩＢの状態及び信号ＳＵＰ、ＩＮ
Ｆ、ＣＴＩ、Ｃ７０、ＨＴ及びＴＣＶの状態の関数とし
て示されている。

表示ＣＡｓ＝ＣＡｅ　（ＦＯＬ＝”Ｏ”）は、送信され
て出力するセルＣＡｓが、セルＣＡｓの場合に状態”０
“であるビットＦＯＬを除いて、対応する入力するセル
ＣＡｅと同一であることを意味する０表示ＣＡｓ＝ＣＡ
ｅ　（ＦＯＬ、　ＬＩＢ＝１”）は、出力するセルに対
してビットＦＯＬ及びＬＩＢの両方が状態”１”である
ことを指示する０表示ＣＡｓ＝”　ＯＯ”は、一連の状
Ｂ″０″がセルＣＡｅの入力に応答して送信されかつセ
ルＣＡｅが、したがって、消去されたことを意味する。

第７図に示す表の記号”−”は、対応する信号またはビ
ットが任意の状態にあってもよいことを指示する。

【図面の簡単な説明】

第１図は、本発明を実施する通信装置を備えた非同期時
分割回路網のアーキテクチャを概略的に示す。第２図は、本発明を実施する通信装置の仮想リングで伝
送されるデータセルの構造を示す。第３図は、リングのセル内の情報の数個のブロックに送
信されるべき情報及び異なったブロックの挿入の詳細を
示す。第４図は、回路網に接続された端末装置の各々に含まれ
るリング整合回路のブロック図である。第５図は、回路網に接続された各々に含まれるリングパ
イロット回路のブロック図である。第６図は、通信装置の仮想リング内の充填されてないセ
ルの挿入を示すタイミングダイアグラムである。第７図は、リングパイロット回路の動作に関連する真理
値表である。ＲＡ・・・非同期時分割回路網、ＴＥ・・・端末装置、Ｎ・・・交換接続点、ＭＮ・・・多重伝送路。手続補正書（方式）％式％１、事件の表示平成２年特許願第１７４３５１号３、補正をする者事件との関係

Claims

【特許請求の範囲】

（１）非同期時分割回路網を備えかつ前記回路網で端末
装置を非接続モードで通信させることができる通信装置
において、前記通信装置は仮想通信リングの設定及び動作を処理す
る手段を有し、仮想通信リングには非接続モードで互い
に通信するように端末装置が接続されており、仮想通信
リングを介して送信術すべき情報ブロックを含む第１デ
ータセルが送信され、前記処理手段は、前記端末装置から出る接続／分離の要求を制御し、それ
によって前記セルの経路指定に関連する情報を前記回路
網に接続された前記端末装置に供給するため、前記端末
装置の各々に前記回路網を介して接続された手段と、前記第１データセルの発生、受信及び送信を処理するた
め、前記端末装置の間に分配されかつ前記端末装置を前
記仮想リングに適合する手段と、有する、ことを特徴とする通信装置。
（２）請求項１記載の通信装置において、前記データセ
ルは設定長さを有しかつ単一送信方向に従って前記仮想
リングに送信される、ことを特徴とする通信装置。
（３）請求項１記載の通信装置において、前記端末装置
に分配された前記手段は、前記端末装置の各々に、前記
仮想リングの第１データセルと前記仮想リングに属さず
前記回路網の同一の非同期時分割多重伝送路によつて伝
送される第２データセルとを分離するデマルチプレクサ
及びマルチプレクサ手段と、前記端末装置に宛先された
前記第１データセルを検出し受信する手段と、受信した
前記第１データセルに読み取られた情報ブロック及びソ
ースアドレスを到着の時間順に読み取り記憶する手段と
、別の端末装置に宛先された充填された第１データセル
を前記仮想リングに再送信する手段と、充填されてない
第１データセルに送信すべき情報ブロック及びアドレス
を含み、それによって前記情報ブロック及びアドレスを
持った第１セルを前記仮想リングに送信する手段と、有
する、ことを特徴とする通信装置。
（４）請求項３記載の通信装置において、前記送信する
手段は前記端末装置からの単位時間に送信できる充填さ
れた第１データセルの数に上限を設定することによって
前記端末装置によって送信される速度を調節する手段を
有する、ことを特徴とする通信装置。
（５）請求項１記載の通信装置において、前記端末装置
間に分配され前記端末装置を適合させる前記手段はリン
グの速度に測定の結果の関数としてそれぞれ第１データ
セルを発生し消去することによって前記仮想リング内の
前記第１データセルの速度を調節する手段と、前記仮想
リング内で伝送される前記第１データセルを制御してそ
れによって前記仮想リング内の所定の数以上の重なりを
行った充填された前記第１データセルを消去する手段を
さらに有する、ことを特徴とする通信装置。