JPH03134698A - デイスプレイ・システム - Google Patents
デイスプレイ・システムInfo
- Publication number
- JPH03134698A JPH03134698A JP2226815A JP22681590A JPH03134698A JP H03134698 A JPH03134698 A JP H03134698A JP 2226815 A JP2226815 A JP 2226815A JP 22681590 A JP22681590 A JP 22681590A JP H03134698 A JPH03134698 A JP H03134698A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- memory
- mode
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 103
- 239000011159 matrix material Substances 0.000 claims abstract description 14
- 230000009977 dual effect Effects 0.000 claims abstract description 9
- 238000013507 mapping Methods 0.000 claims description 8
- 230000008859 change Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 3
- 102100029968 Calreticulin Human genes 0.000 description 8
- 101100326671 Homo sapiens CALR gene Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
- G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
- G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
- G09G1/165—Details of a display terminal using a CRT, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G1/167—Details of the interface to the display terminal specific for a CRT
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Graphics (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、デイスプレィ費デバイスに表示される情報を
格納する、全点アドレス指定の可能なデイスプレィから
成るディスプレイ・システムに関する。
格納する、全点アドレス指定の可能なデイスプレィから
成るディスプレイ・システムに関する。
Ｂ、従来の技術
従来のディスプレイ・システムは、英数字（キャラクタ
）表示モードか、または全点アドレス指定の可能な（Ａ
ＰＡ）表示モード、もしくはその両モードで動作する。
）表示モードか、または全点アドレス指定の可能な（Ａ
ＰＡ）表示モード、もしくはその両モードで動作する。
これまでのディスプレイ・システム、特に、主として圧
倒的にキャラクタ−アプリケーションで占められる業務
を対象にしたデイスプレィ拳システムは、基本的にはキ
ャラクタ表示モード（キャラクタを表示するボックスの
サイズが固定されたもの）を採用する傾向にある。この
ような系では、ハードウェアに、表示される情報がキャ
ラクタ・コード・バイトの形で置かれるテキスト・コー
ド・バッフ１と、バッファに格納されたコードから、ユ
ーザが見るキャラクタを生成するキャラクタ・ジェネレ
ータが含まれる。このようなキャラクタ参ベースのディ
スプレイ・システムを扱うコンピュータのオペレーティ
ング・システムでは、キャラクタを識別するために１バ
イトが、またその属性を指定するために別のバイトが書
き込まれる。
倒的にキャラクタ−アプリケーションで占められる業務
を対象にしたデイスプレィ拳システムは、基本的にはキ
ャラクタ表示モード（キャラクタを表示するボックスの
サイズが固定されたもの）を採用する傾向にある。この
ような系では、ハードウェアに、表示される情報がキャ
ラクタ・コード・バイトの形で置かれるテキスト・コー
ド・バッフ１と、バッファに格納されたコードから、ユ
ーザが見るキャラクタを生成するキャラクタ・ジェネレ
ータが含まれる。このようなキャラクタ参ベースのディ
スプレイ・システムを扱うコンピュータのオペレーティ
ング・システムでは、キャラクタを識別するために１バ
イトが、またその属性を指定するために別のバイトが書
き込まれる。
ＡＰＡ表示モードは、顧客の要件が高度になるにつれて
重要性を増している。ＡＰＡモードでは、テキスト、グ
ラフィクス、そしてイメージのデータを個別にまたは同
時に（すなわちマージして）同一画面に表示できる。Ａ
ＰＡ表示モードにはこのようなメリットがあることから
、この種のモードの性能を高める方法を求めて、開発作
業が盛んに続けられている。
重要性を増している。ＡＰＡモードでは、テキスト、グ
ラフィクス、そしてイメージのデータを個別にまたは同
時に（すなわちマージして）同一画面に表示できる。Ａ
ＰＡ表示モードにはこのようなメリットがあることから
、この種のモードの性能を高める方法を求めて、開発作
業が盛んに続けられている。
このような背景から、ディスプレイ・システムのディス
プレイ・メモリにデュアル・ポートのビデオ働メモリ（
ＶＲＡＭとも呼ばれる）を採用しようという動きがある
。ＶＲＡＭに格納されたデータに対しては高速シリアル
・アクセスが可能である。つまり、この技術では高速ビ
デオ自モニタをサポートできる。しかしＶＲＡＭ技術の
メリットが充分に活きるのは、ビデオ・データのストリ
ームを生成するためにデイスプレイーメそりから読み出
されるデータが、デイスプレィ・メそりに順次に格納さ
れる場合だけである。その場合、表示用のデータがディ
スプレイ・メモリに順次に格納されないこれまでのデイ
スプレィ・アダプタをエミュレートしようとするとき、
問題が起こる。
プレイ・メモリにデュアル・ポートのビデオ働メモリ（
ＶＲＡＭとも呼ばれる）を採用しようという動きがある
。ＶＲＡＭに格納されたデータに対しては高速シリアル
・アクセスが可能である。つまり、この技術では高速ビ
デオ自モニタをサポートできる。しかしＶＲＡＭ技術の
メリットが充分に活きるのは、ビデオ・データのストリ
ームを生成するためにデイスプレイーメそりから読み出
されるデータが、デイスプレィ・メそりに順次に格納さ
れる場合だけである。その場合、表示用のデータがディ
スプレイ・メモリに順次に格納されないこれまでのデイ
スプレィ・アダプタをエミュレートしようとするとき、
問題が起こる。
これの代表的な例は、キャラクタ表示モードが用いられ
ているときである。ただしＩＢＭ ＶＧＡ（ビデオ・
グラフィクス・アレイ）などのＡＰＡ表示モードの場合
でも、表示用のデータが緊密に詰めて格納されるモード
と、そのように格納されないモードがある。このように
、表示モードによって表示フォーマットが異なるのは、
主に開発時期の違いによる。
ているときである。ただしＩＢＭ ＶＧＡ（ビデオ・
グラフィクス・アレイ）などのＡＰＡ表示モードの場合
でも、表示用のデータが緊密に詰めて格納されるモード
と、そのように格納されないモードがある。このように
、表示モードによって表示フォーマットが異なるのは、
主に開発時期の違いによる。
ディスプレイ・メモリに格納されるデータのフォーマッ
トは、互換性の面でとりわけ重要な項目ではない。所定
の表示モードに応じて、ディスプレイ・メモリに格納さ
れるデータを集めるには、また、ＶＲＡＭ（ディスプレ
イ・メモリ）によって実現される高速シリアル番アクセ
スのメリットが活きるように、データを効果的に格納す
るためには、デイスプレィ拳システムの入出力オペレー
ティング・システム（ＢＩＯＳなど）に用いられるルー
チン（ソフトウェア）を利用できる。しかし実際には、
この方法でＶＧＡと−の互換性を許容できるレベルに保
つことはできない。ソフトウェアの開発側は、ＢｉＯ２
を無視して、デイスプレィ・バッファに直接書き込むの
が通常だからである。開発側には、デイスプレィ拳アダ
プタのレジスタを適合化することによって、独自のモー
ドを開発しているところもある。
トは、互換性の面でとりわけ重要な項目ではない。所定
の表示モードに応じて、ディスプレイ・メモリに格納さ
れるデータを集めるには、また、ＶＲＡＭ（ディスプレ
イ・メモリ）によって実現される高速シリアル番アクセ
スのメリットが活きるように、データを効果的に格納す
るためには、デイスプレィ拳システムの入出力オペレー
ティング・システム（ＢＩＯＳなど）に用いられるルー
チン（ソフトウェア）を利用できる。しかし実際には、
この方法でＶＧＡと−の互換性を許容できるレベルに保
つことはできない。ソフトウェアの開発側は、ＢｉＯ２
を無視して、デイスプレィ・バッファに直接書き込むの
が通常だからである。開発側には、デイスプレィ拳アダ
プタのレジスタを適合化することによって、独自のモー
ドを開発しているところもある。
これまでＶＧＡに用いられてきたデーターフォーマット
には、ＶＲＡＭのシリアル・アクセスに合った正しいフ
ォーマットではないものがある。データがＶＲＡＭに緊
密に詰められない場合、データ間にギャップがあるため
に、ＶＲＡＭのシリアル・ポートでは、モニタに必要な
レートで画像を取り出すのに充分な帯域幅が得られない
。
には、ＶＲＡＭのシリアル・アクセスに合った正しいフ
ォーマットではないものがある。データがＶＲＡＭに緊
密に詰められない場合、データ間にギャップがあるため
に、ＶＲＡＭのシリアル・ポートでは、モニタに必要な
レートで画像を取り出すのに充分な帯域幅が得られない
。
Ｃ０発明が解決しようとする課題
本発明の目的は、デュアル・ポート・メモリのメリット
を取り入れながら、標準デイスプレィとの互換性を許容
レベルに保つディスプレイ・メモリを備えたディスプレ
イ・システムを提供することにある。
を取り入れながら、標準デイスプレィとの互換性を許容
レベルに保つディスプレイ・メモリを備えたディスプレ
イ・システムを提供することにある。
０１課題を解決するための手段
本発明によって提供されるディスプレイ・システムは、
ディスプレイ・メモリ、デイスプレィ自デバイスを駆動
するために順編成のディスプレイ・メモリ・ロケ−シー
ンから表示データのストリームを出力するデイスプレィ
・コントローラ・ロジック、表示モードを定義したモー
ド・データを格納するレジスタ、およびそ−ド・データ
に応じて元のアドレスを変更することによって、順編成
（ｓｅｑｕｅｎｔｉａｌ）ディスプレイ・メモリ・ロケ
−シーンから上記の表示データ番ストリームを生成する
のに必要なディスプレイ・メモリ内のロケ−シーンに、
入力された表示データをマツプするメモリーコントロー
ラ・ロジックから構成される。
ディスプレイ・メモリ、デイスプレィ自デバイスを駆動
するために順編成のディスプレイ・メモリ・ロケ−シー
ンから表示データのストリームを出力するデイスプレィ
・コントローラ・ロジック、表示モードを定義したモー
ド・データを格納するレジスタ、およびそ−ド・データ
に応じて元のアドレスを変更することによって、順編成
（ｓｅｑｕｅｎｔｉａｌ）ディスプレイ・メモリ・ロケ
−シーンから上記の表示データ番ストリームを生成する
のに必要なディスプレイ・メモリ内のロケ−シーンに、
入力された表示データをマツプするメモリーコントロー
ラ・ロジックから構成される。
本発明によるディスプレイ・システムでは、デュアル・
ポート・メモリを取り入れながら、はとんどのアプリケ
ージ膠ンについてＶＧＡの全表示モードとレジスタ・レ
ベルで互換性を保つディスプレイ・メモリ内のデータを
表示するときに、高速シリアル争アクセスが可能である
。これは、表示モードを定義したレジスタ内のデータが
、ディスプレイ・メモリへのマツピングに用いられるの
で、格納されたデータのシリアル・アクセスによって表
示を継続できるからである。ＶＧＡに対応するこれまで
のディスプレイ・システムでは、ある表示モードでは、
ホスト・システムからのデータが、アンパックド・フォ
ーマットで格納される。その前に、デイスプレィ・コン
トローラ・ロジックは、デイスプレィ舎デバイスを駆動
するデータ・ストリームを生成するために、データをデ
イスプレィ自メモリからマツプする。
ポート・メモリを取り入れながら、はとんどのアプリケ
ージ膠ンについてＶＧＡの全表示モードとレジスタ・レ
ベルで互換性を保つディスプレイ・メモリ内のデータを
表示するときに、高速シリアル争アクセスが可能である
。これは、表示モードを定義したレジスタ内のデータが
、ディスプレイ・メモリへのマツピングに用いられるの
で、格納されたデータのシリアル・アクセスによって表
示を継続できるからである。ＶＧＡに対応するこれまで
のディスプレイ・システムでは、ある表示モードでは、
ホスト・システムからのデータが、アンパックド・フォ
ーマットで格納される。その前に、デイスプレィ・コン
トローラ・ロジックは、デイスプレィ舎デバイスを駆動
するデータ・ストリームを生成するために、データをデ
イスプレィ自メモリからマツプする。
本発明によるディスプレイ・システムのメモリ・コント
ローラは、動作時のＶＧＡモードを定義したビットに基
づ＜ＶＧＡの各モードに対して、従来のシステムのデイ
スプレィ−コントローラ会ロジックによって用いられる
マツピングを逆にして用いるものである。ビットのモー
ドは、バイト／ワードとダブル・ワードである。
ローラは、動作時のＶＧＡモードを定義したビットに基
づ＜ＶＧＡの各モードに対して、従来のシステムのデイ
スプレィ−コントローラ会ロジックによって用いられる
マツピングを逆にして用いるものである。ビットのモー
ドは、バイト／ワードとダブル・ワードである。
本発明によるディスプレイ・システムでは、従来のＶＧ
Ａディスプレイ・システムにおいて存効とみなされる場
合は、ディスプレイ・メモリの更新時にモードの部分変
更が行え、特殊効果（キャラクタ・モードでのフォント
のロードなど）が得られる。
Ａディスプレイ・システムにおいて存効とみなされる場
合は、ディスプレイ・メモリの更新時にモードの部分変
更が行え、特殊効果（キャラクタ・モードでのフォント
のロードなど）が得られる。
マツピングの変更は、レジスタのビットをできるだけ少
なくして行う方がよい。その場合、いずれかのビットを
変更することによって、画面に表示された画像がスクラ
ンブルされるように、ビットを選択する。これにより、
有益な条件下ではほとんどの場合、ソフトウェアの互換
性がとられる。
なくして行う方がよい。その場合、いずれかのビットを
変更することによって、画面に表示された画像がスクラ
ンブルされるように、ビットを選択する。これにより、
有益な条件下ではほとんどの場合、ソフトウェアの互換
性がとられる。
ソフトウェアのルーチンが、ビットを変更することはな
く、変更前も変更後もセンス可能な画像を想定できない
からである。
く、変更前も変更後もセンス可能な画像を想定できない
からである。
上述のシステムでは、表示データが一つの表示モードで
ディスプレイ・メモリに格納され、それからモード・デ
ータが変更されて新たなマツピングが必要になる場合に
は、互換性が維持できない。
ディスプレイ・メモリに格納され、それからモード・デ
ータが変更されて新たなマツピングが必要になる場合に
は、互換性が維持できない。
そこでメイン拳システム（パーソナル会コンピュータを
制御するシステムなど）が、ディスプレイ・メモリ内の
データを読み出そうとすると、正しい情報が読み出せな
いことがある。このような条件下でも互換性を保つため
には、先に述べたディスプレイ・システムに補助ディス
プレイ・メモリを追加し、問題の表示モードに対応する
従来のデイスプレィ拳アダプタの場合と全く同じ形式で
、データをこのメモリに格納すればよい。この補助ディ
スプレイ・メモリは、デイスプレィの駆動には用いられ
ず、メイン・システムによる情報検索が必要な場合に、
その検索だけに用いられる。
制御するシステムなど）が、ディスプレイ・メモリ内の
データを読み出そうとすると、正しい情報が読み出せな
いことがある。このような条件下でも互換性を保つため
には、先に述べたディスプレイ・システムに補助ディス
プレイ・メモリを追加し、問題の表示モードに対応する
従来のデイスプレィ拳アダプタの場合と全く同じ形式で
、データをこのメモリに格納すればよい。この補助ディ
スプレイ・メモリは、デイスプレィの駆動には用いられ
ず、メイン・システムによる情報検索が必要な場合に、
その検索だけに用いられる。
Ｅ、実施例
第１図は、ＩＢＭ ＰＳ／２などのパーソナル・コン
ピュータ（以下、ＰＣ）をベースにしたワークステージ
タンの代表的な構成を示すブロック図である。ワークス
チーシーンの中核は従来のマイクロプロセッサ１０であ
る。これはシステム・バス１４を介してデイスプレィ・
アダプタ１２を含む多数の装置に接続される。システム
働バスには、ＲＡＭ （ランダム・アクセスφメモリ）
１ＢとＲＯ８（読出し専用メモリ）１８も接続される。
ピュータ（以下、ＰＣ）をベースにしたワークステージ
タンの代表的な構成を示すブロック図である。ワークス
チーシーンの中核は従来のマイクロプロセッサ１０であ
る。これはシステム・バス１４を介してデイスプレィ・
アダプタ１２を含む多数の装置に接続される。システム
働バスには、ＲＡＭ （ランダム・アクセスφメモリ）
１ＢとＲＯ８（読出し専用メモリ）１８も接続される。
入出力アダプタ２０は、システム・バスを磁気ディスク
などの周辺装ｆｉ２２に接続するものである。
などの周辺装ｆｉ２２に接続するものである。
同様に、通信アダプタ２４は、ワークスチーシロンをリ
モート・プロセッサ（メイン・フレーム・コンピュータ
など）に接続するものである。キーボード２６は、キー
ボードφアダプタ２８を介してシステム・バスに接続さ
れる。デイスプレィ会アダプタ１２は、デイスプレィ舎
デバイス３０のデータ表示を制御するために用いられる
。動作時、ＣＰＵはシステム会バスを通してデイスプレ
ィ拳アダプタにコマンドを送り、表示処理タスクを実行
させる。
モート・プロセッサ（メイン・フレーム・コンピュータ
など）に接続するものである。キーボード２６は、キー
ボードφアダプタ２８を介してシステム・バスに接続さ
れる。デイスプレィ会アダプタ１２は、デイスプレィ舎
デバイス３０のデータ表示を制御するために用いられる
。動作時、ＣＰＵはシステム会バスを通してデイスプレ
ィ拳アダプタにコマンドを送り、表示処理タスクを実行
させる。
第２図は、従来のデイスプレィ舎システムの要素をデイ
スプレィ会アダプタ１２として示すブロック図である。
スプレィ会アダプタ１２として示すブロック図である。
デイスプレィ・アダプタは、第１図のＰＣのシステム会
バス１４に接続され、表示される情報および情報表示を
制御するアドレス／制御データを含む情報を受信する。
バス１４に接続され、表示される情報および情報表示を
制御するアドレス／制御データを含む情報を受信する。
表示情報は、ディスプレイ・メモリまたはフレームφバ
ッファ３２に格納される。代表的なデイスプレィφメモ
リは、ＤＲＡＭ（ダイナミック・ランダム・アクセス・
メモリ）によって実現される。ＩＢＭＶＧＡ （ビデオ
拳グラフィクス・アレイ）など、これまでのデイスプレ
ィ・アダプタの標準は、このようなメモリを利用するよ
うに設計されている。
ッファ３２に格納される。代表的なデイスプレィφメモ
リは、ＤＲＡＭ（ダイナミック・ランダム・アクセス・
メモリ）によって実現される。ＩＢＭＶＧＡ （ビデオ
拳グラフィクス・アレイ）など、これまでのデイスプレ
ィ・アダプタの標準は、このようなメモリを利用するよ
うに設計されている。
ディスプレイ・メモリを更新するデータは、データ・ラ
イン３４を介してシステム・バスから受信され、データ
ーポートＤを通してディスプレイ・メモリに格納される
。データの格納アドレスは、アドレス・ライン３８を介
してシステム・バスから受信されるアドレス・データに
よって決定される。システム・バスから受信され更新さ
れたデータは、ＰＣによってｔ旨定されたメモリのアド
レスに置かれる。ＰＣは、実行されている表示モードを
暗黙に！！！識し、表示データは、その時点の表示モー
ドに適したフォーマットでディスプレイ・メモリに格納
される。
イン３４を介してシステム・バスから受信され、データ
ーポートＤを通してディスプレイ・メモリに格納される
。データの格納アドレスは、アドレス・ライン３８を介
してシステム・バスから受信されるアドレス・データに
よって決定される。システム・バスから受信され更新さ
れたデータは、ＰＣによってｔ旨定されたメモリのアド
レスに置かれる。ＰＣは、実行されている表示モードを
暗黙に！！！識し、表示データは、その時点の表示モー
ドに適したフォーマットでディスプレイ・メモリに格納
される。
各種のＶＧＡ表示モードに対応するフォーマットは、次
のように要約できる。表示データは、はと／ｕど（７）
ＡＰＡ表示％ −Ｆ （ＶＧＡモー ）！ ８、ＤｌＥ
、Ｆ、１０．１１１１２として知られる）において、緊
密なパックド・フォーマットで格納される。ある種のＡ
ＰＡ表示モード（ＶＧＡモード４．５）では、半密度（
表示データの格納には他のメモリ・ワードが一つおきに
しか用いられない）で格納される。あるＡＰＡモード（
ＶＧＡモード１３）では、４分の１の密度（表示データ
の格納にはメモリ・ワードが３つおきにしか用いられな
い）でのみ格納される。これ以外のキャラクタ表示％
−１’ （ＶＧＡ％ −ｔ’ Ｏ１■、２．３．７）で
は、表示データは半密度（表示データの格納には、メモ
リ・ワードが一つおきにしか用いられない）で格納され
る。このように、ｖＧＡに対応する従来のデイスプレィ
争アダプタでは、表示データがディスプレイ・メモリに
格納されるときのフォーマットは、その時点の表示モー
ドに適したフォーマットである。
のように要約できる。表示データは、はと／ｕど（７）
ＡＰＡ表示％ −Ｆ （ＶＧＡモー ）！ ８、ＤｌＥ
、Ｆ、１０．１１１１２として知られる）において、緊
密なパックド・フォーマットで格納される。ある種のＡ
ＰＡ表示モード（ＶＧＡモード４．５）では、半密度（
表示データの格納には他のメモリ・ワードが一つおきに
しか用いられない）で格納される。あるＡＰＡモード（
ＶＧＡモード１３）では、４分の１の密度（表示データ
の格納にはメモリ・ワードが３つおきにしか用いられな
い）でのみ格納される。これ以外のキャラクタ表示％
−１’ （ＶＧＡ％ −ｔ’ Ｏ１■、２．３．７）で
は、表示データは半密度（表示データの格納には、メモ
リ・ワードが一つおきにしか用いられない）で格納され
る。このように、ｖＧＡに対応する従来のデイスプレィ
争アダプタでは、表示データがディスプレイ・メモリに
格納されるときのフォーマットは、その時点の表示モー
ドに適したフォーマットである。
デイスプレィが更新されるとき、ディスプレイ・メモリ
のデータ・ボートＤＯからのデータ出力は、制御ロジッ
ク４０によって制御される。
のデータ・ボートＤＯからのデータ出力は、制御ロジッ
ク４０によって制御される。
データ拳ポートＤＯは、実際には、データ・ポートＤと
物理的に同じである。データの流れを示すために別のポ
ートとして示している。代表的な制御ロジックは、ＣＲ
Ｔデイスプレィ５０をサポートするときは、Ｃ’ＲＴコ
ントローラ、略してＣＲＴＣと呼ばれる。ＣＲＴＣは、
デイスプレィ番アダプタ内のタイミング制御を担当する
。またシリアル会データ・ストリームがシリアライザ４
Ｂから出力されてディスプレイ・デバイスが駆動される
ように、デイスプレィがアクティブなときにディスプレ
イ・メモリのアドレス指定も行う。
物理的に同じである。データの流れを示すために別のポ
ートとして示している。代表的な制御ロジックは、ＣＲ
Ｔデイスプレィ５０をサポートするときは、Ｃ’ＲＴコ
ントローラ、略してＣＲＴＣと呼ばれる。ＣＲＴＣは、
デイスプレィ番アダプタ内のタイミング制御を担当する
。またシリアル会データ・ストリームがシリアライザ４
Ｂから出力されてディスプレイ・デバイスが駆動される
ように、デイスプレィがアクティブなときにディスプレ
イ・メモリのアドレス指定も行う。
デイスプレィがアクティブなときのディスプレイ・メモ
リのアドレス指定では、上述のように格納密度が異なる
ので、その時点でのＶＧＡ表不モードを考慮する必要が
ある。そのために、ＣＲＴＣ４１のアドレス拳カウンタ
の出力が、レジスタ４４の内容に応じて動作するシフト
・マトリックス４２によって変更される。シフト・マト
リックスは、説明の便宜上、ＣＲＴＣロジックとは別に
示した。実際にはＣＲＴＣロジックの一部としでもよい
。レジスタ４４に置かれるビットは、現在の表示モード
を定義するためにＰＣによって供給される。少なくとも
、格納密度を定義する表示モード制御ビットは、レジス
タ４４に格納する必要がある。ＶＧＡディスプレイ・シ
ステムの場合、ディスプレイ・メモリ内のデータ格納密
度を決定するには、バイト／ワード・モードを定義する
ビットとダブル・ワード・モードを定義するビットで充
分である。各表示モードに対するこれらのビットの値は
、ＰＣにとって既知の値であり、現在の表示モードに対
するビットは、レジスタ４４に供給され、そのモードが
継続する間そこに格納される。
リのアドレス指定では、上述のように格納密度が異なる
ので、その時点でのＶＧＡ表不モードを考慮する必要が
ある。そのために、ＣＲＴＣ４１のアドレス拳カウンタ
の出力が、レジスタ４４の内容に応じて動作するシフト
・マトリックス４２によって変更される。シフト・マト
リックスは、説明の便宜上、ＣＲＴＣロジックとは別に
示した。実際にはＣＲＴＣロジックの一部としでもよい
。レジスタ４４に置かれるビットは、現在の表示モード
を定義するためにＰＣによって供給される。少なくとも
、格納密度を定義する表示モード制御ビットは、レジス
タ４４に格納する必要がある。ＶＧＡディスプレイ・シ
ステムの場合、ディスプレイ・メモリ内のデータ格納密
度を決定するには、バイト／ワード・モードを定義する
ビットとダブル・ワード・モードを定義するビットで充
分である。各表示モードに対するこれらのビットの値は
、ＰＣにとって既知の値であり、現在の表示モードに対
するビットは、レジスタ４４に供給され、そのモードが
継続する間そこに格納される。
デイスプレィがアクティブなとき、アドレス・カウンタ
４１のカウント（シフト・マトリックス４２によって変
更されたもの）は、ディスプレイ・メモリのアドレスと
なり、これによって後続の表示データがアクセスされる
。他の場合、ディスプレイ・メモリで表示データが更新
されるときは、ディスプレイ・メモリのアドレスは、シ
ステム・バスからのアドレスによってバス３８を介して
指定される。制御ロジック４０からのライン４３上の制
御信号に応じて動作するマルチプレクサ（ＭＰＸ）４８
は、これら２つのアドレス・ソースを切り換えるもので
ある。ライン４３に制御信号を供給することにより、Ｃ
ＲＴＣによるタイミング機能の一部が得られる。
４１のカウント（シフト・マトリックス４２によって変
更されたもの）は、ディスプレイ・メモリのアドレスと
なり、これによって後続の表示データがアクセスされる
。他の場合、ディスプレイ・メモリで表示データが更新
されるときは、ディスプレイ・メモリのアドレスは、シ
ステム・バスからのアドレスによってバス３８を介して
指定される。制御ロジック４０からのライン４３上の制
御信号に応じて動作するマルチプレクサ（ＭＰＸ）４８
は、これら２つのアドレス・ソースを切り換えるもので
ある。ライン４３に制御信号を供給することにより、Ｃ
ＲＴＣによるタイミング機能の一部が得られる。
第２図に示したのは、従来のデイスプレィ自アダプタの
機能のうち、本発明の説明に役立つ部分だけである。こ
れまでのデイスプレィ会アダプタには、図には示してい
ない他の機能も含まれる。
機能のうち、本発明の説明に役立つ部分だけである。こ
れまでのデイスプレィ会アダプタには、図には示してい
ない他の機能も含まれる。
たとえば、システム・バス１４から受信されるデータや
アドレスに対しては、ライン３４．３８にデータ／アド
レス・バッファを追加できる。制御ロジック４０は、制
御情報を受けるためシステムノハス１４に接続される。
アドレスに対しては、ライン３４．３８にデータ／アド
レス・バッファを追加できる。制御ロジック４０は、制
御情報を受けるためシステムノハス１４に接続される。
デジタル／アナログ・コンバータ（カラー・パレットな
ど）は、ディスプレイ・メモリとディスプレイ・デバイ
スとの間に接続できる。
ど）は、ディスプレイ・メモリとディスプレイ・デバイ
スとの間に接続できる。
第３図は、本発明によるディスプレイ・メモリをデイス
プレィ・アダプタとした実施例の構成要素を示す。第２
図に示した従来のデイスプレィ会アダプタと同じく、第
３図には、説明の便宜上、当業者が本発明の実施方法を
理解するのに必要な特徴だけを示した。
プレィ・アダプタとした実施例の構成要素を示す。第２
図に示した従来のデイスプレィ会アダプタと同じく、第
３図には、説明の便宜上、当業者が本発明の実施方法を
理解するのに必要な特徴だけを示した。
第３図のデイスプレィ・アダプタは、表示される情報お
よびその情報の表示を制御するモード・データを含めた
情報を受信するために、第１図のＰＣのシステム・バス
１４に接続される。表示情報は、ディスプレイ・メモリ
またはフレーム−バッファ５２に格納される。ただし、
従来のデイスプレィ・アダプタとは異なり、第３図のデ
イスプレィ・アダプタは、デユアルレポートト・メモリ
（この場合はデュアル・ポート・ビデオ・メモリで、Ｖ
ＲＡＭとも呼ばれる）から構成されたディスプレイ・メ
モリ５２を含む。このＶＲＡＭのシリアル・アクセス会
ポートＳは、ビデオ・バス４５を介して主画像のシリア
ライザ４６に接続される。シリアル・ポートＳはデータ
・ポートＤとは分離している。シリアル・ポートでは、
データがメモリ内で順次に格納されていれば、データを
きわめて高速にアクセスできる。その目的は、表示デー
タを、シリアル・ポートＳを介してディスプレイ・メモ
リから読み出せるように格納し、ビデオ・パス４５を介
してシリアライザへ送り、ディスプレイ・デバイスを駆
動することにある。
よびその情報の表示を制御するモード・データを含めた
情報を受信するために、第１図のＰＣのシステム・バス
１４に接続される。表示情報は、ディスプレイ・メモリ
またはフレーム−バッファ５２に格納される。ただし、
従来のデイスプレィ・アダプタとは異なり、第３図のデ
イスプレィ・アダプタは、デユアルレポートト・メモリ
（この場合はデュアル・ポート・ビデオ・メモリで、Ｖ
ＲＡＭとも呼ばれる）から構成されたディスプレイ・メ
モリ５２を含む。このＶＲＡＭのシリアル・アクセス会
ポートＳは、ビデオ・バス４５を介して主画像のシリア
ライザ４６に接続される。シリアル・ポートＳはデータ
・ポートＤとは分離している。シリアル・ポートでは、
データがメモリ内で順次に格納されていれば、データを
きわめて高速にアクセスできる。その目的は、表示デー
タを、シリアル・ポートＳを介してディスプレイ・メモ
リから読み出せるように格納し、ビデオ・パス４５を介
してシリアライザへ送り、ディスプレイ・デバイスを駆
動することにある。
ディスプレイ・メモリを更新するためのデータは、シス
テム・パスからのデータ・ライン３４を介してデータ・
ポートＤで受信される。従来のデイスプレィ・アダプタ
では、システム−パスからパス３８を介して供給される
アドレスが、変更されないままディスプレイ・メモリの
アドレス指定に用いられるが、第３図のデイスプレィ・
アダプタでは、アドレスは、モード・データに応じて動
作するシフト・マトリックス５４によって変更できる。
テム・パスからのデータ・ライン３４を介してデータ・
ポートＤで受信される。従来のデイスプレィ・アダプタ
では、システム−パスからパス３８を介して供給される
アドレスが、変更されないままディスプレイ・メモリの
アドレス指定に用いられるが、第３図のデイスプレィ・
アダプタでは、アドレスは、モード・データに応じて動
作するシフト・マトリックス５４によって変更できる。
モード・データは、表示モードを定義するもので、ＰＣ
によってレジスタ４４に置かれ、表示データを供給する
。レジスタ４４のモード・データは、第２図に示した従
来のディスプレイ・システムのレジスタ４４に格納され
るものと全く同一である。したがって、ＶＧＡデイスプ
レィ拳システムの場合、モード−データは、バイト／ワ
ード・モードを定義するビットとダブル・ワード・モー
ドを定義するビットから成る。これらのビットは、従来
のＶＧＡディスプレイ・システムのディスプレイ・メモ
リに格納される表示データの密度を決定するのに充分で
ある。あるＶＧＡ表示モードに対して、シフト・マトリ
ックス５４によって定義されるアドレスの変更は、デイ
スプレィがアクティブなとき従来のシフト・マトリック
ス４２によってディスプレイ・メモリが読み出される間
に実行されるアドレス変更を逆にしたものとなる。した
がって、第２図に示した従来のディスプレイ・システム
では、カウンタ４１の一回の増分は、シフト・マトリッ
クス４２によって、表示モードに応じて１．２、または
４個のアドレスのステップに変更されるが、第３図のデ
イスプレィΦシステムでは、シフト・マトリックス５４
が、システム・パスからの、表示モードに応じた１、２
、または４個のアドレス・ステップから１個のアドレス
の増分を生成する。これにより表示用のデータは、ディ
スプレイ・メモリに緊密に格納されるので、デイスプレ
ィがアクティブなとき、必要ナスべてのＶＧＡモードに
対して順次にアクセスできる。
によってレジスタ４４に置かれ、表示データを供給する
。レジスタ４４のモード・データは、第２図に示した従
来のディスプレイ・システムのレジスタ４４に格納され
るものと全く同一である。したがって、ＶＧＡデイスプ
レィ拳システムの場合、モード−データは、バイト／ワ
ード・モードを定義するビットとダブル・ワード・モー
ドを定義するビットから成る。これらのビットは、従来
のＶＧＡディスプレイ・システムのディスプレイ・メモ
リに格納される表示データの密度を決定するのに充分で
ある。あるＶＧＡ表示モードに対して、シフト・マトリ
ックス５４によって定義されるアドレスの変更は、デイ
スプレィがアクティブなとき従来のシフト・マトリック
ス４２によってディスプレイ・メモリが読み出される間
に実行されるアドレス変更を逆にしたものとなる。した
がって、第２図に示した従来のディスプレイ・システム
では、カウンタ４１の一回の増分は、シフト・マトリッ
クス４２によって、表示モードに応じて１．２、または
４個のアドレスのステップに変更されるが、第３図のデ
イスプレィΦシステムでは、シフト・マトリックス５４
が、システム・パスからの、表示モードに応じた１、２
、または４個のアドレス・ステップから１個のアドレス
の増分を生成する。これにより表示用のデータは、ディ
スプレイ・メモリに緊密に格納されるので、デイスプレ
ィがアクティブなとき、必要ナスべてのＶＧＡモードに
対して順次にアクセスできる。
表示データが、あらゆる表示モードで緊密に格納された
場合、デイスプレィがアクティブな間のディスプレイ・
メモリのアドレス指定について、その時点のＶＧＡ表示
モードを考慮する必要がない。したがって制御ロジック
すなわちＣＲＴＣには、単に、順アドレスを生成するア
ドレスΦカウンタがあればよい。デイスプレィがアクテ
ィブなときに、表示モードに応じてアドレスを変更する
シフト・マトリックスは必要ない。ここで重要なことは
、データが順編成のメモリ・ロケーシ膳ンに緊密に格納
されたとき、高解像度のデイスプレィ・モニタを充分に
駆動できるデータ速度で表示データを出力するのに、デ
ィスプレイ・メモリのシリアル・ポートが使えるという
ことである。
場合、デイスプレィがアクティブな間のディスプレイ・
メモリのアドレス指定について、その時点のＶＧＡ表示
モードを考慮する必要がない。したがって制御ロジック
すなわちＣＲＴＣには、単に、順アドレスを生成するア
ドレスΦカウンタがあればよい。デイスプレィがアクテ
ィブなときに、表示モードに応じてアドレスを変更する
シフト・マトリックスは必要ない。ここで重要なことは
、データが順編成のメモリ・ロケーシ膳ンに緊密に格納
されたとき、高解像度のデイスプレィ・モニタを充分に
駆動できるデータ速度で表示データを出力するのに、デ
ィスプレイ・メモリのシリアル・ポートが使えるという
ことである。
したがうてデイスプレィがアクティブなときには、アド
レス・カウンタ４１のカウントは、後続の表示データを
アクセスするためのディスプレイ・メモリのアドレスと
なる。他の場合、ディスプレイ・メモリ内の表示データ
を更新するときには、ディスプレイ・メモリのアドレス
は、システム舎バス１４からのパス３８を通してシフト
・マトリックス５４によって変更されたアドレスによっ
て、パス４７で指定される。制御ロジック４０からのラ
イン４３上の制御信号に応じて動作するマルチプレクサ
（ＭＰＸ）４８は、これら２つのアドレス・ソースを切
り換えるためのものである。ライン４３上の制御信号は
、ＣＲＴＣによるタイミング機能の一部を成す。
レス・カウンタ４１のカウントは、後続の表示データを
アクセスするためのディスプレイ・メモリのアドレスと
なる。他の場合、ディスプレイ・メモリ内の表示データ
を更新するときには、ディスプレイ・メモリのアドレス
は、システム舎バス１４からのパス３８を通してシフト
・マトリックス５４によって変更されたアドレスによっ
て、パス４７で指定される。制御ロジック４０からのラ
イン４３上の制御信号に応じて動作するマルチプレクサ
（ＭＰＸ）４８は、これら２つのアドレス・ソースを切
り換えるためのものである。ライン４３上の制御信号は
、ＣＲＴＣによるタイミング機能の一部を成す。
第３図のディスプレイ・システムでは、互換性が保たれ
ないと考えられるケースは、ＰＣが、あるＶＧＡモード
でディスプレイ・メモリに表示データを格納し、そのＶ
ＧＡモードを変更したために新たにマツピングが必要に
なり、その後、ディスプレイ・メモリのデータを読み出
そうとする場合だけである。第４図に、この状況に対処
するだめに第３図のディスプレイ・システムを変形した
例を示す。
ないと考えられるケースは、ＰＣが、あるＶＧＡモード
でディスプレイ・メモリに表示データを格納し、そのＶ
ＧＡモードを変更したために新たにマツピングが必要に
なり、その後、ディスプレイ・メモリのデータを読み出
そうとする場合だけである。第４図に、この状況に対処
するだめに第３図のディスプレイ・システムを変形した
例を示す。
第４図のディスプレイ・システムは、デイスプレィを更
新するのに用いられるメイン拳ディスプレイ・メモリ５
２のほか、表示データが、当該ＶＧＡモードに対応する
従来のデイスプレィ−アダプタのものと全く同じ形式で
格納される補助デイスプレィ春メモリを備える。いいか
えれば、データは、第３図とあわせて説明した緊密なパ
ックド・フォーマットではなく、ＰＣからのアドレスで
指定された密度で格納される。この補助ディスプレイ・
メモリは、デイスプレィの駆動には用いられず、ＰＣに
よる情報検索が必要な場合に、その検索だけに用いられ
る。
新するのに用いられるメイン拳ディスプレイ・メモリ５
２のほか、表示データが、当該ＶＧＡモードに対応する
従来のデイスプレィ−アダプタのものと全く同じ形式で
格納される補助デイスプレィ春メモリを備える。いいか
えれば、データは、第３図とあわせて説明した緊密なパ
ックド・フォーマットではなく、ＰＣからのアドレスで
指定された密度で格納される。この補助ディスプレイ・
メモリは、デイスプレィの駆動には用いられず、ＰＣに
よる情報検索が必要な場合に、その検索だけに用いられ
る。
データを、メインと補助の両方のディスプレイ・メモリ
５２．５８に格納するために、アドレス拳バス３８とマ
ルチプレクサ５６をつなぐダイレクト・アドレス・バス
８１が備えられる。制御ロジック６０は、第２図および
第３図の制御ロジック４０とは異なり、ライン５１にタ
イミング信号を追加するように構成される。これにより
、データ・バス３４からのデータが２回格納される。す
なわちシフト・マトリックス５４からのアドレスによっ
てメイン・デイスプレィ舎バブフ１に格納され、バス５
９からのダイレクト・アドレスによって補助ディスプレ
イ・メモリに格納される。
５２．５８に格納するために、アドレス拳バス３８とマ
ルチプレクサ５６をつなぐダイレクト・アドレス・バス
８１が備えられる。制御ロジック６０は、第２図および
第３図の制御ロジック４０とは異なり、ライン５１にタ
イミング信号を追加するように構成される。これにより
、データ・バス３４からのデータが２回格納される。す
なわちシフト・マトリックス５４からのアドレスによっ
てメイン・デイスプレィ舎バブフ１に格納され、バス５
９からのダイレクト・アドレスによって補助ディスプレ
イ・メモリに格納される。
メインと補助のディスプレイ・メモリは、個別のメモリ
（補助メモリをＤＲＡＭで実現するなど）とするか、他
のシングル・ポート・メモリとするか、または単一メモ
リのオン・スクリーン部とオフ・スクリーン部としても
構成できる。
（補助メモリをＤＲＡＭで実現するなど）とするか、他
のシングル・ポート・メモリとするか、または単一メモ
リのオン・スクリーン部とオフ・スクリーン部としても
構成できる。
ＰＣが、あるＶＧＡモードで表示データをディスプレイ
・メモリに格納し、そのＶＧＡモードを変更した結果、
新たなマツピングが必要になる場合、データは、補助メ
モリ５８から読み出すことができ、ＰＣによってレジス
タ４４に格納されたモード・データによって定義される
新しいマツピングに応じて、メイン・ディスプレイ・メ
モリ４２に新規に格納できる。データの転送は、データ
・バス（図示なし）を介して補助（５８）とメイン（５
２）のディスプレイ・メモリとの間でか、または制御ロ
ジック６０の制御下で実行される従来のｂｌｔ−ｂｌｔ
（ｂｉｔ−ｂｏｕｎｄａｒｙ ｂｌｏｃｋ ｔｒａｎ
ｓｆｅｒ）処理によって起こる。補助とメインのデイス
プレィ番メモリとの間の転送時に、ＰＣによって更新処
理が行われる場合、制御ロジックは、更新が実行される
間、転送を一時中断する。更新情報はすべて、新しいモ
ード・データに応じて格納される。これは転送がどの程
度進行したかとは無関係に行える。
・メモリに格納し、そのＶＧＡモードを変更した結果、
新たなマツピングが必要になる場合、データは、補助メ
モリ５８から読み出すことができ、ＰＣによってレジス
タ４４に格納されたモード・データによって定義される
新しいマツピングに応じて、メイン・ディスプレイ・メ
モリ４２に新規に格納できる。データの転送は、データ
・バス（図示なし）を介して補助（５８）とメイン（５
２）のディスプレイ・メモリとの間でか、または制御ロ
ジック６０の制御下で実行される従来のｂｌｔ−ｂｌｔ
（ｂｉｔ−ｂｏｕｎｄａｒｙ ｂｌｏｃｋ ｔｒａｎ
ｓｆｅｒ）処理によって起こる。補助とメインのデイス
プレィ番メモリとの間の転送時に、ＰＣによって更新処
理が行われる場合、制御ロジックは、更新が実行される
間、転送を一時中断する。更新情報はすべて、新しいモ
ード・データに応じて格納される。これは転送がどの程
度進行したかとは無関係に行える。
本発明によるディスプレイ・システムの具体例について
述べたが、実施例については、請求項の範囲内で様々な
変形が可能である。
述べたが、実施例については、請求項の範囲内で様々な
変形が可能である。
たとえば、ここではデイスプレィ・７ステムをデイスプ
レィ・アダプタとして説明したが、ここでいうディスプ
レイ・システムはこれに限定されるものではない。ディ
スプレイ・システムには、ディスプレイ・デバイスにデ
ータを表示できるあらゆるシステムが含まれる。したが
ってこの表現は、パーソナル拳コンピュータを含めた既
存のコンピューターシステムに対応するアドオン・カー
ドなどとして使用できるデイスプレィ・アプリケージ日
ソにも、完全なコンピュータ・システムにも等しく適用
される。ディスプレイ・システムに含まれるか、これに
接続されるディスプレイ・デバイスとしては、ＣＲＴデ
イスプレィをはじめ、他のビジュアル・デイスプレィや
印刷装置などが使用できる。
レィ・アダプタとして説明したが、ここでいうディスプ
レイ・システムはこれに限定されるものではない。ディ
スプレイ・システムには、ディスプレイ・デバイスにデ
ータを表示できるあらゆるシステムが含まれる。したが
ってこの表現は、パーソナル拳コンピュータを含めた既
存のコンピューターシステムに対応するアドオン・カー
ドなどとして使用できるデイスプレィ・アプリケージ日
ソにも、完全なコンピュータ・システムにも等しく適用
される。ディスプレイ・システムに含まれるか、これに
接続されるディスプレイ・デバイスとしては、ＣＲＴデ
イスプレィをはじめ、他のビジュアル・デイスプレィや
印刷装置などが使用できる。
ここに挙げた具体例は、ディスプレイ・メモリがデュア
ル・ポート・メモリ（ＶＲＡＭなど）として実現される
ＶＧＡ表示モードのサポートに関係するが、本発明はこ
れに限定されるものではなく、ディスプレイ・メモリの
フォーマットが異なる他の標準デイスプレィにも等しく
適用できる。
ル・ポート・メモリ（ＶＲＡＭなど）として実現される
ＶＧＡ表示モードのサポートに関係するが、本発明はこ
れに限定されるものではなく、ディスプレイ・メモリの
フォーマットが異なる他の標準デイスプレィにも等しく
適用できる。
同様に、本発明は、ディスプレイ・メモリがデュアル・
ポート・メモリ（ＶＲＡＭなど）以外の技術で実現され
たディスプレイ・システムにも適用可能である。
ポート・メモリ（ＶＲＡＭなど）以外の技術で実現され
たディスプレイ・システムにも適用可能である。
Ｆ０発明の効果
本発明によれば１．デュアルφポートーメモリのメリッ
トを取り入れながら、標準デイスプレィとの互換性を許
容レベルに保つディスプレイ・メモリを備えたデイスプ
レィ赤システムが提供される。
トを取り入れながら、標準デイスプレィとの互換性を許
容レベルに保つディスプレイ・メモリを備えたデイスプ
レィ赤システムが提供される。
第１図は、デイスプレィ争アダプタを含むパーソナル・
コンピュータの代表的な構成を示すブロック図である。 第２図は、従来のディスプレイ・システムの要素を示す
ブロック図である。 第３図は、本発明によるディスプレイ・システムの要素
を示すブロック図である。 第４図は、第３図のデイスプレィ赤システムの変形例を
示す要素のブロック図である。
コンピュータの代表的な構成を示すブロック図である。 第２図は、従来のディスプレイ・システムの要素を示す
ブロック図である。 第３図は、本発明によるディスプレイ・システムの要素
を示すブロック図である。 第４図は、第３図のデイスプレィ赤システムの変形例を
示す要素のブロック図である。
Claims (8)
- （１）ディスプレイ・メモリ、順編成のディスプレイ・
メモリ・ロケーションからの表示データのストリームを
出力してディスプレイ・デバイスを駆動するディスプレ
イ・コントローラ・ロジック、表示モードを定義したモ
ード・データを格納するレジスタ手段、および該モード
・データに応じて元のアドレスを変更し、該順編成ディ
スプレイ・メモリ・ロケーションから該表示データ・ス
トリームを生成するのに必要な該ディスプレイ・メモリ
内のロケーションへ、入力された表示データをマップす
るメモリ・コントローラ・ロジックとを備える、ディス
プレイ・システム。 - （２）請求項１に記載のディスプレイ・システムであっ
て、上記ディスプレイ・メモリがデュアル・ポートのデ
ィスプレイ・メモリを含むシステム。 - （３）請求項１または２に記載のディスプレイ・システ
ムであって、上記モード・データが、ＶＧＡの各表示モ
ードに応じて、表示データの格納密度を定義するシステ
ム。 - （４）請求項３に記載のディスプレイ・システムであっ
て、上記モード・データがバイト／ワード・モードおよ
びダブル・ワード・モードの制御ビットを含むシステム
。 - （５）請求項１ないし４の何れかに記載のディスプレイ
・システムであって、上記のアドレスの変更によって、
表示データの格納密度が、最初に指定されたアドレスと
比べて高くなるシステム。 - （６）請求項１ないし５の何れかに記載のディスプレイ
・システムであって、上記メモリ・コントローラ・ロジ
ックが、上記レジスタ手段の内容に応じて動作するシフ
ト・マトリックスを含み、該レジスタ手段に格納された
上記モード・データに応じて上記元のアドレスが変更さ
れるシステム。 - （７）請求項１ないし８の何れかに記載のディスプレイ
・システムであって、アドレスを変更することなく表示
データを格納する記憶域を追加するための補助ディスプ
レイ・メモリを含み、該補助ディスプレイ・メモリから
、必要であれば、上記最初に指定されたアドレスにおい
て、追加格納されたデータが検索できるシステム。 - （８）請求項１ないし７の何れかに記載のディスプレイ
・システムであって、上記元のアドレスが、ディスプレ
イ・システムに接続された、又はディスプレイ・システ
ムがその一部をなすところの、メイン・コンピュータ・
システムによって供給されるシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP89310457A EP0422297B1 (en) | 1989-10-12 | 1989-10-12 | Display System |
| EP89310457.0 | 1989-10-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03134698A true JPH03134698A (ja) | 1991-06-07 |
| JP2794481B2 JP2794481B2 (ja) | 1998-09-03 |
Family
ID=8202813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2226815A Expired - Lifetime JP2794481B2 (ja) | 1989-10-12 | 1990-08-30 | 表示システム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5315314A (ja) |
| EP (1) | EP0422297B1 (ja) |
| JP (1) | JP2794481B2 (ja) |
| CA (1) | CA2021827C (ja) |
| DE (1) | DE68920145T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5581788A (en) * | 1992-12-14 | 1996-12-03 | At&T Global Information Solutions Company | System for testing the functionality of video cord and monitor by using program to enable user to view list of modes and select compatible mode |
| JP3564732B2 (ja) * | 1994-06-30 | 2004-09-15 | ソニー株式会社 | ディスク制御方法および装置 |
| JP2004172814A (ja) * | 2002-11-19 | 2004-06-17 | Matsushita Electric Ind Co Ltd | 映像信号記録再生装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61145589A (ja) * | 1984-12-19 | 1986-07-03 | 株式会社ピーエフユー | メモリ制御装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5920482B2 (ja) * | 1979-12-25 | 1984-05-14 | 株式会社ブリヂストン | 重荷重用コンビラジアルタイヤ |
| JPS5952286A (ja) * | 1982-09-20 | 1984-03-26 | 株式会社東芝 | ビデオｒａｍ書込み制御方式 |
| US4594587A (en) * | 1983-08-30 | 1986-06-10 | Zenith Electronics Corporation | Character oriented RAM mapping system and method therefor |
| JPS60247692A (ja) * | 1984-05-24 | 1985-12-07 | 株式会社 アスキ− | デイスプレイコントロ−ラ |
| US4706074A (en) * | 1986-01-17 | 1987-11-10 | International Business Machines Corporation | Cursor circuit for a dual port memory |
| US4851826A (en) * | 1987-05-29 | 1989-07-25 | Commodore Business Machines, Inc. | Computer video demultiplexer |
| US5047760A (en) * | 1988-03-23 | 1991-09-10 | Dupont Pixel Systems Limited | Crossbar converter |
-
1989
- 1989-10-12 DE DE68920145T patent/DE68920145T2/de not_active Expired - Fee Related
- 1989-10-12 EP EP89310457A patent/EP0422297B1/en not_active Expired - Lifetime
-
1990
- 1990-07-24 CA CA002021827A patent/CA2021827C/en not_active Expired - Fee Related
- 1990-08-30 JP JP2226815A patent/JP2794481B2/ja not_active Expired - Lifetime
-
1992
- 1992-01-31 US US07/830,538 patent/US5315314A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61145589A (ja) * | 1984-12-19 | 1986-07-03 | 株式会社ピーエフユー | メモリ制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE68920145D1 (de) | 1995-02-02 |
| DE68920145T2 (de) | 1995-06-29 |
| US5315314A (en) | 1994-05-24 |
| EP0422297A1 (en) | 1991-04-17 |
| CA2021827C (en) | 1995-05-23 |
| EP0422297B1 (en) | 1994-12-21 |
| JP2794481B2 (ja) | 1998-09-03 |
| CA2021827A1 (en) | 1991-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
| US7262776B1 (en) | Incremental updating of animated displays using copy-on-write semantics | |
| US5956049A (en) | Hardware that rotates an image for portrait-oriented display | |
| US5995120A (en) | Graphics system including a virtual frame buffer which stores video/pixel data in a plurality of memory areas | |
| US5841418A (en) | Dual displays having independent resolutions and refresh rates | |
| US4688190A (en) | High speed frame buffer refresh apparatus and method | |
| KR100221028B1 (ko) | 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법 | |
| US5539428A (en) | Video font cache | |
| US5477242A (en) | Display adapter for virtual VGA support in XGA native mode | |
| US5258843A (en) | Method and apparatus for overlaying displayable information | |
| US4876663A (en) | Display interface system using buffered VDRAMs and plural shift registers for data rate control between data source and display | |
| US4918429A (en) | Display system with symbol font memory | |
| EP0525986B1 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
| US5742298A (en) | 64 bit wide video front cache | |
| EP0487819B1 (en) | Video random access memory with fast, alligned clear and copy | |
| JPH03134698A (ja) | デイスプレイ・システム | |
| US5699498A (en) | Technique and apparatus for color expansion into a non-aligned 24 bit RGB color-space format | |
| US5376949A (en) | Display system with graphics cursor | |
| US5555460A (en) | Method and apparatus for providing a reformatted video image to a display | |
| JPH09506440A (ja) | ウィンドウ用フレーム・バッファ内でのマルチ・ブロック・モード動作 | |
| JPS60130795A (ja) | デ−タ表示装置 | |
| JPH071425B2 (ja) | ラスタ走査表示システム | |
| JP3699496B2 (ja) | イメージ供給方法及び帯域幅を改善するために空間的冗長量を使用する図形制御装置 | |
| JP2587415B2 (ja) | メモリバンクの選択が可変なデ−タ処理システム | |
| KR0152347B1 (ko) | 비디오램의 데이타 액세스 방법 |