JPH03134709A - 命令リストプログラムがリレーはしご形線図として表現できるかどうかを判定する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は全体としてプログラム可能な論理制御器に関す
るものであシ、更に詳しくいえば、プログラム可能な論
理制御器によって利用されるプログラムのステートメン
トをリレーはしご形線図で表現可能かどうかを判定する
方法に関するものである。

〔従来の技術〕

コンピュータ技術およびプログラム可能な論理制御器が
開発される前は、論理機能は継電器（リレー）、遅延回
路等を用いて電気機械的に実現されていた。そのような
リレー論理回路が技術者によυ設計された後で、リレー
論理回路を結線する技術者を支援するために、それらの
リレー論理回路は、リレーはしご形線図として知られて
いる態様で表されていた。その線の簡単な例が第１図に
示されている。典型的には、そのリレーはしご形線図は
正電源レール１０と負電源レール１５を含む。各電源レ
ールは垂直線で図示されている。第１図のリレーはしご
形線図は接点２０と２５を含む。それらの接点は正電源
レール１０へ直列に接続される。接点２０と２５は入力
ＩａとＩｂを表す。この図は出力部３０　（Ｑａ）も含
む。出力部Ｑａはモータ、計器または他の電気的装置と
することができる。要するに、第１図のリレーはしご形
線図は入カニ１とＩｂの論理積操作を表し、その論理積
操作の結果が出力部Ｑａへ供給される。接点２０と２５
はこのリレーはしご形線図のはしごの段を形成するとい
われる。更に別の論理積操作を行わせるためにこの線図
の垂直レールの間にいくつかのはしごの段を設けて、こ
の線図の全体的な外観をはしご状にする。論理和操作の
性能を示すために、はしごの段を一緒に接続して、後で
説明するように共通の出力部へ接続できる。

最近のプログラム可能々論理制御器は、当業者が知って
いる命令リスト（ＩＬ）言語のような言語でプログラム
できる。大体は、命令リストのような言語はリレーはし
ご形線図で表すことができ、関連する論理回路結線を行
わねばならない技術者の便宜のために表示できる。不幸
なことに、必ずしも全てのＩＬプログラムをリレーはし
ご形線図で正確に表すことができるわけではないことが
見出されている。すなわち、必ずしも全てのＩＬプログ
ラムを、ユーザーへ表示するためにリレーはしご形線図
へ変換できるわけではない。

〔発明が解決しようとする課題〕

したがって、本発明の目的は、特定のプログラムをリレ
ーはしご形線図へ変換できない時を決定する方法を得る
ことである。

本発明の別の目的は、ＩＬプログラムの構文を検査する
方法を得ることである。

本発明の更に別の目的は、リレーはしご形線図として表
現可能かつ編集可能であるプログラムを決定することで
ある。

〔課題を解決するための手段〕

本発明に従って、命令リストプログラムがリレーはしご
形線図として表すことができるかどうかを判定する方法
が得られる。テストすべきプログラムは、そのプログラ
ムを格納するメモリを含んでいるプログラム可能な論理
制御器へ供給される。

この方法は、制御器へ所定の規則を供給する過程を含む
。プログラム中のステートメントによる規則の違反は、
プログラムをリレーはしご形線図として正確に表現でき
ないことを示す。

この方法は、プログラム中のどのステートメントが１組
の規則中のある規則に違反しているかどうかを判定する
ために、各ステートメントを制御器において処理する過
程も含む。この方法は、プログラム中のいずれかのステ
ートメントが１組の規則の１つに違反しているものとす
ると、誤り指示を制御器中で発生する過程も含む。本発
明の一実施例において、本発明の方法は処理過程を制御
器内で終らせる過程も含む。この終らせる過程は、ＩＬ
プログラムのステートメントが１組の規則に違反するこ
とが見出された時にひき起される。

〔実施例〕

第２Ａ図は、命令リストプログラムを発生するために用
いられる入力装置５５へ結合されるプログラム可能な論
理制御器（ＰＬＯ）５０を含む、プログラム可能な論理
制御装置のブロック図を示す。命令リストプログラミン
グ装置５５はキーバッド５５と、２線ＬＣＤ表示器５２
と、ＲＡＭメモリと、ＣＰＵとで構成される。電池でバ
ックアップされるＲＡＭで構成され、　ファクトリイオ
ートメーション（ＦＡ）カードと呼ばれる蓄積装置を命
令リストプログラマで利用できる。ＦＡカードは予め書
かれている命令リストプログラムをＰＣＬへ入力するた
めに用られる。あるいは、第２Ｂ図は、８桁表示器６０
と、ハードおよび７０ツビーデイスクドライブ５６と、
フルコンピユータキーボー）５７とで構成されたＲＬＤ
　　プログラミング装置５３を示す。このＲＬＤプログ
ラミング装置は性質がグラフ的であって、ＲＬＤプログ
ラムをＰＬＣ５０へ入力するために用いられる。フロッ
ピーディスクとハードディスクは予め書かれているＲＬ
Ｄプログラムを格納し、それをＰＬＣヘロードするため
に用いることができる。命令リストプログラミング装置
によシ発生された全てのプログラムは、ＲＬＤプログラ
ミング装置５３と互換性を持つことが望ましい。リレー
はしご影線図への命令リストプログラムの変換が可能で
あることが判定された時に、命令リストプログラムに等
しいリレーはしご影線図を表示するために表示器６０は
用いられる。すなわち、プログラム可能な論理制御器５
０が、その変換が可能であると判定した時に、ＲＬＤプ
ログラムはＩＬからＲＬＤへの変換を行う。

下記衣Ａは、チレーはしご影線図として変換可能かつ表
示可能である命令リストプログラムの１つの態様を示す
。

ＬＤ　　　　　　％ＩＩ ＡＮＤ　　　　　％工２ ＯＲチエ３ ＯＵＴ　　　　　’％Ｑ１ （プログラムの終シ） 表　　Ａ 命令リストプログラムと対応するリレーはしご影線図の
理解を容易にするために、上記衣Ａに示されているＩＬ
プログラムのステートメントの意味について次に簡単に
説明する。表ＡｃＤＩＬ、プログラムの初めのＬＤ％工
１ステートメントは、アキュムレータの内容をスタック
へ移し、入力％１１の内容をアキュムレータヘロードす
る。制御器５０のようなプログラム可能な論理制御器は
、制御器の中央処理装置メモリにアキュムレータを含み
、かつＣＰＵメモリ（ＲＡＭ）５６の一部であるスタッ
クを含む。この理由から、それらについてはこれ以上は
説明しない。ＡＮＤチ■２ステートメントはアキュムレ
ータの内容と入力％Ｉ２の内容との論理積をとシ、その
結果をアキュムレータに置く。

ＬＤ　％Ｉ　３　ステートメントはアキュムレータの内
容をスタックヘプッシュし、入力％Ｉ３の内容をアキュ
ムレータヘロードする。ＯＲＢＬＫステートメントは、
スタックの１番上とアキュムレータの内容とについての
論理和操作を行い、それからアキュムレータをとび出す
。次に、ＯＵＴ％Ｑ１ステートメントは％Ｑ１で示され
ている出力場所をアキュムレータの内容とともにロード
する。（ＥＮＤＯＦ　ＰＲＯＧＲＡＭ）ステートメント
はプログラムの実行を終らせるステートメントである。

上記衣ＡのＩＬプログラムは、リレーはしご形図へうま
く変換でき、かつリレーはしご形図として表すことがで
きる１つのＩＬプログラムの例である。この点を説明す
る丸めに、第３図は上記衣ＡのＩＬプログラムに等しい
リレーはしご形図を示す。第３図のリレーはしご形図は
正電源レール６５と負電源レール７０を含む。はしごの
段γ５がレール６５と出力点％Ｑ１の間を延長する。リ
レー接点８０と８５が、レール６５と出力％Ｑ１の間に
直列接続されているものとしてはしごの段Ｔ５内に示さ
れている。はしごの段Ｔ５は入カチ■１と入力％Ｉ２と
の論理積操作と、結果出力を出力％Ｑ１へ供給すること
を表す。第３図のリレーはしご形図は別の接点９５も含
む。それらの接点はレール６５と出力点％Ｑ１に直列接
続される。

接点９５は入力％Ｉ３と、入力チ■１とチＩ２の論理積
の結果との論理和を表す。

表Ｂは、リレーはしご形図へ変換できず、かつリレーは
しご形図として表示できない命令リストプログラムの例
を示す。

ＬＤ　　　　チＸＩ ＡＮＤ　　　チエ２ ０ＵＴ　　　％Ｑ１ ＯＲ％工３ ＯＵＴ　　　％Ｑ２ （プログラムの終シ） 表　　Ｂ 上記衣ＢのＩＬプログラムの初めのＬＤ％１１ステート
メントはアキュムレータの内容をスタックにブツシュし
、入力％１１の内容をアキュムレータにロードする。Ａ
ＮＤ％Ｉ２ステートメントはアキュムレータの内容と入
力％Ｉ２の内容の論理積をとシ、それの結果をアキュム
レータ内に置く。

ＯＵＴ％Ｑ１ステートメントは出力場所％Ｑ１にアキュ
ムレータの内容をロードする。ＯＲ％Ｉ３ステートメン
トは出力場所％Ｑ１の内容と％Ｉ３の内容の論理和をと
る。それからＯＵＴ　％Ｑ２ステートメントはその論纏
操作の結果を出力場所％Ｑ２へ供給する。（ＥＮＤ　Ｏ
Ｆ　ＰＲＯＧＲＡＭ）ステートメントはプログラムの実
行を終らせる。

不幸なことに、上記衣ＢのＩＬプログラムは、通常のリ
レーはしご形線図で真に正確に表すことはできない。上
記衣ＢのＩＬプログラムのための意図したリレーはしご
形線図が現われるようなものの近似が第４図に示されて
いる。第４図のリレーはしご形線図は正電源レール９Ｔ
と負電源レール１００を含む。この線図は、レール９Ｔ
と出力部％Ｑ１の間に直列接続されたリレー接点１１５
と１１２を含む。このようにして接続された接点１１５
と１２０は第４Ａ図の！Ｌプログラムの初めの３つのス
テートメント、すなわち、％１１のローディングと、％
１１と％Ｉ２の論理積操作と、結果出力を出力部％Ｑ１
へ供給することを表す。第４図においては、残シのＯＲ
％　Ｉ　３ステートメントとＯＵＴ％Ｑ２ステートメン
トを、レール９Ｔと出力部％Ｑ２の間を延長するはしご
の段１２５として表すことが意図されている。この段１
２５は％Ｉ３を表すリレー接点１３０を含む。上記論理
和操作を表す意図においては、接点１３０は出力部％Ｑ
１へ結合されているのが示されている。不幸なことに、
リレー接点がこのようにして実際に結線されるものとす
ると、出力部ＳＱＬは出力部％Ｑ２へ常に結合される。

電流が後方へ流れることを許されない。すなわち、出力
部％Ｑ２から出力部％Ｑ１へ流れることを許されないこ
とをユーザーが理解したとすると、これは有効なだけで
ある。そのような一方向電流の流れの指定は通常のリレ
ーはしご形線図の範囲内ではない。したがって、上記衣
ＢのＩＬプログラムをリレーはしご形線図へ変換する試
みは失敗する。

本発明に従って、ＩＬプログラムのステートメントをリ
レーはしご形線図へ変換するために適当かどうかを判定
するために、各ステートメントを検査する方法が得られ
る。その判定を行うために、プログラム可能な論理制御
器５０は、第１図に記されている１組の各規則にＩＬプ
ログラムの各ステートメントが適合するかどうかを検査
する。それらの規則は、ＰＬＣの１つの態様の実現だけ
をＰＬＣのアーキテクチャを基にして行うために定めら
れたものである。他の実現とアーキテクチャの少くとも
１つが他の規則群を構成できる。

第１表 １　）ＩＬプログラムシーケンス中の最初の命令を実行
する前の解スタック深さは□零である。この最初のＩＬ
プログラム命令の実行がスタック深さを１へ増加させる
。

２）ＩＬプログラムシーケンスの最後の命令を実行する
前の解スタックの深さは１である。この最後のＩＬ命令
の実行はスタックを零へ減少させる。

３）命令ＯＵＴ＋と０ＵＴ−は解スタックを破壊する。

その結果、それらの命命はＩＬプログラムシーケンスの
終止符である。

４）スタック深さが１で、ロード命令が続く（ＯＵＴ＋
と０ＵＴ−以外の）任意のコイル命令、ＣＥＮＤ機能、
ＮｏＯＰ機能またはＥＮＤ　＠能は、Ｉｆ、プログラム
命令シーケンス終止符でアル。

５　）　ＡＮＤ　Ｂ［、に命令、ＯＲＢＬ、に命令およ
びＯＵＴ　ＢＬＫ命令は全てスタックを飛び出すが、そ
れらの命令のいずれも命令シーケンス終止符ではない。

６）ＣＥＮＤ機能と、ＮｏＯＰ機能と、ＥＮＤ機能とは
１つの命令シーケンスであシ（命令シーケンスを開始お
よび終了させる）。他の全ての命令シーケンスはローバ
命令とともに開始せねばならない。

７）１つまたは複数のプール入力を有する機能は７−ケ
ンス中の最初の命令になることはできない。

８）ある機能のプール出力が他の論理へ接続されるもの
とすると、それは別の機能のプール入力またはコイルへ
接続できるだけである。他の命令はある機能に従うこと
ができる。

９）論理は機能の周囲を分岐できない（機能は解スタッ
クを破壊する）。

１０）並列分岐を適正に入れ子犬にせねばならない。す
なわち、別の分岐へ入ったり、別の分岐から出る分岐を
設けることができない。

１１）　　ＩＬプログラム中のＰＵ８ＨＥＳとｐｏｐｓ
の数は等しくなければならない。

１２）スタック深さは、スタックを押しこませる所定数
、たとえば７、のステートメントをこえてはならない。

特定のＩＬプログラムの各ステートメントのリレーはし
ご形線図様式への変換可能性についての前記検査を実際
に行うためＫ、第１表の規則を適用させるステートメン
トプロセッサプログラムでプログラム可能な論理制御器
５０がプログラムされる。すなわち、ステートメントプ
ロセッサプログラムは入力装置５５またはフロッピーデ
ィスクドライブ５Ｔを介して制御器５０へ入力され、そ
れからメそり５６へロードされる。便宜上、ステートメ
ントプロセッサはハードディスクドライブ５８に永久に
格納できる。ステートメントプロセッサにおいて用いら
れる命令群（ＩＮ８ＴＲＵＣＴＩＯＮＧＲＯＵＰＳ　）
を第２表に示す。

ｆｂｌＪＯ：：［：Ｎ０ＯＰＩＥＮＤＳＷＩＣＥＮＤＩ
ｆｂｌｋ−１ｘ　　：：　（ＭＣＲＩ　ＪＵＭＰ）ｆｂ
ｌｋｊ　　　：：（ＴＭＲＩＡＤＤＩＤＰＡＤＤＩＳＵ
ＢＩＤＢＳＯＢＩＭＵＬＩＤＩＶＩＭＯＤ　ＩＥＱＩＮ
ＥＩＧＴＩＧＥＩＬＴｌＬＥＩＡＮＤＩＯＲＩＮＯＴＩ
ＭＯＶｇＩＩＭＯｖＩＮＩ　ＢＭＯＶＩ　ｌ　ＭＯＶＥ
Ｗ　Ｉ　ＭＯＶＷＮ　ＩＢＭＯｖＷＩ　ＢＬＫＣＬ　Ｉ
　ＣＯＭＲＱ　Ｉ　ＩＮＴＩＢＣＤＩＤＯＩｌｏＩ　Ｒ
ＯＬ　Ｉ　ＲＯＲＩ　ＤＰＭＯＬＩＤＰＤＩＶ＋ＤＰＭ
ＯＤＩＤＰＥＱ　１ＤＰＮＥＩＤＰＧＴｌＤＰＧＥ　１
ＤＰＬＴＩ　ＤＰＬＥＩ　５ＹＳＲＱ　）ｆｂｌｋ−３
： １ｏａｄ　　　　　’ ａｎｄ　　　　　　’ ａｎｄ−ｏｒ　　　： ｏｕｔ　　　　　　　” ｓｇ’ｒ　ｌ　ＳＥＴＭ ｏｕｔ−ｔｒ　　　： ｘｄ−ｂｔ　　　： ｏｕｔ−に＋ｌ　　　： ａ、、、ｏ−ｂｌ　　　： ｎｏｐ　　　　　　’ ・ｏｐ　　　　　” ：　Ｃ３ＥＱＢ） ：　　ＣＬＤＩＬＤ　ＮＯＴ：１ ：　　ＣＡＮＤＩ　ＡＮＤ　Ｎ０Ｔ） ：　ＣＡＮＤＩ　ＡＮＤ　ＮＯＴ　ｌ０ＲＩＯＲＮ０Ｔ
）：　（ＯＵＴｌ　ＯＵＴＭＩＯＵＴ　ＮＯＴＩＯＵＴ
Ｍ　Ｎ０ＴＩＩＲ８Ｔ　ＩＲ８ＴＭ） ：　（ＯＵＴ＋１ＯＵＴ−） ：　（：ＬＤ　ＢＬＫ） ：（ＯＵＴ　　ＢＬＫ） ：　（ＡＮＤ　ＢＬＫｌＯＲＢＬＫ） ：〔ＮＯＰ〕 ：　Ｃ＜ＥＮＤ　ＯＦ　ＰＲＯＧＲＡＭ＞　）ステート
メントプロセッサで用いられる必要な変数（ＮＥＥＤＥ
Ｄ　ＶＡＲＩＢＬＥ＆）を第３表に示す。

第３表 ＮＥＥＤＥＤ　　ＶＡＲＩＡＢＬＥＳ ｓｔａｔｅ　　　：　：　Ｃα、８．Ｉ　ＶＡＬＵＥＯ
／”９：５ｔｉｔｖ　ｖａｔ　１ｄｉｔｙｃｈｅｅｋ”
／ ｍ１ｘ−ｄｐ　　：：（７／”３０．３５”／）：Ｍａ
ｘ１ｍｕｍｄ＊ｐｔｈｏｆ膳ｔａｅｋ ”ｋ−ｄＰ　　’　：（１，、ｍａｘ−ｄｐ〕／”Ｍｏ
ｎ１ｔｏｒ　ｄｅｐｔｈ　ｏｆｓｔａｃｋ”／；　５ｔ
ａｃｋ　ｄｅｐｔｈｐａｒ、−ｂｒ　　：：（ＦＡＬＳ
ＥＩＴＲＵＥ）／”Ｍｕｌｔｉ　−ｂｒａｎｃｈｓ＠ｑ
ｕ＠ｎｃ＠１ｎｄｉｃａｔｏｒ”／５ｔｋ−ａｎ　　：
：ＡＲＲＡＹ［５ｔｋ−ｄｐ、ｌ０Ｆ（ＴＲＵＥＩＦＡ
ＬＳＥ：１／　ｊ８ｔａｃｋ　ｅｌｅｍｅｎｔ　ｆｒｏ
ｍＬＤ　ＢＬＫ”／　：　５ｔａｃｋ ｃｏｕｎｔ＠ｒ 完全なステートメントプロセッサコードヲ付表ＩＫ示し
であるが、本発明を更に理解するために、ステートメン
トプロセッサプログラムの状態図流れ図を第５Ａ図乃至
第５Ｔ図に示す。次にそれらの図を参照して詳しく説明
する。

プログラム可能な論理制御器５０内のステートメントプ
ロセッサプログラムは、試験中の特定のＩＬプログラム
の最初のステートメントにおけるステートメントの処理
を開始する。したがって、制御器５０によシテストされ
るＩＬプログラムの最初のステートメントは、第１表に
記されている規則群に従ってステートメントプロセッサ
が操作する対象とするステートメントであると最初に考
えられる。また、ＩＬプログラムの最初のステートメン
トを処理すると、第５Ａ図の状態図の中央に見える状態
Ｏにおいてステートメントプロセッサはスタートすると
も仮定する。ステートメントと命令という用語はここで
はとりまぜて使用する。

ＩＬプログラムの最初のステートメントのテストが制御
器５０内のステートメントプロセッサによシ終らされた
後で、ＩＬプログラムの次のステートメントは、ステー
トメントプロセッサによシテストする対象のステートメ
ントになる。

第５Ａ図の状態Ｏで始まると、ＩＬプログラムの対象ス
テートメントが第２表のｆｂｔｋ−Ｏ命令群のメンバー
（すなわち、第２表のｆｂｌＪｏ群に見えるようＫ　Ｎ
ｏＯＰ％ＥＮＤＳＷ％またはＣＥＮＤステートメント）
であるとすると、流れは状態０へ戻る。

しかし、対象ステートメントがロード命令群のメンバー
（ＬＤ％ｒ＝ｏ　　Ｎ０Ｔ）であるとすると、流れは状
態１へ続く。対象ステートメントがｍｏｐ命令群のメン
バー（（ＥＮＤ　ｏｒ　ＰＲＯＧＲＡＭ＞　）であれば
、流れは状態８へ進み、一方、対象ステートメントがｎ
ｏｐ命令群のメンバー（ＮＯＰ）であるとすると、流れ
は状態Ｏへ戻シ続ける。しかし、対象ステートメントが
状態Ｏの上記命令群のいずれのメンバーでもない（すな
わち、ｆｂｌｋ−０，１ｏａｄ。

・ｏｐ％　ｍｏｐの命令群のいずれでもない）とすると
、第５Ａ図のＥＬＳＢ流れ線によシ示されているように
、「シーケンス・スタート誤り」が発生される。

この誤りは、対象ステートメントをリレーはしご形線図
で正確に表すことができないことを意味する。したがっ
て、制御器５０内のステートメントプロセッサによシナ
スト中の特定のＩＬプログラム中にとの誤り、または別
の誤りが生じたとすると、これは、このＩＬプログラム
がリレーはしご形線図へ変換できないものであることを
示す。

流れが別の状態へ進むか、同じ状態へ循環して戻るたび
に、プログラム可能な論理制御器５０は、ＩＬプログラ
ム中の命令のシーケンス中の次のステートメントへ進む
ことに注目されたい。ＩＬプログラム中のその、次のス
テートメントは対象ステートメントになる。制御器５０
内のステートメントプロセッサは、この対象ステートメ
ントすなわち対象命令を現在の状態に従って、指定され
たテストを行う。

第５Ｂ図はステートメントプロセッサの状態１の状態線
図である。状態ＩＫ入ると、流れは第５Ｂ図の状態１と
記されている状態図の中央の円へ進む。テスト中の対象
ステートメントが第２表のｏｕｔ−ｔｒ命令群のメンバ
ー（すなわち、ｏｕｔ＋’ｉたはｏｕｔ−→、またはｆ
ｂｌｋ−１ｘのメンバー（すなわち、ＭＣＲまたはＪＵ
ＭＰ）であれば、ｐａｒ−ｂｒ（並列分岐）フラッグが
セットされないか否かを調べるためにテストが行われる
。ｐａｒｂｒがセットされないとすると、流れは状態Ｏ
へ進み、ＩＬプログラムシーケンス中の次のステートメ
ントがテストされる。さもないと、「違法分岐誤り」が
第５Ｂ図の状態図に示すように出される。違法分岐誤り
は、テスト中の対象ステートメントをリレーはしご影線
へ変換できないことを示す。

しかし、対象ステートメントが第２表のａｎｄ−ｏｒ命
令群中のメンバー（ＡＮＤ、ＡＮＤ　ＮＯＴ、ＯＲ。

ＯＲＮ０Ｔ）であることが判明すると、流れは状態１へ
戻シ、そこでＩＬプログラム中の次のステートメントが
処理される。対象ステートメントが第２表のｏｕｔ命令
群中のメンバー（ＯＵＴ、　ＯＵＴＭ。

ＯＵＴ　ＮＯＴ、　ＯＵＴＭ　ＮＯＴ％ＳＥＴ、　ＳＴ
ＥＭ％ＲＴＴ　。

Ｒ８ＴＭ　）であることが判明すると、流れは状態２へ
進み、次のＩＬプログラムステートメントがステートメ
ントプロセッサによって処理される。しかし、対象ステ
ートメントがｆｂｌｋｊ命令群のメンバーであることが
判明したとすると、ｐａｒ−ｂｒがセットされないかど
うかを判定するためにテストが行われる。ｐａｒ−ｂｒ
がセットされないとすると、流れは状態３へ進み、次の
ステートメントが処理される。あるいは、ｐａｒ−ｂｒ
がセットされることが判明したとすると、「違法な分岐
誤り」が出される。対象ステートメントが第２表に示さ
れているロード命令群のメンバーであることが判明した
とすると、スタック深さ（ｓｔｋ−ｄｐ）が１にセット
され、スタックカウンターｔｋ−ａｎ　（ｓｔｋ−ｄｐ
）がＦＡＬＳｇにセットされ、流れは状態４へ進み、そ
の状態４において次のＩＬプログラムステートメントが
処理される。

しかし、対象ステートメントが第２表のｌｂ、ｂｌ（ロ
ードブロック）命令群のメンバーであると判定された時
は、　ｐａｒ−ｂｒがＴＲＵＥ、にセットされる。スタ
ック深さ（＠ｔｋ−ｄｐ）が１にセットされ、）ｅ、ｐ
７クカウンタ５ｔｋ−ａｎ　（５ｔｋ−ｄｐ　）がＴＲ
ＵＥにセットされて流れは状態５へ進み、その状態５に
おいて次のＩｔ、プログラムステートメントが処理され
る。対象ステートメントが第２表のｎｏｐ命令群のメン
バーであることが判定したとすると、処理の流れは状態
１へ戻シ、その状態においてルプログラム中の次のステ
ートメントが処理される。

しかし、対象ステートメントが状態２にある命令群のい
ずれかにあることが見出されないとすると、「違法な移
行の誤り」が出され、ステートメントプロセッサが終ら
される。違法な移行の誤）またはその他の誤りの発生は
、テスト中のステートメントをリレーはしご形線図とし
て正確に表すことができないことを示す。

第５Ｃ図は制御器５０内のステートメントプロセッサの
状態２の状態線図である。状態２に入ると、流れは第５
Ｃ図の中央の状態２と記されている円へ進む。その状態
２においてはｐａｒ−ｂｒ　がＦＡＬＳＥヘセットされ
る。テスト中の対象ステートメントがｒｂｌｋ−０命令
群のメンバーであるとすると、流れは状態Ｏへ戻る。対
象ステートメントがロード命令群のメンバーであること
が判明すると、流れは状態１へ進む。しかし、対象ステ
ートメントがｏｕｔ命令群またはｎｏｐ命令群のメンバ
ーであると判定されると、流れは状態２へ戻る。

対象ステートメントがｅｏｐ命令群のメンバーであるこ
とが判明したとすると、流れは状態８へ進む。

これについては後で説明する。対象ステートメントが第
２表の命令群ｆｂｌＪｏ、１ｏａｄ、　ｏｕｔ％ｅｏｐ
またはｎｏｐのいずれかのメンバーであることが判明し
ないとすると、流れはＥＬＳＥ線に沿って進み、変換が
可能でないことを意味する「違法な移行誤り」が出され
る。

第５Ｄ図はステートメントプロセッサの状態３の状態図
である。ＩＬプログラム中の次のステートメントは、状
態３と記されている第５Ｄ図の状態図の中央で始まる。

対象ステートメントが第２表の命令群ｏｕｔ−ｔｒまた
はｆｂｌｋ−１ｘからの命命の１つであるとすれば、流
れは状態Ｏへ進む。

この状態においては次のＩＬ、プログラムステートメン
トが処理される。同様に、対象ステートメントがｆｂｌ
ｋ−０命令群からの命令の群の１つであれば、流れは状
態０へ進む。しかし、対象ステートメントが１ｏａｄ命
令群からのものであれば、流れは樽２へ進む。これとは
対照的に、対象ステートメントがｆｂｌｋｊ命令群また
はｎｏｐ命令群からのものであるとすると、流れは状態
３へ戻る。対象ステートメントが・ｏｐ命令群のメンバ
ーであると判定されると、流れは状態８へ進む。しかし
、対象ステートメントが上記の命令群（Ｏｕｔ−ｔｒ％
ｆｂｌｋｌ！１ｆｂｌｋ−Ｑ％１ｏａｄ％ｏｕｔ、　ｆ
ｂｌｋ−１％＠ｏｐまたはｎｏｐ　）のいずれからでも
ないとすると、第５Ｄ図に示すように違法な移行誤りが
生じて、リレーはしご形線図への変換が可能でないこと
を意味する。

第５Ｅ図はステートメントプロセッサの状態４の状態図
である。Ｉ［、プログラム中の次のステートメントの処
理は第５Ｅ図の状態図の中央で始まる。

その中央部は状態４と記されている。ＩＬプログラムの
次のステートメント（いまは対象ステートメント）が第
２表のａ−ｏ−ｂｌ　　命令からのものであるとすると
％ａｔｋ−ａｎ　Ｃ５ｔｋ−ｄｐ）がＦＡＬＳｇである
かどうかについてのテストが行われる。

ｍｔｋ−ａｎ　（ｓｔｋ−ｄｐ：］がＦＡＬ、ＳＥであ
ることが判明すると、スタック深さｍｔｋ−ｄｐはしだ
け減少させられる。それから、スタック深さりｋｄｐが
そのような減少の後では今はＯであるかどうかを判定す
るためにテストが更に行われる。スタック深さｓｔｙ、
ｄｐが今０であることが判定されると、流れは状態１へ
進み、そこで次のＩＬステートメントが処理される。さ
もないと、スタック深さが０でないとすると、流れは状
態４へ進み、そこで次のＩＬプログラムステートメント
が処理される。スタックカウンタｇｔｋ−ｃｎ（ｍｔｋ
−ｄｐ：ｌがＦＡＬＳＥであるかどうかを判定する過程
において、スタックカウンタ５ｔｋ−ａｎ　Ｉ：５ｔｋ
−ｄｐ　）が実際にＴＲＵＥであると判定されたとする
と、「スタック不一致誤り」が出される。スタック不一
致誤りが起きたから、この特定のＩＬプログラムは無効
である。ステートメントプロセッサはＰＵＳＨＥＳの数
とｐｏｐｓの数のくい違いを調べ、ＰＵＳＨＥＳＯ数と
ｐｏｐｓＯ数が等しくない場合にそのような違反が見つ
かったとすると、適切なスタック不一致誤りが出される
。

このようにして、ＩＬプログラムをリレーはしご影線図
へ変換できるかどうかを判定するための検査に加えて、
特定のＩＬプログラムが有効であるかどうかを判定する
ための検査が行われる。

状態４に入る際に、対象ステートメントがｆｂｌｋ−２
命令群に含まれることが判定されたとすると、ｐａｒｂ
ｒがＦＡＬ８Ｅにセットされるかどうかについてのテス
トが行われる。ｐａｒｂｒがＦＡＬＳＥヘセットされる
ものとすると、スタック深さ１ｔｋ−ｄｐが１に等しい
かどうかについての判定が更に行われる。

スタック深さが１に等しいとすると、流れは状態３へ進
む。さもないと、第５Ｅ図の状態図に示すようにパラメ
ータ不一致誤りが出される。

状態４に入る際に、対象ステートメントがｆｂｌｋ３命
令群のメンバーであると判定されると、ｐａｒ−ｂｒが
ＥＡＬＳＥであるかどうかについての判定が行われる。

　ｐａｒ−ｔａｒがＦＡｆ、Ｂｇであると判定されると
、スタック深さａｔｋ−ｄｐが２に等しいかどうかＫつ
いての判定が更に行われる。スタック深さが２に等しい
ことが判定したとすると、流れは状ａ３へ進む。さもな
いと、第５Ｅ図の状態図に示されているように「パラメ
ータ不一致誤り」が出される。しかし、ｐａｒ、、−ｂ
ｒがＴＲＩにセットされたと初めに判定されたとすると
、「不法な分岐誤り」が出される。

状ａ４に入った時に、対象ステートメントが第２表のａ
ｎｄ−ｏｒ命令群のメンバーであることが判定されたと
すると、流れは、第５Ｅ図の状態図の中央の状態４円に
よシ表されている状態４と戻る。

状態４に入った時に、対象ステートメントが第２表の１
ｏａｄ命令のメンバーであると判定されると、スタック
深さ５ｔｋ−ｄｐが最大スタック深さｍ＠Ｘ−ｄｐよシ
浅いかどうかの判定が行われる。

スタック深さＩＩｔｋ−ｄｐが最大スタック深さｍａｗ
ｃｔｐよシ全く浅いことが見出されたとすると、スタッ
ク深さｓｔｋ、Ｊｐは１だけ増大させられ、スタックカ
ウンタ５ｔｋ−ａｎ　（５ｔｋ−ｄｐ　：ｌはＦＡＬＳ
ｇヘセットされ、流れは状態４へ戻る。あるいは、スタ
ック深さ５ｔｋ−ｄｐが最大スタック深さｍａｘ−ｄｐ
よシ浅いこ七が見出されないとすると、「スタックらふ
れ誤り」が出される。スタック深さの違反がこのように
して示される。

状態４に入った時に対象ステートメントが第２表の１ｄ
ｊｌ命令群のメンバーであることが判定されたとすると
、スタック深さｍｔｋ−ｄｐが最大スタック深さｍａｘ
−ｄｐよシ浅いかどうかの判定が行われる。スタック深
さ＠ｔｋ、−ｄｐが最大スタック深さｍｈｘ−ｄｐよシ
浅いことが判定されたとすると、ｐａｒ−ｂｒがＴＲＵ
Ｅヘセットされ、スタック深さ１ｔｋ−ｄｐが１だけ増
大させられ、スタックカウンタ５ｔｋ−ａｎ　（ｓｔｋ
−ｄｐｌｉｊ　ＴＲＵＥヘセットされ、流れは状態５へ
戻る。あるいは、スタック深さｓｔｋ、、、ｄｐが最大
スタック深さｍａｘ−ｄｐ　　より浅いことが見出され
なければ、特定のＩＬプログラムが無効であることを示
す「スタックあふれ誤り」が出される。

状態４に入った時に、対象ステートメントがｏｕｔ命令
群のメンバーであると判定されると、流れは状態６へ進
む。しかし、状態４に入った時に対象ステートメントが
ｎｏｐ命令群のメンバーであると判定される、流れは状
態４へ戻り、ＩＬプログラムシーケンス中の次のステー
トメントが処理される。状態４に入った時に、対象ステ
ートメントが上記命令群（ａ、−ｏｒ−ｂ１％　ｆｂｌ
ｋ−２、ｆｂｌｋ−３、ａｎｄ−ｏｒ、　１ｏａｄ％１
ｄ−ｂｌ、　ｏｕｔ％ｎｏｐ　）のいずれにも含まれな
いとすると、第５Ｅ図に示すように、ＩＬプログラムを
変換できないことを示す違法移行Ｉ＠ｂが出される。

第５Ｆ図はステートメントプロセッサの状態５の状態図
である。状態５に入ると、第５Ｆ図の中央に状態５と記
されている円によシ示されている入口点において、対象
ステートメントがａ　ｒｓ　ｄ　命令群のメンバーであ
るかどうかについての判定が行われる。その対象ステー
トメントがａｎｄ命令群のメンバーであると判定される
と、流れは状態５へ戻シ、そこでＩＬプログラムの次の
ステートメントが処理される。

状態５に入った時に、対象ステートメントが１ｏａｄ命
令群のメンバーであると判定されると、スタック深さ５
ｔｋ−ｄｐが最大スタック深さｍ息Ｘｄｐよシ浅いかど
うかの判定が更に行われる。

もし浅ければ、スタック深さ１ｔｋ−ｄｐが１だけ増大
させられ、スタックカウンタ５ｔｋ−ａｎ（ｓｔｋ−ｄ
ｐ）がＦＡＬＳｇヘセットされ、流れは状態４へ進み、
そこでＩＬプログラムの次のステートメントが処理され
る。しかし、スタック深さ５ｔｋｄｐが最大スタック深
さｍｌＸ−ｄｐよシ浅くないと判定されたとすると、対
象とするＩＬプログラムステートメントが無効であるこ
とを示す「スタックあふれ誤り」が出される。

状態５に入った時に、対象ステートメントが１　ｄ−ｂ
　１命令群のメンバーであると判定されると、スタック
深さｓｔｋ、、、ｄＰが最大スタック深さｍａｘｃｉｐ
より浅いかどうかの判定が更に行われ、もし浅ければ、
スタック深さａｔｋｄｐが１だけ増大させられ、スタッ
クカウンタａｔｋ、−ａｎい＊ｔｋ−ｄｐ　）がＴＲＵ
Ｅヘセットされて、流れは状態５へ進み、そこでＩＬプ
ログラム中の次のステートメントが処理される。しかし
、スタック深さ５ｔｋ−ｄｐが最大スタック深さｎｘａ
ｘ−ｄｐよシ浅くないと判定されると、「スタックあふ
れ誤り」が出される。

状態５に入った時に、対象ステートメントがｏｕｔ命令
群のメンバーであると判定されると、流れは状態６へ進
み、そこでＩＬプログラム中の次のステートメントが処
理される。しかし、状態５に入った時に対象ステートメ
ントがｎｏｐ命令群のメンバーであることが見出される
と、流れは状態５へ戻、９、ＩＬプログラムの次のステ
ートメントすなわち命令が処理される。しかし、状態５
に入った時に対象ステートメントが上記命令群（ａｎｄ
、１ｏａｄ％ｌｄ　　ｂｌ、ｏｕｔ％ｎｏｐ）のいずれ
のメンノ（−でもないと判定されると、第５Ｆ図に示す
ように違法な移行誤りが出される。この違法な移行誤り
は、ＩＬプログラムをリレーはしご影線図へ変換できな
いことを意味する。

第５Ｇ図はステートメントプロセッサの状態６の状態図
である。状態６に入ると、それへの入口点は第５Ｇ図の
状態線図の中央の状態６と記されている円で示されてい
る、対象ステートメントがｏｕｔ命令群のメンバーであ
るかどうかについての判定が行われる。対象ステートメ
ントがｏｕｔ命令群のメンバーであることが判定された
とすると、流れは状態６へ戻、り、ＩＬプログラム中の
次のステートメントが処理される。

しかし、状態６に入った時に、対象ステートメントがｏ
ｕｔ−ｂｌ命令群のメンバーであると判定されると、ス
タックカウンタｍｔｋ−ａｎ（ｓｔｋ−ｄｐ：）フラッ
グが真または偽のいずれヘセットされるかのテストが更
に行われる。真フラッグは、スタックにおける１番上の
項目が１ｏａｄ命令ではなくて１ｄ−ｂｌによシそこに
置かれたことを示す。ｏｕｔ−ｂｌ命令は１ｄｊｌ命令
に組合わされているから、真フラッグによってスタック
深さｇｔｋ−ｄｐが１だけ減少させられる結果となシ、
流れは状態７へ進んで、そこでＩＬプログラム中の次の
ステートメントが処理される。しかし、スタックカウン
タａｔｋ−ａｎ（ｍｔｋ−ｄＰ：ｌが偽であると判定さ
れると、スタック不一致誤りが発生される。

状！１６に入った時に１対象ステートメントがｍｏｐ命
令群のメンバーであると判定されると、流れは状態６へ
戻、９．ＩＬプログラム中の次のステ−トメントが処理
される。しかし、状態６に入った時に、対象ステートメ
ントが、状態６についての説明において述べた命令群の
メンバーでないとすると、違法移行誤りが発生されて、
対象ステートメントをリレーはしご形線図へ正確に交換
できないことを示す。

第５Ｈ図嫁ステートメントプロセッサの状態７の状態図
である。状態７に入った時に、対象ステートメントがａ
ｎｄ命令群のメンバーであることが判明すると、流れは
命令７へ進む。しかし、ＩＬプログラム中の対象ステー
トメントがｏｕｔステートメントであることが判明する
と、スタック深さ５ｔｋ−ｄｐが０であるかどうかを判
定するためのテストが更に行われる。スタック深さ＠ｔ
ｋ−ｄｐが０であるとすると、流れは状態２へ進み、Ｉ
Ｌプログラム中の次のステートメントが状態２に従って
処理される。また、スタック深さｍｔｋ−ｄｐが０でな
いとすると、流れは状態６へ進み、そこで次のＩＬプロ
グラムステートメントが処理される。

状態７に入った時に対象ステートメントが１ｏａｄ命令
群のメンバーであることが判明したとすると、スタック
深さｓ　ｔｋ−ｄｐが１だけ増大させられ、スタックカ
ウンタｓｔｋ、、、ｅｎ　（ａｔｋ−ｄｐ〕がＦＡＩ、
ＳＥヘセットされ、流れは状態４へ進んで、そこで次の
ＩＬプログラムステートメントが処理される。

しかし、状態７に入った時に１対象ステートメントが１
ｄ−ｂｌ命令群のメンバーであると判定されると、スタ
ック深さｍｔｋ−ｄｐが１だけ増大させられ、スタック
カウンタ５ｔｋ−ａｎ　（ｍｔｋ−ｄｐ　）がＴＲＵＥ
ヘセットされ、流れは状態５へ進んで、ＩＬプログラム
の次のステートメントが処理される。

あるいは、状態７に入った時に対象ステートメントがｍ
ｏｐ命令群のメンバーであることが判明すると、流れは
状態７へ戻る。しかし、状態７に入った時に、対象ステ
ートメントが状態７についての説明で述べたいずれの命
令群のメンバーでもないと判明すると、違法な移行誤り
が発生される。

ｊＫｓＩ図はステートメントプロセッサの状態８の状態
図である。状態８に入ると、ＩＬプログラムの処理が正
常に終る。ステートメントプロセッサがこの正常な終シ
に達すると、それは、ステートメントプロセッサにおけ
るテストによ）、テスト中のＩＬプログラムによる第１
表の規則群の違反が認められないことを示す。したがっ
て、ＩＬプログラムはリレーはしご形線図へ変換でき、
対象とするＩＬプログラムは有効である。しかし、ステ
ートメントプロセッサが異常に終了した（すなわち、上
記誤りメッセージの１つが伴った）とすると、テスト中
のＩＬプログラムはリレーはしご形線図へ変換できない
ものであるか、無効であるかのいずれかである。

プログラム可能な論理制御器５０における本発明の方法
の動作をより詳しく説明するために、リレーはしご形線
図へ変換できるＩＬプログラムに対するステートメント
プロセッサの動作について次に説明する。比較目的のた
めに、リレーはしご形線図へ変換できないＩＬプログラ
ムについてのステートメントプロセッサの動作も後で説
明する。

第３Ａ図のＩＬプログラムは、リレーはしご形線図へ変
換できる１つの例である。説明のためＫ。

このＩＬプログラムはプログラム可能な論理制御器５０
にロードされ、メモリ５６に格納されているステートメ
ントプロセッサがＩＬプログ２ムに対して上記テストを
行って、ＩＬプログラムが第１表の規則群に適合するか
どうかを判定するものと仮定する。この説明を助けるた
めに、第５Ａ〜５■図の状態図を参照する。

各ステートメントがステートメントプロセッサによシ順
次処理されている間は、各ステートメントを対象プロセ
ッサと呼ぶことにする。第３Ａ図のＩＬプログラムの最
初のステートメントはＬＤ％１１である。これを今は対
象ステートメントとする。ステートメントプロセッサは
状態ＯにおいてＩＬプログラムの処理を開始するから、
いまは第５Ａ図の状態Ｏ状態図を参照する。状態Ｏへの
入口点（すなわち、状態０図の中央の円）において、対
象ＬＤステートメントがどの命令群のメンバーであるか
についての判定が行われる。対象ＬＤステートメントは
第２表の１ｏａｄ命令群のメンバーであると判定される
から、第５Ａ図の状態図に従つて流れは状態１へ進む。

ＩＬプログラムの次のステートメントであるＡＮＤ％工
２が次に対象ステートメントになシ、第５Ｂ図の状態１
状態図に示すように状態１においてテストされる。状態
１においては、対象ステートメントがａｎｄ−ｏｒ命令
群のメンバーであると判定され、したがって流れは状態
１へ戻る。ＩＬプログラムの次のステートメントＬＤ％
Ｉ３が対象ステートメン）Ｋなって、第５Ｂ図の状態１
でいぜんとして処理される。状態１においては、対象ス
テートメントＬＤ％Ｉ３は１ｏａｄ命令群のメンバーで
あると判定されるから、スタック深さ５ｔｋ−ｄｐが１
にセットされ、スタックカウンタ５ｔｌｃ−ｅｌ［ｇｔ
ｋｊｐ　：１がＦＡｆ、ＳＥヘセットされて、流れは状
態４へ進む。状態４においてはＩＬプログラムの次のス
テートメントが処理される。スタックカウンタ５ｔｋ−
ｅｎ　（ｇｔｋ−ｄｐ　：）をＦ’ＡＬ、ＳＥ　ヘセッ
トすることはＬＯＡＤ命令（Ｌ、Ｄ）を取扱っているこ
と、方、スタックカウンタ５ｔｋ−ａｎ　（５ｔｋ−ｄ
ｐ）をＴＲ［ＪＥヘセットすることはＬＯＡＤ　ＢＬＫ
　（ＬＯＡＤＢＬＯＣＫ）　　命令を取扱うことを示す
ことに注目されたい。前記のように、ブロックというの
は、ＡＮＤ命令がＡＮＤ−ｂ１命令と異なるように、以
前のサブ表現についてのオペレーションを意味する。

今は流れは第５Ｅ図の状態４へ進む。そこでＩＬプログ
ラムの次のステートメントＯＲＢＬＫが処理される対象
ステートメントになる。状態４においては、対象０Ｒ−
ＢＬＫステートメントはａ−。

ｂｌ（ＡＮＤまた拡ＯＲＢＬＯＣＫ）命令群のメンバー
であるから、ｓｔｋ、−ａｎ　（ｍｔｋ−ｄｐ）がＦＡ
ＬＳＥかどうかのテストが更に行われる。上の説明から
、第５Ｅ図の状態４においては、スタックカウンタ１ｔ
ｋ−ｅｎ　（１ｔｋ−ｄｐ　）がＦＡＩ、ＳＥヘセット
されて、スタック深さ５ｔｋ−ｄｐ　（１であった）１
だけ減少させられることが決定される。したがって、ス
タック深さｍｔｋ−ｄｐはいまは０ヘセツトされる。そ
れから、スタック深さ５ｔｋ−ｄｐがＯヘセットされる
かどうかのテストが行われる。スタック深さｍ　ｔｋ−
ｄｐはＯであるから、第５Ｅ図の状態４図に従って流れ
は状態１へ戻る。

そうすると、ＩＬプログラムの次のステートメントＯＵ
Ｔ％Ｑ１が処理される対象ステートメントになる。状態
１においては、ＯＵＴ％Ｑ１ステートメントはｏｕｔ命
令群のメンバーであることが判明するから、流れは第５
Ｃ図の状態２へ進む。

状態２においてＩＬプログラムの次のステートメント＜
ＥＮＤＯＦ　ＰＲＯＧＲＡＭ＞が１回処理される。状態
２においては（ＥＮＤ　ＯＦ　ＰＲＯＧＲＡＭ）ステー
トメントはｔｏｐ命令群のメンバーであることが判明す
るから、流れは第５■図の状態Ｂへ進む。そこでステー
トメントプロセッサはＩＬプログラムの処理を正常に終
る。処理が誤りメッセージなしに正常に終ったから、こ
れは、この特定のＩＬプログラムをリレーはしご形線図
の形へ変換できて、そのプログラムが有効であることを
意味する。

第４Ａ図のＩＬプログラムは、リレーはしご形線図へ正
確に変換できないＩＬプログラムの一例である。このＩ
Ｌプログラムの処理はこのプログラムの今は対象ステー
トメントとみなされる最初のステートメン）　ＬＤ　１
％工１　で始まる。前のように、ＩＬプログラムの処理
は第５Ａ図に示す状態０で始まる。対象ステートメント
が１ｏａｄ命令群のメンバーかどうかについての判定が
行われ、したがって流れは第５Ｂ図の状態１へ進んで、
そこで次のステートメン）ＡＮＤ％Ｉ２が対象ステート
メントとして処理される。

状態１においては、対象ステートメントがａｎｄｏｒ命
令群のメンバーであるかどうかの判定が行われ、したが
って流れは状態１へ戻る。そうすると、今は次のステー
トメントＯＵＴ％Ｑ１が状態１において処理される対象
ステートメントである。

それから、その対象ステートメントがｏｕｔ命令群のメ
ンバーかどうかの判定が行われ、処理の流れは第５Ｇ図
の状態２へ進む。

状態２においては、ＩＬプログラムの次のステートメン
トＯＲ＄Ｉ３が処理される対象ステートメントになる。

そこでは、その対象ステートメントが、状態２が認識す
るどの命令群（すなわち、ｆｂｌｋ−０％１ｏａｄ％ｏ
ｕｔ％ｅｏｐ％ｎｏｐ）のメンバーでないとの判定が行
われるから、「違法な移行誤り」が出される。この違法
な移行誤′シの発生は、特定のＩＬプログラムはリレー
はしご影線図へ変換できないこと、またはさもないと有
効ではないことを意味する異常な終了である。

制御器５０のメモリ５６内のステートメントプロセッサ
プログラムで具体化される第１表の規則群に特定のＩＬ
プログラムが違反しないことがわかると、制御器５０は
動作を続けて、そのＩＬプログラムをリレーはしご影線
図へ変換し、その図を第２図の表示器６０で表示する。

この変換技術は公知である。たとえば、ジーイー−ファ
ナック・オートメーション・エヌ・ニー社（ＧＥ　Ｆａ
ｎｕｃＡｕｔｏｅａａｔｉｏｎ　Ｎ、　Ａ、　Ｉｎｃ、
　）のＰＬＣ９０−３０型制御器は、ＩＬプログラムを
リレーはしご影線図へ変換し、それをユーザーへ表示す
る製品の一例である。しかし、本発明は、ＩＬプログラ
ムシークンスの個々のステートメントをテストする制御
器によシ誤りが示されたとすると、ＩＬプログラムのリ
レーはしご影線図へのそのような変換は行われない、し
たがって、不正確に変換されたリレーはしご影線図の発
生は避けられる。

以上、ＩＬプログラムがリレーはしご影線図へ確実に変
換されるようにするために、そのプログラムの構文を検
査する方法について説明した。プログラム可能な論理制
御器は、それのメモリに格納されている１組の規則に関
してＩＬプログラムの各ステートメントを検査する。リ
レーはしご影線図への不正確な変換結果をもたらす構文
の違反、またはＩＬプログラムを無効にするような諸条
件を、プログラム可能な制御器が見つけると、誤りがユ
ーザーへ支持されて、ＩＬプログラム７オーマツトから
リレーはしご影線図への変換は起らない。しかし、制御
器がＩＬプログラムのステートメントをテストしている
時にそのような誤りが制御器によシ示されないと、制御
器はリレーはしご影線図へのＩＬプログラムの変換と、
その線図の表示を続ける。

【図面の簡単な説明】

第１図は簡単なリレーはしご影線図、第２Ａ図および第
２Ｂ図は本発明の方法が実現されるプログラム可能な論
理制御器のブロック図、第３図は表Ａに記載した命令リ
ストプログラムのリレーはしご影線図、第４図は表Ｂの
命令リストプログラムのリレーはしご影線図、第５Ａ図
はリレーはしご影線図フォーマットへのＩＬプログラム
の変換可能性をテストするためにプログラム可能な論理
制御器で用いられるステートメントプロセッサプログラ
ムの状態Ｏにおける状態図、第５Ｂ図はステートメント
プロセッサの状態１の状態図、第５Ｃ図はステートメン
トプロセッサの状態２の状態図、第５Ｄ図はステートメ
ントプロセッサの状態３の状態図、第５ＦＪ図はステー
トメントプロセッサの状態４の状態図、第５Ｆ図はステ
ートメントプロセッサの状態５の状態図、第５Ｇ図はス
テートメントプロセッサの状態６の状態図、第５Ｈ図は
ステートメントプロセッサの状態７の状態図、第５１図
はステートメントプロセッサの状態８のノ 状態図である。 ５０・・・・プログラム可能な論理制御器、５６・・ｅ
・メモリ、６５．７０・・・・電源Ｖ−ｈ、７５・・・
・はしどの段、８０，８５・ｅ・・リレー接点。 復代理人 山川政樹 Ｆ／に　　２１３ ＦＩｏ、　３ Ｆ／に５Ｉ３ ＦＩＧ、　　５Ｄ ＦＩＧ、　　４

Claims (2)

【特許請求の範囲】
1. （１）プログラムを格納するメモリを含んでいるプログ
   ラム可能な論理制御器へ供給される命令リスト（ＩＬ）
   プログラムをリレーはしご形線図として表現できるかど
   うかを判定する方法において、プログラム中のステート
   メントまたはステートメントのオーダーによる規則違反
   が、プログラムをリレーはしご形線図として正確に表す
   ことができないような、所定の規則群を制御器へ供給す
   る過程と、 いずれかのステートメント、またはステートメントのオ
   ーダーが規則群中の規則に違反するかどうかを判定する
   ために、プログラムの各ステートメントを制御器におい
   て処理する過程と、 プログラムのいずれかのステートメントまたはいずれか
   のステートメントオーダーが規則群の１つの規則に違反
   した時に、誤り指示を制御器において発生する過程と、 を備える命令リストプログラムをリレーはしご形線図と
   して表現できるかどうかを判定する方法。
2. （２）プログラムを格納するメモリを含んでおり、リレ
   ーはしご形線図を表示する表示器へ結合されるプログラ
   ム可能な論理制御器へ供給される命令リスト（ＩＬ）プ
   ログラムをはしご形線図として表現できるかどうかを判
   定する方法において、プログラム中のステートメントま
   たはステートメントのオーダーによる規則違反が、プロ
   グラムをリレーはしご形線図として正確に表すことがで
   きないような、所定の規則群を前記制御器へ供給する過
   程と、 いずれかのステートメント、またはステートメントのオ
   ーダーが規則群中の規則に違反するかどうかを判定する
   ために、リストにあげられている順序でプログラムの各
   ステートメントを制御器において処理する過程と、 プログラムのいずれかのステートメントまたはステート
   メントのオーダーが規則群中の１つの規則に違反する時
   に誤り指示を制御器において発生する過程と、 ＩＬプログラムをリレーはしご形線図へ変換する過程と
   、 この変換過程で発生されたリレーはしご形線図を前記表
   示器で表示する過程と、 を備える、命令リストプログラムがリレーはしご形線図
   として表現できるかどうかを判定する方法。