JPH03134712A

JPH03134712A - プログラマブルコントローラ

Info

Publication number: JPH03134712A
Application number: JP27272389A
Authority: JP
Inventors: Toru Shigeoka; 重岡　徹
Original assignee: Yaskawa Electric Manufacturing Co Ltd
Current assignee: Yaskawa Electric Corp
Priority date: 1989-10-19
Filing date: 1989-10-19
Publication date: 1991-06-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ＣＰＵと通信部かモジュールとして互いに分
離されて相〃にバスで接続され、通信部に、ＣＰＵとの
間のデータ）交叉のための共有メモリを存するプログラ
マブルコントローラ（以Ｆ、ｐｃと略す）に関する。

〔従来の技術〕

第２図はこの種のｐｃの一般的な構成図、第３図は通信
モジュール３の従来例の構成図、第４図は共有メモリ５
のメモリマツプである。

ＣＰＵＩと各通信モジュール３は相互にバス２で接続さ
れている。各通信モジュール３には、ＭＰＵＩ　１．Ｒ
ＯＭＩ　２．ＲＡＭＩ　３．通信部１４の他に、ＣＰＬ
ＩＩとの間のデータ授受のための共有メモリ１５（デュ
アルポートメモリ）と、この共有メモリ１５に対するＣ
ＰＵＩ側、通信部１４側からのアクセスの切替を行うバ
スドライバ１７、．１７２およびアービータ１６を含ん
でいる。

ここで、共有メモリ１５は、第４図に示すように、コマ
ンド領域とレスポンス領域に分割されており、ＣＰＵＩ
と各通信モジュール３間のコマンド、レスポンスの授受
による相互のデータの授受は以下のシーケンスで行なわ
れる。

１）通信ポート１８からのデータ受信。

（コマンド受信）２）通信モジュール３による受信データの共有メモリ１
５への書込み。

（コマンド書込みン３）ＣＰＵＩによるコマンドの読出し。

４）ＣＰＵＩのコマンド解析処理。

５）ＣＰＵＩからのレスポンス書込み。

６）通信モジュール３内部でのレスポンス受信割り込み
発生、または、レスポンス書込み完了制御コード検出に
よるレスポンス受信の認識。

７）通信モジュール３のレスポンス読出し。

８）通信ポート１８よりデータ送出。

（レスポンス返信）（発明が解決しようとする課題）上述した従来のＰＣでは、通信モジュールとＣＰＵ間の
通信は半２重であり、通信モジュールがコマンドを共有
メモリに書いている間はＣＰＵは共有メモリへの書込み
が禁止され、また逆にＣＰＵが共有メモリにレスポンス
を書いている間は通信モジュールの共有メモリへの書込
みが禁止される（この共有メモリの獲得と解放は第３図
に示すアービタ１６によりハードウェアで行われる）の
で、通信モジュールの外部通信インタフェースが全２重
の通信機能を有していても、ＣＰＵと通信モジュールの
データ授受に依存し半２重となる。通常、通信モジュー
ルは受信キューを持っており、受信コマンドをキューに
ためることができる。しかしながら、従来のＰＣでは先
着コマンドの処理中はキューから取り出すことはできな
い。

更に、ＣＰＵは共有メモリの解放が通信モジュールより
なされた直後であっても、その処理が第５図の流れ図の
ように行なわれるためコマンドの受信が次スキャンまで
行なわれないケースが発生しつる。

本発明の目的は、このような通信処理のスルーブツトの
低下がなく、高速な応答が可能なｐｃを提供することで
ある。

〔課題を解決するための手段〕

本発明のＰＣは、共有メモリが２布設けられ、共有メモ
リの切替えを行う手段を有する。

〔作用〕

したがって、ＣＰＵと通信モジュール間のデータ授受が
全２重で行なえ、かつＣＰＵ側のコマンド読出しおよび
レスポンス書込みのスキャン遅れがなくなり、高スルー
ブツトを得ることが可能となる。

（実施例）次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例のｐｃを構成する通信モジュ
ールの構成図である。

本実施例では、通信モジュールに共有メモリが１５、．
１５２と２布設けられ、これに伴ないバスドライバ１７
３，１７４が追加されている。ここで、アービタ１６は
共有メモリ１５．．１５２の一方を獲得した場合、他方
を解放するようにバスドライバ１７．％１７４を制御す
る。共有メモリ１５．．１５２は共に第４図に示すよう
に従来と同様にコマンド領域とレスポンス領域とに分け
られている。

次に、本実施例におけるＣＰＵ　１と通信モジュール３
間のデータ授受について説明する。

１）通信モジュール３による共有メモリ１５、の獲得と
共有メモリ１５２の解放。

２）通信ボート１８からのデータ受信。

（コマンド受信）３）通信モジュール３による受信データの共存メモリ１
５１への書込み。

（コマンド書込み）４）通信モジュール３による共有メモリ１５、の解放と
共有メモリ１５２の獲得。

５）ＣＰＵ　１による共有メモリ１５．上のコマンドの
読出し。通信モジュール３内部でコマンド送信完了割り
込み１９の発生。

６）ＣＰＵ　ｌのコマンド解析処理。

７）ＣＰＵＩからの共有メモリ１５１上へのレスポンス
書込み。

８）通信モジュール３内部でのレスポンス受信割り込み
２０の発生。

９）通信モジュール３による共有メモリ１５□の獲得と
共存メモリ１５２の解放。

１０）通信モジュール３による共有メモリ１５１上のレ
スポンス読出し。

１１）通信モジュール３による共有メモリ１５、の解放
と共有メモリ１５２の獲得。

１２）通信ポート１８よりデータ送出。

（レスポンス返信）次に、通信モジュール３が複数のコマンドを受信し、Ｃ
ＰＵＩに連続して処理を依頼する場合のシーケンスを示
す。

２）通（ｇポート１８からのデータ受イ言。

（コマンド受信）３）通信モジュール３による受信データの共有メモリ１
５．への書込み。

４）通信モジュール３による共有メモリ１５、の解放と
共存メモリ１５２の獲得。

５）ＣＰＵＩによる共有メモリ１５．上のコマンドの読
出し。通信モジュール３内部でコマンド送信完了割り込
み１９の発生。通信モジュール３による次コマンドの共
有メモリ１５２への書込み。

６）ＣＰＵＩのコマンド解析処理。

９）通信モジュール３による共有メモリ１５、の獲得と
共有メモリ１５２の解放。

１０）通信モジュール３による共有メモリ１５Ｉ上のレ
スポンス読出し。ＣＰＬＩＩによる共有メモリ１５２上
のコマンド読出し。通信モジュール３内部でコマンド送
信完了割り込み１９の発生。

１１　）　ＣＰＵ　１のコマンド解析処理。

１２）ＣＰＵＩからの共有メモリ１５．トへのレスポン
ス書込み。

１３）通信モジュール３内部でのレスポンス受信割り込
み２０の発生。

１４）通信モジュール３による共有メモリ１５？の解放
と共有メモリ１５．の獲得。

１５）通信ポート１８よりデータ送出。

くレスポンス返信）これにより、ＣＰＵ　１と通信モジュール３間で共有メ
モリのアクセスの競合がなくなり、相互のデータ授受が
効率よく行なわれる。

（発明の効果）以上説明したように本発明は、通信モジュールの共有メ
モリを２面にすることにより、ＣＰＵと通信モジュール
の共有メモリのアクセスの競合をなくし相互のデータ授
受を全２＠、かつＣＰＵによる処理のスキャン遅れを最
小にすることか可能となり、通信効率が向上する効果が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例のＰＣを構成する通信モジュ
ールの構成図、第２図はＰＣの概略構成図、第３図は従
来のｐｃの通信モジュールの構成図、第４図は共有メモ
リ１５，１５．．１５．の構成図、第５図はＣＰＵＩの
処理を示す流れ図である。１・・・ＣＰＵ、　　　　　　２・・・システムバス、
３・・・通信モジュール、１１　・−Ｍ　　Ｐ　　Ｕ　、　　　　　　　　１２　
・・−ＲＯＭ。１３・・・ＲＡＭ、　　　　１４・・・通信部、１５、
．１５２−・・共有メモリ、１６・・・アービタ、１７１〜１７４・・・バスドライバ、１８・・・通信ポート、１９・・・コマンド送信完γ割り込み、２０・・・レス
ポンス受信割り込み。

Claims

【特許請求の範囲】

１、ＣＰＵと通信部がモジュールとして互いに分離され
て相互にバスで接続され、通信部に、ＣＰＵとの間のデ
ータ授受のための共有メモリを有するプログラマブルコ
ントローラにおいて、前記共有メモリが２面設けられ、
共有メモリの切替えを行う手段を有することを特徴とす
るプログラマブルコントローラ。