JPH03136351A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH03136351A JPH03136351A JP27681989A JP27681989A JPH03136351A JP H03136351 A JPH03136351 A JP H03136351A JP 27681989 A JP27681989 A JP 27681989A JP 27681989 A JP27681989 A JP 27681989A JP H03136351 A JPH03136351 A JP H03136351A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- semiconductor chip
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000010410 layer Substances 0.000 claims abstract description 31
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 230000035882 stress Effects 0.000 abstract description 3
- 230000008646 thermal stress Effects 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 2
- 238000005336 cracking Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 101100269328 Caenorhabditis elegans aff-1 gene Proteins 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特に樹脂封止型の半導
体集積回路に関する。
体集積回路に関する。
従来の樹脂封止型の半導体集積回路は、第３図（ａ）、
（ｂ）に示すように、素子領域を設けたシリコン基板１
の上に設けた酸化シリコン膜２と、酸化シリコン膜２の
上に選択的に設けた下層のＡＪ２配線３とＡ１配線３を
含む表面に設けた層間絶縁膜４と、層間絶縁膜４の上に
設けてＡρ配線３と交差する上層のＡ１配線５と、ＡＪ
配線５を含む表面に設けた保護膜７とを有して半導体チ
ップを構成し、該半導体チップを含んで、樹脂封止して
いた。
（ｂ）に示すように、素子領域を設けたシリコン基板１
の上に設けた酸化シリコン膜２と、酸化シリコン膜２の
上に選択的に設けた下層のＡＪ２配線３とＡ１配線３を
含む表面に設けた層間絶縁膜４と、層間絶縁膜４の上に
設けてＡρ配線３と交差する上層のＡ１配線５と、ＡＪ
配線５を含む表面に設けた保護膜７とを有して半導体チ
ップを構成し、該半導体チップを含んで、樹脂封止して
いた。
上述した従来の半導体集積回路は、高集積化により半導
体チップを大型化しようとした場合、半導体チップとこ
れを封止した樹脂体との熱膨張係数の差によって生ずる
熱ストレスによりＡＪ配線の移動を生じ上下配線が交差
する部分の層間絶縁膜にクラックを生じたり、同じ層で
隣接する配線間で短絡事故を発生するという欠点がある
。
体チップを大型化しようとした場合、半導体チップとこ
れを封止した樹脂体との熱膨張係数の差によって生ずる
熱ストレスによりＡＪ配線の移動を生じ上下配線が交差
する部分の層間絶縁膜にクラックを生じたり、同じ層で
隣接する配線間で短絡事故を発生するという欠点がある
。
一方、封止用樹脂の材質を変えて応力の発生の少ないも
のを選ぶと、モールド金型への充填性が悪くなり耐湿性
が弱くなるので採用できない。
のを選ぶと、モールド金型への充填性が悪くなり耐湿性
が弱くなるので採用できない。
本発明の樹脂封止型半導体集積回路は、半導体基板の上
に設けた絶縁膜の上に設けた下層配線と、前記下層配線
を含む表面に設けた層間絶縁膜と、前記層間絶縁膜上に
設けて前記下層配線と交差する上層配線とを有する半導
体集積回路において、前記交差する部分の下層配線及び
上層配線の少くとも一方の配線の表面に設けた凹凸部を
備えている。
に設けた絶縁膜の上に設けた下層配線と、前記下層配線
を含む表面に設けた層間絶縁膜と、前記層間絶縁膜上に
設けて前記下層配線と交差する上層配線とを有する半導
体集積回路において、前記交差する部分の下層配線及び
上層配線の少くとも一方の配線の表面に設けた凹凸部を
備えている。
次に、本発明について図面を参照して説明する。
第１図（ａ）、（ｂ）は本発明の第１の実施例の平面図
及びＡ−Ａ’線断面図である。
及びＡ−Ａ’線断面図である。
第１図（ａ）、（ｂ）に示すように、素子領域を形成し
たシリコン基板１の上に酸化シリコン膜２を形成する、
次に、酸化シリコン膜２の上に下層のＡｌ配線３を選択
的に形成し、Ａｌ配線３を含む表面に層間絶縁膜４を堆
積する。次に、層間絶縁膜４の上にＡ１層をスパッタ法
により堆積し、該／１層の上に低粘度ホトレジスト膜を
０゜２〜０．５μｍの厚さに塗布してパターニングし、
上層配線形成用の第１のマスクを形成する。
たシリコン基板１の上に酸化シリコン膜２を形成する、
次に、酸化シリコン膜２の上に下層のＡｌ配線３を選択
的に形成し、Ａｌ配線３を含む表面に層間絶縁膜４を堆
積する。次に、層間絶縁膜４の上にＡ１層をスパッタ法
により堆積し、該／１層の上に低粘度ホトレジスト膜を
０゜２〜０．５μｍの厚さに塗布してパターニングし、
上層配線形成用の第１のマスクを形成する。
次に、第１のマスクを含む表面に高粘度ホトレジスト膜
を２〜３μｍの厚さに塗布して第１のマスクに整合した
パターンを有し且つ半導体チップ領域の外周より少くと
も２ｍｍ以内の周縁部に形成する下層配線との交差部に
短冊状の開孔部を平行に配置したパターンを有する第２
のマスクを第１のマスク上に積層して設ける。次に、第
１及び第２のマスクを用いてＡ１層を異方性ドライエツ
チングして除去し上層のＡ１配線５を形成する。このと
き、第２のマスクの開孔部内の第１のマスクも同時にエ
ツチングされて、露出したＡｆｆ１層の表面の一部がエ
ツチングされ講６が形成される。次に、第１及び第２の
マスクを除去し、溝６を有するＡｆｆｌ配線５を含む表
面に保護膜７を形成する。
を２〜３μｍの厚さに塗布して第１のマスクに整合した
パターンを有し且つ半導体チップ領域の外周より少くと
も２ｍｍ以内の周縁部に形成する下層配線との交差部に
短冊状の開孔部を平行に配置したパターンを有する第２
のマスクを第１のマスク上に積層して設ける。次に、第
１及び第２のマスクを用いてＡ１層を異方性ドライエツ
チングして除去し上層のＡ１配線５を形成する。このと
き、第２のマスクの開孔部内の第１のマスクも同時にエ
ツチングされて、露出したＡｆｆ１層の表面の一部がエ
ツチングされ講６が形成される。次に、第１及び第２の
マスクを除去し、溝６を有するＡｆｆｌ配線５を含む表
面に保護膜７を形成する。
このようにして形成した半導体チップをリードフレーム
にマウントし、リードフレームと半導体チップ間を金属
細線で接続し、樹脂封止して半導体集積回路を形成する
が、交差部におけるＡ、ｆ配線５の断面積が小さくなっ
ていること及び凹凸を有していることにより、層間絶縁
膜４に加わる応力を軽減して層間絶縁Ｍ４のクラックの
発生や隣接配線間の短絡を防止できる効果を有する。
にマウントし、リードフレームと半導体チップ間を金属
細線で接続し、樹脂封止して半導体集積回路を形成する
が、交差部におけるＡ、ｆ配線５の断面積が小さくなっ
ていること及び凹凸を有していることにより、層間絶縁
膜４に加わる応力を軽減して層間絶縁Ｍ４のクラックの
発生や隣接配線間の短絡を防止できる効果を有する。
第２図は本発明の第２の実施例の平面図である。
第２図に示すように、交差部の下層のＡ、Ｒ配線３に溝
８を設けた以外は第１の実施例と同じ構成を有している
。
８を設けた以外は第１の実施例と同じ構成を有している
。
なお、溝６．８の代りに市松模様の凹部を設けても良い
。
。
以上説明したように本発明は、半導体チップの少くとも
周縁部に設けた交差部の下層配線及び上層配線の少くと
も一方の配線に凹凸を設けることにより、熱ストレスに
よる層間膜クラックや同層の隣接配線間の短絡を防止し
て樹脂封止型の半導体集積回路の大チップ化における信
頼性を向上させるという効果を有する。
周縁部に設けた交差部の下層配線及び上層配線の少くと
も一方の配線に凹凸を設けることにより、熱ストレスに
よる層間膜クラックや同層の隣接配線間の短絡を防止し
て樹脂封止型の半導体集積回路の大チップ化における信
頼性を向上させるという効果を有する。
第１図（ａ）、（ｂ）は本発明の第１の実施例の平面図
及びＡ−Ａ’線断面図、第２図は本発明の第２の実施例
の平面図、第３図（ａ）、（ｂ）は従来の半導体集積回
路の一例を示す平面図及びＢ−Ｂ’線断面図である。 ｌ・・・シリコン基板、２・・・酸化シリコン膜、３・
・・Ａ１配線、４・・・層間絶縁膜、５・・・Ａｌ配線
、６・・・溝、７・・・保護膜、８・・・溝。
及びＡ−Ａ’線断面図、第２図は本発明の第２の実施例
の平面図、第３図（ａ）、（ｂ）は従来の半導体集積回
路の一例を示す平面図及びＢ−Ｂ’線断面図である。 ｌ・・・シリコン基板、２・・・酸化シリコン膜、３・
・・Ａ１配線、４・・・層間絶縁膜、５・・・Ａｌ配線
、６・・・溝、７・・・保護膜、８・・・溝。
Claims (1)
- 半導体基板の上に設けた絶縁膜の上に設けた下層配線
と、前記下層配線を含む表面に設けた層間絶縁膜と、前
記層間絶縁膜上に設けて前記下層配線と交差する上層配
線とを有する半導体集積回路において、前記交差する部
分の下層配線及び上層配線の少くとも一方の配線の表面
に設けた凹凸部を備えたことを特徴とする半導体集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27681989A JPH03136351A (ja) | 1989-10-23 | 1989-10-23 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27681989A JPH03136351A (ja) | 1989-10-23 | 1989-10-23 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03136351A true JPH03136351A (ja) | 1991-06-11 |
Family
ID=17574840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27681989A Pending JPH03136351A (ja) | 1989-10-23 | 1989-10-23 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03136351A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175191A (ja) * | 1991-10-22 | 1993-07-13 | Mitsubishi Electric Corp | 積層導電配線 |
| KR100292407B1 (ko) * | 1998-10-07 | 2001-06-01 | 윤종용 | 스트레스완화적층물을구비하는반도체장치및그제조방법 |
-
1989
- 1989-10-23 JP JP27681989A patent/JPH03136351A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175191A (ja) * | 1991-10-22 | 1993-07-13 | Mitsubishi Electric Corp | 積層導電配線 |
| KR100292407B1 (ko) * | 1998-10-07 | 2001-06-01 | 윤종용 | 스트레스완화적층물을구비하는반도체장치및그제조방법 |
| US6335567B1 (en) | 1998-10-07 | 2002-01-01 | Samsung Electronics Co., Ltd. | Semiconductor device having stress reducing laminate and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736791A (en) | Semiconductor device and bonding pad structure therefor | |
| US5834365A (en) | Method of forming a bonding pad | |
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| US5023699A (en) | Resin molded type semiconductor device having a conductor film | |
| US5366589A (en) | Bonding pad with circular exposed area and method thereof | |
| US5445994A (en) | Method for forming custom planar metal bonding pad connectors for semiconductor dice | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| US5041897A (en) | Semiconductor device | |
| US5055906A (en) | Semiconductor device having a composite insulating interlayer | |
| US6746956B1 (en) | Hermetic seal for silicon die with metal feed through structure | |
| US7226814B2 (en) | Semiconductor package device and method for fabricating the same | |
| JPH03136351A (ja) | 半導体集積回路 | |
| JP3603673B2 (ja) | ボンディングパッド構造の製法 | |
| JP3729680B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0382053A (ja) | 半導体装置 | |
| JP3243913B2 (ja) | 半導体装置のダミーパッド構造 | |
| JPH02297953A (ja) | 半導体装置 | |
| JP3206035B2 (ja) | 樹脂封止型半導体装置 | |
| US7109571B1 (en) | Method of forming a hermetic seal for silicon die with metal feed through structure | |
| JPH01270248A (ja) | 半導体装置の製造方法 | |
| JPH07153756A (ja) | 半導体集積回路装置 | |
| JPH03280441A (ja) | 半導体装置 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH10154808A (ja) | 半導体装置およびその製造方法 | |
| JPH0574957A (ja) | 半導体装置 |