JPH03136413A - フェーズドロックループ回路 - Google Patents
フェーズドロックループ回路Info
- Publication number
- JPH03136413A JPH03136413A JP1275275A JP27527589A JPH03136413A JP H03136413 A JPH03136413 A JP H03136413A JP 1275275 A JP1275275 A JP 1275275A JP 27527589 A JP27527589 A JP 27527589A JP H03136413 A JPH03136413 A JP H03136413A
- Authority
- JP
- Japan
- Prior art keywords
- amplitude
- circuit
- clamp circuit
- control voltage
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
例えば磁気テープ装置に用いられるフェーズドロックル
ープ回路に関し、 書込み時と読取り時のテープスピード変動による記録密
度の変化が加算された場合でも、入力データに同期した
クロックを出力することができるＰＬＬ回路を提供する
ことを目的とし、被同期信号と同期信号の位相比較を行
なう位相比較器と、該位相比較器の位相差出力によって
コントロール電圧を発生するチャージポンプと、前記コ
ントロール電圧の振幅レベルをクランプする振幅クラン
プ回路と、前記コントロール電圧に応じた周波数の同期
信号を発振する電圧制御発振器と、を備えたフェーズド
ロックループ回路において、 前記振幅クランプ回路は、第１の振幅クランプ回路と、
前記第１の振幅クランプ回路と異なるりランプレベルを
有する第２の振幅クランプ回路と、前記第１の振幅クラ
ンプ回路と前記第２の振幅クランプ回路を切り換えるス
イッチ回路（１５）とを備えるように構成した。
ープ回路に関し、 書込み時と読取り時のテープスピード変動による記録密
度の変化が加算された場合でも、入力データに同期した
クロックを出力することができるＰＬＬ回路を提供する
ことを目的とし、被同期信号と同期信号の位相比較を行
なう位相比較器と、該位相比較器の位相差出力によって
コントロール電圧を発生するチャージポンプと、前記コ
ントロール電圧の振幅レベルをクランプする振幅クラン
プ回路と、前記コントロール電圧に応じた周波数の同期
信号を発振する電圧制御発振器と、を備えたフェーズド
ロックループ回路において、 前記振幅クランプ回路は、第１の振幅クランプ回路と、
前記第１の振幅クランプ回路と異なるりランプレベルを
有する第２の振幅クランプ回路と、前記第１の振幅クラ
ンプ回路と前記第２の振幅クランプ回路を切り換えるス
イッチ回路（１５）とを備えるように構成した。
［産業上の利用分野コ
本発明は、例えば磁気テープ装置に用いられるフェーズ
ドロックループ回路に関する。
ドロックループ回路に関する。
磁気テープ装置のデータ復調部に用いられるフェーズド
ロックループ回路（ＰＬＬ回路）においては、ＰＬＬ回
路内の電圧制御発振器に入力するコントロール電圧が変
化することができる幅は、リード・アフタ・ライト時（
以下、書込み時という）と通常リード時（以下、読取り
時という）で同一であった。
ロックループ回路（ＰＬＬ回路）においては、ＰＬＬ回
路内の電圧制御発振器に入力するコントロール電圧が変
化することができる幅は、リード・アフタ・ライト時（
以下、書込み時という）と通常リード時（以下、読取り
時という）で同一であった。
このため、書込み時に媒体速度が変動して記録密度が変
化してもその変化分が許容範囲内であれば、書込み時、
正常に読み取ることができるが、読取り時、記録密度変
動分にさらに媒体速度変動分が加算されると、コントロ
ール電圧の変化分を越えてしまうため、ＰＬＬ回路は入
力に正しく同期することができなくなり、データ復調を
正しく行なえなくなることがあった。
化してもその変化分が許容範囲内であれば、書込み時、
正常に読み取ることができるが、読取り時、記録密度変
動分にさらに媒体速度変動分が加算されると、コントロ
ール電圧の変化分を越えてしまうため、ＰＬＬ回路は入
力に正しく同期することができなくなり、データ復調を
正しく行なえなくなることがあった。
したがって、書込み時の記録密度変化分に読取り時の変
化力が加算されても、入力に確実に同期するようにする
ことが必要である。
化力が加算されても、入力に確実に同期するようにする
ことが必要である。
［従来の技術］
第３図は磁気テープ装置のデータ復調部におけるＰＬＬ
回路の位置付けを示す。
回路の位置付けを示す。
第３図において、１はヘッドであり、ヘッド１は記録媒
体２からデータを読み取り、また、記録媒体２にデータ
を書き込む。３は増幅器であり、増幅器３は、ヘッド１
が読み取りしたデータを増幅する。増幅器３で増幅した
読取りデータは、パルス成形回路４でピークパルスが生
成される。ＰＬＬ回路５はパルス成形回路４で生成され
たピークパルスとＰＬＬ回路５の出力した同期クロック
との入力によりピークパルスに同期した同期クロックを
出力する。データ復調回路６はパルス成形回路４からの
ピークパルスをＰＬＬ回路５からの同期クロックで復調
し、復調データをプロセッサ７に出力する。
体２からデータを読み取り、また、記録媒体２にデータ
を書き込む。３は増幅器であり、増幅器３は、ヘッド１
が読み取りしたデータを増幅する。増幅器３で増幅した
読取りデータは、パルス成形回路４でピークパルスが生
成される。ＰＬＬ回路５はパルス成形回路４で生成され
たピークパルスとＰＬＬ回路５の出力した同期クロック
との入力によりピークパルスに同期した同期クロックを
出力する。データ復調回路６はパルス成形回路４からの
ピークパルスをＰＬＬ回路５からの同期クロックで復調
し、復調データをプロセッサ７に出力する。
次に、第４図にＰＬＬ回路５の内部構成を示す。
第４図において、５Ａはピークパルスと同期クロックの
位相を比較して位相差を出力する位相比較器、５Ｂは位
相差に基づいてコントロール電圧を発生するチャージポ
ンプ、５Ｃはコントロール電圧の振幅レベルをクランプ
する振幅クランプ回路、５Ｄは不要な高周波ノイズをカ
ットするフィルタ、５Ｅはコントロール電圧に応じた周
波数の同期クロックを発生する電圧制御発振器である。
位相を比較して位相差を出力する位相比較器、５Ｂは位
相差に基づいてコントロール電圧を発生するチャージポ
ンプ、５Ｃはコントロール電圧の振幅レベルをクランプ
する振幅クランプ回路、５Ｄは不要な高周波ノイズをカ
ットするフィルタ、５Ｅはコントロール電圧に応じた周
波数の同期クロックを発生する電圧制御発振器である。
チャージポンプ５Ｂと電圧制御発振器５Ｅとの間には１
つの振幅クランプ回路５Ｃが設けられており、コントロ
ール電圧が変化することができる幅は、書込み時と読取
り時と同一であった。
つの振幅クランプ回路５Ｃが設けられており、コントロ
ール電圧が変化することができる幅は、書込み時と読取
り時と同一であった。
［発明が解決しようとする課題］
しかしながら、このような従来のＰＬＬ回路にあっては
、磁気テープにデータを書込む際にテープの走行スピー
ドが変化すると、書込まれたデータの記録密度もテープ
走行スピードの変化に応じて変化し、また、読取り時に
は書込み時のテープスピード変化分に読取り時のテープ
スピード変化分が加算されることになる。
、磁気テープにデータを書込む際にテープの走行スピー
ドが変化すると、書込まれたデータの記録密度もテープ
走行スピードの変化に応じて変化し、また、読取り時に
は書込み時のテープスピード変化分に読取り時のテープ
スピード変化分が加算されることになる。
このため、書込時にＰＬＬ回路のコントロール電圧の振
幅クランプレベルの限界のテープスピード変動が生じて
書込みされたデータを読取る時に、同様なテープスピー
ドの変動が生じた場合には、コントロール電圧の振幅ク
ランプレベル以上の変化となってしまい、ＰＬＬ回路は
入力データに同期した同期クロックを出力することがで
きないという問題点があった。
幅クランプレベルの限界のテープスピード変動が生じて
書込みされたデータを読取る時に、同様なテープスピー
ドの変動が生じた場合には、コントロール電圧の振幅ク
ランプレベル以上の変化となってしまい、ＰＬＬ回路は
入力データに同期した同期クロックを出力することがで
きないという問題点があった。
本発明は、このような従来の問題点に鑑みてなされたも
のであって、書込み時と読取り時のテープスピード変動
による記録密度の変化が加算された場合でも、入力デー
タに同期したクロックを出力することができるＰＬＬ回
路を提供することを目的としている。
のであって、書込み時と読取り時のテープスピード変動
による記録密度の変化が加算された場合でも、入力デー
タに同期したクロックを出力することができるＰＬＬ回
路を提供することを目的としている。
［課題を解決するための手段］
第１図は本発明の原理説明図である。
第１図において、１１は被同期信号と同期信号の位相比
較を行なう位相比較器、１２は該位相比較器１１の位相
差出力−によってコントロール電圧を発生するチャージ
ポンプ、１４は前記コントロール電圧に応じた周波数の
同期クロックを発振する電圧制御発振器、２０は第１の
振幅クランプ回路、２６は第１の振幅クランプ回路２０
と異なるクランプレベルを有する第２の振幅クランプ回
路、１５は第１の振幅クランプ回路２０と第２の振幅ク
ランプ回路１７を切り換えるスイッチ回路である。
較を行なう位相比較器、１２は該位相比較器１１の位相
差出力−によってコントロール電圧を発生するチャージ
ポンプ、１４は前記コントロール電圧に応じた周波数の
同期クロックを発振する電圧制御発振器、２０は第１の
振幅クランプ回路、２６は第１の振幅クランプ回路２０
と異なるクランプレベルを有する第２の振幅クランプ回
路、１５は第１の振幅クランプ回路２０と第２の振幅ク
ランプ回路１７を切り換えるスイッチ回路である。
［作用］
本発明においては、書込み時には、スイッチ回路により
、第２の振幅クランプ回路に切り換え、第１の振幅クラ
ンプ回路を切り離し、読取り時には、スイッチ回路によ
り、第１の振幅クランプ回路に切り換え、第２の振幅ク
ランプ回路を切り離す。
、第２の振幅クランプ回路に切り換え、第１の振幅クラ
ンプ回路を切り離し、読取り時には、スイッチ回路によ
り、第１の振幅クランプ回路に切り換え、第２の振幅ク
ランプ回路を切り離す。
このため、書込み時には小さなりランプレベルにコント
ロール電圧の振幅が制限され、読取り時には書込み時の
クランプレベルよりも大きなりランプレベルにコントロ
ール電圧の振幅が制限される。
ロール電圧の振幅が制限され、読取り時には書込み時の
クランプレベルよりも大きなりランプレベルにコントロ
ール電圧の振幅が制限される。
したがって、書込み時と読取り時のテープスピード変動
分が加算されてもコントロール電圧は、読取り用振幅ク
ランプ回路のクランプレベル内に収まる。すなわち、Ｐ
ＬＬ回路は入力データに正しく同期した同期クロックを
出力することができ、読取りが正しく行なわれる。
分が加算されてもコントロール電圧は、読取り用振幅ク
ランプ回路のクランプレベル内に収まる。すなわち、Ｐ
ＬＬ回路は入力データに正しく同期した同期クロックを
出力することができ、読取りが正しく行なわれる。
［実施例］
以下、本発明の実施例を図面に基づいて説明する。
第２図は本発明の一実施例を示す図である。
まず、構成を説明すると、第２図において、１１はパル
ス成形回路で生成したピークパルス（被同期信号）と同
期クロック（同期信号）が入力する位相比較器であり、
位相比較器１１は、ピークパルスと同期クロックの位相
比較を行なう。１２はチャージポンプであり、チャージ
ポンプ１２は位相比較器１１の位相差出力に基づいて、
そのポンプ作用によりコントロール電圧を発生させる。
ス成形回路で生成したピークパルス（被同期信号）と同
期クロック（同期信号）が入力する位相比較器であり、
位相比較器１１は、ピークパルスと同期クロックの位相
比較を行なう。１２はチャージポンプであり、チャージ
ポンプ１２は位相比較器１１の位相差出力に基づいて、
そのポンプ作用によりコントロール電圧を発生させる。
１３はフィルタであり、フィルタ１３はコントロール電
圧の不要な高周波ノイズをカットする。１４は電圧制御
発振器であり、電圧制御発振器１４は、コントロール電
圧に応じた周波数の同期クロックをデータ復調回路（図
外）に出力する。
圧の不要な高周波ノイズをカットする。１４は電圧制御
発振器であり、電圧制御発振器１４は、コントロール電
圧に応じた周波数の同期クロックをデータ復調回路（図
外）に出力する。
１５はスイッチ回路であり、スイッチ回路１５はＭＰＵ
１６からの書込み信号によりａ側に、また、読取り信号
によりｂ側に接点を切り換える。
１６からの書込み信号によりａ側に、また、読取り信号
によりｂ側に接点を切り換える。
１７はａ側に設けられた第２の振幅クランプ回路（以下
、書込み用振幅クランプ回路）であり、書込み用振幅ク
ランプ回路１７はＧＮＤレベルに対して順方向および逆
方向に１個ずつダイオード１８．１９を有している。
、書込み用振幅クランプ回路）であり、書込み用振幅ク
ランプ回路１７はＧＮＤレベルに対して順方向および逆
方向に１個ずつダイオード１８．１９を有している。
２０はｂ側に接続された第１の振幅クランプ回路（以下
、読取り用振幅クランプ回路）であり、読取り用振幅ク
ランプ回路２０は、ＧＮＤレベルに対して順方向および
逆方向に２個ずつダイオード２１．２２，２３．２４を
有している。
、読取り用振幅クランプ回路）であり、読取り用振幅ク
ランプ回路２０は、ＧＮＤレベルに対して順方向および
逆方向に２個ずつダイオード２１．２２，２３．２４を
有している。
次に、動作を説明する。
書込み時には、ＭＰＵ１６が書込み信号（Ｈレベル）を
スイッチ回路１５に出力すると、スイッチ回路１５はａ
側に切り換えられ、書込み用振幅クランプ回路１７が接
続されて、読取り用振幅クランプ回路２０が切り離され
る。
スイッチ回路１５に出力すると、スイッチ回路１５はａ
側に切り換えられ、書込み用振幅クランプ回路１７が接
続されて、読取り用振幅クランプ回路２０が切り離され
る。
書込み用振幅クランプ回路１７は、順方向および逆方向
に１個ずつのダイオード１８．１９を有しており、コン
トロール電圧はダイオード１８゜１９の電圧降下１段分
（約０，７Ｖ）にクランプされることにより、＋０．７
Ｖ〜−〇、７ｖの間で変化する。このダイオード１段分
のコントロール電圧の変化に対するテープスピードの変
化を１とすると、書込み時の許容スピード変化は±１と
なる。
に１個ずつのダイオード１８．１９を有しており、コン
トロール電圧はダイオード１８゜１９の電圧降下１段分
（約０，７Ｖ）にクランプされることにより、＋０．７
Ｖ〜−〇、７ｖの間で変化する。このダイオード１段分
のコントロール電圧の変化に対するテープスピードの変
化を１とすると、書込み時の許容スピード変化は±１と
なる。
次に、読取り時にＭＰＵ１６が読取り信号（Ｌレベル）
をスイッチ回路１５に出力すると、スイッチ回路１５は
ｂ側に切り換えられ、読取り用振幅クランプ回路２０が
接続されて、書込み用振幅クランプ回路１７が切り離さ
れる。
をスイッチ回路１５に出力すると、スイッチ回路１５は
ｂ側に切り換えられ、読取り用振幅クランプ回路２０が
接続されて、書込み用振幅クランプ回路１７が切り離さ
れる。
読取り用振幅クランプ回路２０は、順方向および逆方向
に２個ずつのダイオード２１． ２２． ２３．２４を
有しており、コントロール電圧は電圧降下２段分（約１
．４Ｖ）にクランプされることにより＋１．４ｖ〜−１
，４ｖの間で変化する。
に２個ずつのダイオード２１． ２２． ２３．２４を
有しており、コントロール電圧は電圧降下２段分（約１
．４Ｖ）にクランプされることにより＋１．４ｖ〜−１
，４ｖの間で変化する。
このダイオード２段分のコントロール電圧の変化に対す
るテープスピードの変化は２となる。
るテープスピードの変化は２となる。
すなわち、読取り時には、許容スピード変化は±２とな
る。したがって、書込み時のスピード変化±１に、読取
り時のスピード変化分±１を加えた±２のスピード変化
に対して対応することができる。その結果、読取り時に
も入力データに正しく同期した同期クロックを出力する
ことができ、正しく読取りを行なうことができる。
る。したがって、書込み時のスピード変化±１に、読取
り時のスピード変化分±１を加えた±２のスピード変化
に対して対応することができる。その結果、読取り時に
も入力データに正しく同期した同期クロックを出力する
ことができ、正しく読取りを行なうことができる。
なお、本実施例にあっては、書込み時のスピード変動に
対するコントロール電圧の振幅レベルを小さくしている
ので、書込み品質を向上させる利点もある。
対するコントロール電圧の振幅レベルを小さくしている
ので、書込み品質を向上させる利点もある。
［発明の効果］
以上説明してきたように、本発明によれば、振幅クラン
プ回路を書込み用振幅クランプ回路と読取り用振幅クラ
ンプ回路に分割して、書込み時と読取り時とで、コント
ロール電圧の振幅レベルを変化させるようにしたため、
書込み時と読取り時のテープスピード変動による記録密
度の変化が加算された場合でも、入力データに正しく同
期したクロックを出力することができ、読取りを正しく
行なうことができる。
プ回路を書込み用振幅クランプ回路と読取り用振幅クラ
ンプ回路に分割して、書込み時と読取り時とで、コント
ロール電圧の振幅レベルを変化させるようにしたため、
書込み時と読取り時のテープスピード変動による記録密
度の変化が加算された場合でも、入力データに正しく同
期したクロックを出力することができ、読取りを正しく
行なうことができる。
第１図は本発明の原理説明図、
第２ｒｇＡは本発明の一実施例を示す図、第３図はデー
タ復調部を示す図、 第４図は従来例を示す図である。 図中、 １・・・位相比較器、 ２・・・チャージポンプ、 ３・・・フィルタ、 ４・・・電圧制御発振器、 ５・・・スイッチ回路、 ６・・・ＭＰＵ。 ７・・・書込み用振幅クランプ回路 （第２の振幅クランプ回路）、 １８．１９．２１〜２４・・・ダイオード、２０・・・
読取り用振幅クランプ回路 （第１の振幅クランプ回路）。
タ復調部を示す図、 第４図は従来例を示す図である。 図中、 １・・・位相比較器、 ２・・・チャージポンプ、 ３・・・フィルタ、 ４・・・電圧制御発振器、 ５・・・スイッチ回路、 ６・・・ＭＰＵ。 ７・・・書込み用振幅クランプ回路 （第２の振幅クランプ回路）、 １８．１９．２１〜２４・・・ダイオード、２０・・・
読取り用振幅クランプ回路 （第１の振幅クランプ回路）。
Claims (1)
- 【特許請求の範囲】 被同期信号と同期信号の位相比較を行なう位相比較器
（１１）と、該位相比較器（１１）の位相差出力によっ
てコントロール電圧を発生するチャージポンプ（１２）
と、前記コントロール電圧の振幅レベルをクランプする
振幅クランプ回路と、前記コントロール電圧に応じた周
波数の同期信号を発振する電圧制御発振器（１４）と、
を備えたフェーズドロックループ回路において、 前記振幅クランプ回路は、第１の振幅クランプ回路（２
０）と、前記第１の振幅クランプ回路（２０）と異なる
クランプレベルを有する第２の振幅クランプ回路（１７
）と、前記第１の振幅クランプ回路（２０）と前記第２
の振幅クランプ回路（１７）を切り換えるスイッチ回路
（１５）とを備えたことを特徴とするフェーズドロック
ループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1275275A JP2878336B2 (ja) | 1989-10-23 | 1989-10-23 | フェーズドロックループ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1275275A JP2878336B2 (ja) | 1989-10-23 | 1989-10-23 | フェーズドロックループ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03136413A true JPH03136413A (ja) | 1991-06-11 |
| JP2878336B2 JP2878336B2 (ja) | 1999-04-05 |
Family
ID=17553157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1275275A Expired - Fee Related JP2878336B2 (ja) | 1989-10-23 | 1989-10-23 | フェーズドロックループ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2878336B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0691641B1 (en) * | 1994-06-24 | 2000-11-02 | Sony Corporation | Audio signal processing apparatus and recording and/or reproducing apparatus for a tape-shaped recording medium |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50105364A (ja) * | 1974-01-28 | 1975-08-20 |
-
1989
- 1989-10-23 JP JP1275275A patent/JP2878336B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50105364A (ja) * | 1974-01-28 | 1975-08-20 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0691641B1 (en) * | 1994-06-24 | 2000-11-02 | Sony Corporation | Audio signal processing apparatus and recording and/or reproducing apparatus for a tape-shaped recording medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2878336B2 (ja) | 1999-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0182701B1 (en) | Phase-locked loop for mfm data recording | |
| KR920005217B1 (ko) | 자기 기록 재생장치 | |
| EP0447210B1 (en) | Carrier reset FM modulator and method of frequency modulating video signals | |
| US5206769A (en) | Method for controlling a plurality of phase-lock loops from a common frequency control | |
| JP2674416B2 (ja) | 映像信号磁気再生装置 | |
| US5293275A (en) | Data recovery system for information recording media | |
| JPH03136413A (ja) | フェーズドロックループ回路 | |
| JPS5966270A (ja) | 画像表示装置のライン同期回路 | |
| US5138282A (en) | Plural phase-lock loops sharing a common frequency control | |
| US5260841A (en) | Clock extracting circuit | |
| KR940003664B1 (ko) | 디지틀 신호 검출장치 | |
| US6778624B2 (en) | Digital PLL-based data detector for recorded data reproduction from storage medium | |
| JP2763000B2 (ja) | 再生装置 | |
| JPS6266793A (ja) | 自動位相制御回路 | |
| JP3821726B2 (ja) | 磁気テープ装置におけるｐｌｌ同期検出回路および方法 | |
| JP3083211B2 (ja) | カラー映像信号処理回路 | |
| JPH07262704A (ja) | ディジタルデータ再生装置 | |
| JP3096797B2 (ja) | 周波数変調映像信号の再生装置 | |
| KR0183662B1 (ko) | 디지탈 기록재생장치에 있어서 재생신호검출회로 | |
| JPS62239684A (ja) | 磁気記録再生装置 | |
| JPH01211272A (ja) | 磁気記録再生装置 | |
| JPH08147895A (ja) | ディスク記録再生装置のデータ再生装置 | |
| JPH0335675A (ja) | ビデオ信号のｐｌｌ回路 | |
| JPS62185497A (ja) | 磁気記録再生装置 | |
| JPS62189674A (ja) | デイジタル情報再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |