JPS6266793A - 自動位相制御回路 - Google Patents
自動位相制御回路Info
- Publication number
- JPS6266793A JPS6266793A JP60205745A JP20574585A JPS6266793A JP S6266793 A JPS6266793 A JP S6266793A JP 60205745 A JP60205745 A JP 60205745A JP 20574585 A JP20574585 A JP 20574585A JP S6266793 A JPS6266793 A JP S6266793A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- signal
- pulse
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/20—Conversion of the manner in which the individual colour picture signal components are combined, e.g. conversion of colour television standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/82—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only
- H04N9/83—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only the recorded chrominance signal occupying a frequency band under the frequency band of the recorded brightness signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/873—Regeneration of colour television signals for restoring the colour component sequence of the reproduced chrominance signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は自動位相制御回路に関する。
ビデオテープレコーダ（以下、ＶＴＲと称する）におい
て色信号の記録、再生を行う場合、色信号は周波数変換
されるようになっている。
て色信号の記録、再生を行う場合、色信号は周波数変換
されるようになっている。
例えばＰＡＬ方式においては、記録時、色イ芦号は４．
４３ Ｍ Ｈｚから６２６ Ｋ Ｈｚに低域変換され、
再生時は６２６ＫＨｚから元の４．４３ ＭＨｚに戻さ
れる。このような周波数変換に使われる路と称する）と
して構成される。
４３ Ｍ Ｈｚから６２６ Ｋ Ｈｚに低域変換され、
再生時は６２６ＫＨｚから元の４．４３ ＭＨｚに戻さ
れる。このような周波数変換に使われる路と称する）と
して構成される。
再生時の周波数逆変換回路の一例を第７図に示す。図に
おいて、周波数６２６ Ｋ Ｈｚの再生色俳号Ｃは、周
波数変換器１１によりキャリア信号ＣＷと掛算されて４
．４３ＭＨｚに周波数変換される。この場合、周波数変
換出力ＦＣはＡＰＣループにより、発撮器Ｘ０ｘｚから
の基準信号Ｒに位相同期させられる。すなわち、ＡＰＣ
ループの位相検波器Ｉ３は周波数変換出力ＦＣに含まれ
るカラーバースト信号（以下、バースト信号と記す）Ｃ
Ｂと基準信号Ｒとの位相を比較する。この比較結果はフ
ィルタ１４にて平滑され、電圧制御発振器ＶＣＯ１５に
与えられる。これにより、ＶＣＯの発振周波数がフィル
タ出力に基づいて変更される。この周波数制菌により、
移相器ＰＳ１６から出力されるキャリア信号ＣＷの周波
数が変えられる。その結果、周波数変換出力ＦＣはその
カラーバースト信号ＣＢの周波数及び位相が基準信号Ｒ
に同期するように制御される。
おいて、周波数６２６ Ｋ Ｈｚの再生色俳号Ｃは、周
波数変換器１１によりキャリア信号ＣＷと掛算されて４
．４３ＭＨｚに周波数変換される。この場合、周波数変
換出力ＦＣはＡＰＣループにより、発撮器Ｘ０ｘｚから
の基準信号Ｒに位相同期させられる。すなわち、ＡＰＣ
ループの位相検波器Ｉ３は周波数変換出力ＦＣに含まれ
るカラーバースト信号（以下、バースト信号と記す）Ｃ
Ｂと基準信号Ｒとの位相を比較する。この比較結果はフ
ィルタ１４にて平滑され、電圧制御発振器ＶＣＯ１５に
与えられる。これにより、ＶＣＯの発振周波数がフィル
タ出力に基づいて変更される。この周波数制菌により、
移相器ＰＳ１６から出力されるキャリア信号ＣＷの周波
数が変えられる。その結果、周波数変換出力ＦＣはその
カラーバースト信号ＣＢの周波数及び位相が基準信号Ｒ
に同期するように制御される。
今、色信号に含まれるカラーバースト信号ＣＢと基準信
号Ｒとの定常的な位相差を考える。
号Ｒとの定常的な位相差を考える。
但し、ＰＡＬ方式の色信号Ｃの位相は１水平周期毎に＋
４５°と一４５″を交互に繰シ返すため、上記基準信号
Ｒの位相としては、上記２つの位相の平均位相をもって
説明する。
４５°と一４５″を交互に繰シ返すため、上記基準信号
Ｒの位相としては、上記２つの位相の平均位相をもって
説明する。
通常、色イス号Ｃのバースト信号ＣＢは基準４１号Ｒと
９０°ずれた位相でロックがかかる。このロック状態を
監視するため、基準信号Ｒを移相器１７で９０’遅らせ
た信号とバースト信号ＣＢとをＩＤ検波器１８に入力し
、両者の位相差υに応じた検波出力を検波器１８内のフ
ィルタ出力として得る。この検波出力は定常状態の０＝
±４５°に対して常に正パルスとなるように設定されて
いる。
９０°ずれた位相でロックがかかる。このロック状態を
監視するため、基準信号Ｒを移相器１７で９０’遅らせ
た信号とバースト信号ＣＢとをＩＤ検波器１８に入力し
、両者の位相差υに応じた検波出力を検波器１８内のフ
ィルタ出力として得る。この検波出力は定常状態の０＝
±４５°に対して常に正パルスとなるように設定されて
いる。
今、ＡＰＣループのロック状態が乱されたとすると、特
に６の平均値が１８０°近くずれたとすると、ＡＰＣル
ープがロック状態に戻るまで時間がかかる。そこで、こ
のずれをＩＤ検波器１８で検出し、その出力により移相
器１６の出力位相を９０°進めることにより、ＡＰＣル
ープの応答速度を早くしている。このような処理は、一
般にパース）ＩＤ処理といわれている。
に６の平均値が１８０°近くずれたとすると、ＡＰＣル
ープがロック状態に戻るまで時間がかかる。そこで、こ
のずれをＩＤ検波器１８で検出し、その出力により移相
器１６の出力位相を９０°進めることにより、ＡＰＣル
ープの応答速度を早くしている。このような処理は、一
般にパース）ＩＤ処理といわれている。
（、背景技術の問題点〕
しかし、Ｐ Ａ Ｌ方式のカラーバースト信号ＣＢは上
記の如く１水平周期ごとに、＋４５゜さ−４５°の位相
をもつため、これにＡＰＣをかけるには、検波用のフィ
ルタを本質的に重くする必要がある。その結果、ＡＰＣ
ループの応答が遅くなるという問題が生じてしまう。
記の如く１水平周期ごとに、＋４５゜さ−４５°の位相
をもつため、これにＡＰＣをかけるには、検波用のフィ
ルタを本質的に重くする必要がある。その結果、ＡＰＣ
ループの応答が遅くなるという問題が生じてしまう。
このような問題は基準信号Ｒとして互いに９０°位相が
ずれた２つの信号を用意し、これらを１水平周期ごとに
交互に出力するようにすれば解決できる。す力わち、こ
のようにすれば、ＮＴＳＣ方式の場合と同様、位相Ｏ０
のＡＰＣをかけることができるからである。
ずれた２つの信号を用意し、これらを１水平周期ごとに
交互に出力するようにすれば解決できる。す力わち、こ
のようにすれば、ＮＴＳＣ方式の場合と同様、位相Ｏ０
のＡＰＣをかけることができるからである。
しかし、上記構成の場合、基準信号Ｒの極性（＋ ４５
°と一４５° ）の切換えタイミングとバースト伯′号
ＣＢの極性（＋４５°と−４５８）の切換えタイミング
が１水平周期分ずれると、ＡＰＣループが成立しなくな
るため、信頼性の面で問題がある。
°と一４５° ）の切換えタイミングとバースト伯′号
ＣＢの極性（＋４５°と−４５８）の切換えタイミング
が１水平周期分ずれると、ＡＰＣループが成立しなくな
るため、信頼性の面で問題がある。
この発明は上記の事情に対処すべくなされた制御の信頼
性を向上させるところにおる。
性を向上させるところにおる。
この発明は上記目的を達成するために、例えば色信号の
周波数変換を例に説明すれば、ＩＤ検波出力をＡＰＣル
ープが定常ロック状態のとき正パルスとすると、ＩＤ検
波出力が２水平周期に渡って負パルスのときバーストよ
りを働かせ、負パルスの後に正パルスが続くときは、基
準イス号の曳位相を他方の位相に切換えるように構成し
たものである。
周波数変換を例に説明すれば、ＩＤ検波出力をＡＰＣル
ープが定常ロック状態のとき正パルスとすると、ＩＤ検
波出力が２水平周期に渡って負パルスのときバーストよ
りを働かせ、負パルスの後に正パルスが続くときは、基
準イス号の曳位相を他方の位相に切換えるように構成し
たものである。
以下、図面を参照してこの発明の実施例を詳細に説明す
る６、 第１図はこの発明の一実施例の構成を示すブロック図で
ある。なお、第１図において、先の第７図と同一部ては
同一符号を付す。
る６、 第１図はこの発明の一実施例の構成を示すブロック図で
ある。なお、第１図において、先の第７図と同一部ては
同一符号を付す。
第１図において、２ノは位相が互いに９０’異なる２つ
の基準信号Ｒ１（＋４５° ）、Ｒ２（−４５° ）を
発生する発振器である。２２はこれら２つの基準信号Ｒ
１、Ｒ，を１水平周期で交互に選択するスイッチである
。２３は周波数変換出力ＦＣに含まれるバースト信号Ｃ
Ｂと基準信号Ｒの位相を比較するＩＤ検波器である。
の基準信号Ｒ１（＋４５° ）、Ｒ２（−４５° ）を
発生する発振器である。２２はこれら２つの基準信号Ｒ
１、Ｒ，を１水平周期で交互に選択するスイッチである
。２３は周波数変換出力ＦＣに含まれるバースト信号Ｃ
Ｂと基準信号Ｒの位相を比較するＩＤ検波器である。
このＩＤ検波器２３はバースト信号ＣＢと基準信号Ｒの
位相が適性状態にある場合はフィルタ出力として正パル
スを出力し、適正状態にないときは負パルスを出力し、
両信号ＣＢ、Ｒの位相切換えタイミングが１水平周期分
ずれているときは、正、負両パルスを交互に出力する。
位相が適性状態にある場合はフィルタ出力として正パル
スを出力し、適正状態にないときは負パルスを出力し、
両信号ＣＢ、Ｒの位相切換えタイミングが１水平周期分
ずれているときは、正、負両パルスを交互に出力する。
そして、正パルスはパルスＲＥＦ−ＩＤとして、負パル
スはパルスＩＤとしていずれも例えば正パルスとして出
力する。これら２つのパルスＩＤ、ＲＥＦ−ＩＤを受け
る制御回路２４は、パルスＩＤが出力されるときは、位
相反転器２５を駆動して、キャリア信号ＣＷの位相を反
転する（パース）ＩＤ処理）。また、パルスＩＤ、ＲＥ
Ｆ−ＩＤが交互に出力されるときは、スイッチ２２を駆
動して、基準信号ＲをＲ１からＲ１に、あるいはＲ３か
らＲ１に変更する。
スはパルスＩＤとしていずれも例えば正パルスとして出
力する。これら２つのパルスＩＤ、ＲＥＦ−ＩＤを受け
る制御回路２４は、パルスＩＤが出力されるときは、位
相反転器２５を駆動して、キャリア信号ＣＷの位相を反
転する（パース）ＩＤ処理）。また、パルスＩＤ、ＲＥ
Ｆ−ＩＤが交互に出力されるときは、スイッチ２２を駆
動して、基準信号ＲをＲ１からＲ１に、あるいはＲ３か
らＲ１に変更する。
以上の処理を第２図、第３図を参照しながら説明する。
ｔず、第２図に示すように、（２ｎ＋１）Ｈ目（但し、
ｎｌｊ整数、Ｈは水平周期）のバースト信号ＣＢと基準
信号Ｒがいずれも２ｎＨ目のカラーパースト信号ＣＢと
基準信号Ｒｆｔそれぞれ９０°進めたものであるとき（
これを同極性とする）、基準信号Ｒとカラーバース）ｆ
ｆ号ＣＢの位相差は２ｎＨ目、（２ｎ＋１）Ｈ目ともに
等しい。二：の場合は、ＩＤ検波器２３のフィルタ出力
は常に同方向のパルスとな正パルスとすると、−くθく
π（適性状態以外）のとき負パルスとなる。
ｎｌｊ整数、Ｈは水平周期）のバースト信号ＣＢと基準
信号Ｒがいずれも２ｎＨ目のカラーパースト信号ＣＢと
基準信号Ｒｆｔそれぞれ９０°進めたものであるとき（
これを同極性とする）、基準信号Ｒとカラーバース）ｆ
ｆ号ＣＢの位相差は２ｎＨ目、（２ｎ＋１）Ｈ目ともに
等しい。二：の場合は、ＩＤ検波器２３のフィルタ出力
は常に同方向のパルスとな正パルスとすると、−くθく
π（適性状態以外）のとき負パルスとなる。
また、第３図に示すように、（２ｎ＋１）Ｈ目のバース
ト信号ＣＢが２ｎＨ目のバースト信号ＣＢより９０°進
み、（２ｎ＋１）Ｈ目の基準信号Ｒが２ ｎ Ｉ−１目
の基準信号Ｒより９０°遅れた状態のとき（これを逆極
性とする）、２ｎＨ目のカラーバースト信号ＣＢに対す
る基準４１号Ｒの位相差をθとすると、この位相差は（
２ｎ＋１ ）Ｈ目ではθ＋πとなる。この場合は、両（
ｉ号Ｉ（、ＣＢの位相切換えタイミングが１水平周期分
ずれているときであ、９．ＩＤ検波器２３のフィルタ出
力は１水平周期ごとに正パルスと負パルスを繰り返す。
ト信号ＣＢが２ｎＨ目のバースト信号ＣＢより９０°進
み、（２ｎ＋１）Ｈ目の基準信号Ｒが２ ｎ Ｉ−１目
の基準信号Ｒより９０°遅れた状態のとき（これを逆極
性とする）、２ｎＨ目のカラーバースト信号ＣＢに対す
る基準４１号Ｒの位相差をθとすると、この位相差は（
２ｎ＋１ ）Ｈ目ではθ＋πとなる。この場合は、両（
ｉ号Ｉ（、ＣＢの位相切換えタイミングが１水平周期分
ずれているときであ、９．ＩＤ検波器２３のフィルタ出
力は１水平周期ごとに正パルスと負パルスを繰り返す。
第４図はＩＤ検波器２３及び制御回路２４の具体的構成
の一例を示す回路図である。以下、ＩＤ検波器２３及び
制御回路２４の動作を第５図及び第６図のタイミングチ
ャートを参照しながらさらに詳細に説明する。
の一例を示す回路図である。以下、ＩＤ検波器２３及び
制御回路２４の動作を第５図及び第６図のタイミングチ
ャートを参照しながらさらに詳細に説明する。
まず、ＡＰＣループが正常にロックしている場合（第２
図で１０＋＜−Ｈの場合）、ＩＤ検波器本体１ａの出力
を受けるフィルタの出力Ｏ１は正パルスであるから、比
較器２ａの出力０゜は常にロウ′″Ｌ”レベルにある。
図で１０＋＜−Ｈの場合）、ＩＤ検波器本体１ａの出力
を受けるフィルタの出力Ｏ１は正パルスであるから、比
較器２ａの出力０゜は常にロウ′″Ｌ”レベルにある。
また、ＳＲシフトレジスタ１ｂの出力Ｏ８は”Ｌ″レベ
ルリセット状態）、ＳＲシフトレジスタ４ｂの出力０６
．ＳＲシフトレジスタ５ｂの出力０゜も″Ｌ″レベルに
ある。さらに％Ｄフリップフロップ回路２ｂの出力０４
はＩＴ Ｌ ｎレベルにあり、Ｔフリップフロップ回路
３ｂの出力Ｏ１は′Ｌ”レベルかハイ″′Ｈ″レベルの
いずれかで安定状態にある。Ｔフリップフロップ回路６
ｂは水平周波数ｆＨのパルスＰＨを１／２分周し、その
出力０１１をスイッチ２２の制御信号として出力してい
る。
ルリセット状態）、ＳＲシフトレジスタ４ｂの出力０６
．ＳＲシフトレジスタ５ｂの出力０゜も″Ｌ″レベルに
ある。さらに％Ｄフリップフロップ回路２ｂの出力０４
はＩＴ Ｌ ｎレベルにあり、Ｔフリップフロップ回路
３ｂの出力Ｏ１は′Ｌ”レベルかハイ″′Ｈ″レベルの
いずれかで安定状態にある。Ｔフリップフロップ回路６
ｂは水平周波数ｆＨのパルスＰＨを１／２分周し、その
出力０１１をスイッチ２２の制御信号として出力してい
る。
なお、バースト信号ＣＢをゲートするパーストゲートパ
ルスＢＧと水平周波数ｆＨのパルスＰＨは第５図に示す
ようなタイミングで出力される。
ルスＢＧと水平周波数ｆＨのパルスＰＨは第５図に示す
ようなタイミングで出力される。
次に、再生色信号Ｃの位相が１８０°ずれた場合は、Ｉ
Ｄ検波器２３のフィルタ出力ＯＩが負パルスとなり、比
較器１ｂよりパルス０１＝ＩＤが出力される（第５図の
タイミング’ｏ）。
Ｄ検波器２３のフィルタ出力ＯＩが負パルスとなり、比
較器１ｂよりパルス０１＝ＩＤが出力される（第５図の
タイミング’ｏ）。
これにより、ＳＲフリップフロップ回路１ｂがセットさ
れる。さらに、次のパルスＰＲの立ち下がシのタイミン
グｔ、で、Ｄフリップフロラプ回路２ｂの出力０４がＨ
”レベルとなる。
れる。さらに、次のパルスＰＲの立ち下がシのタイミン
グｔ、で、Ｄフリップフロラプ回路２ｂの出力０４がＨ
”レベルとなる。
これにより、アンドゲート７ｂが開成し、パルスＰＨの
次の立ち上がりのタイミングｔ３でＳＲフリッププロッ
プ回路１ｂが再びリセットされる。したがって、パルス
ｐａの次の立ち下がりのタイミングｔ４でＤフリップフ
ロラプ回路２ｂの出力０４も”Ｌ″レベルなる。
次の立ち上がりのタイミングｔ３でＳＲフリッププロッ
プ回路１ｂが再びリセットされる。したがって、パルス
ｐａの次の立ち下がりのタイミングｔ４でＤフリップフ
ロラプ回路２ｂの出力０４も”Ｌ″レベルなる。
以上から、アンドゲート８ｂの出力０．はＳＲフリップ
フロップ回路１ｂ及びＤフリップフロラプ回路２ｂの出
力Ｑがいずれも” ｌ−ｉ”レベルの期間だけ′″Ｈ”
レベルになる。したがって、この期間だけアンドゲート
９ｂが開成し、この期間に２つ目のパルスＩＤがくると
（タイミングｔ、）、これはアンドゲート９ｂを通力、
ＳＲフリップフロップ回路４ｂをセットする。このＳＲ
フリップフロップ回路４ｂの出力０６の立ち上がシのタ
イミングｔ、でＴフリップフロラプ回路３ｂの状態が反
転する。これにより、位相反転器２５でキャリア信号Ｃ
Ｗの位相反転が行われ、ＡＰＣループの応答を早める。
フロップ回路１ｂ及びＤフリップフロラプ回路２ｂの出
力Ｑがいずれも” ｌ−ｉ”レベルの期間だけ′″Ｈ”
レベルになる。したがって、この期間だけアンドゲート
９ｂが開成し、この期間に２つ目のパルスＩＤがくると
（タイミングｔ、）、これはアンドゲート９ｂを通力、
ＳＲフリップフロップ回路４ｂをセットする。このＳＲ
フリップフロップ回路４ｂの出力０６の立ち上がシのタ
イミングｔ、でＴフリップフロラプ回路３ｂの状態が反
転する。これにより、位相反転器２５でキャリア信号Ｃ
Ｗの位相反転が行われ、ＡＰＣループの応答を早める。
なお、ＳＲフリップフロップ回路４ｂは、ＳＲフリツブ
フロオブ回路１ｂのリセットにとも々い、再びリセット
されて元の状態に戻る。
フロオブ回路１ｂのリセットにとも々い、再びリセット
されて元の状態に戻る。
次に、基準信号Ｒとカラーパース）（１号ＣＢの極性が
逆の場合は、まず第６図に示すように、ＩＤ検波器２３
のフィルタ出力Ｏ１が負パルスとなシ（タイミング１ｏ
）、比較器２ａよりパルスＩＤが出力される。これに
より、先の第５図の場合と同様、１水平周期後のバース
ト信号ＣＢを含む期間だけ、アンドゲート８ｂの出力０
、が″′Ｈ″レベルと々る。
逆の場合は、まず第６図に示すように、ＩＤ検波器２３
のフィルタ出力Ｏ１が負パルスとなシ（タイミング１ｏ
）、比較器２ａよりパルスＩＤが出力される。これに
より、先の第５図の場合と同様、１水平周期後のバース
ト信号ＣＢを含む期間だけ、アンドゲート８ｂの出力０
、が″′Ｈ″レベルと々る。
この後、ＩＤ検波器２３のフィルタ出力０１が正パルス
となり、比較器３ａからパルスＯ。
となり、比較器３ａからパルスＯ。
−ＲＥＦ−ＩＤが出力される。これがアンドゲート１０
ｂを通ってＳＲフリップフロップ回路５ｂをセットする
。この後、ＳＲフリップフロップ回路５ｂはＳＲフリッ
プフロップ回路１ｂのリセットに伴ないリセットされる
。このＳＲフリップフロップ回路５ｂの出力０９はパー
ストゲートパルスＢＧとナントゲート１１ｂでナンドを
とられる。そのナンド出力とパルスＰＨをインバータゲ
ート１３ｂで反転した反転出力とのアンドがアンドゲー
ト１３ｂでとられる。
ｂを通ってＳＲフリップフロップ回路５ｂをセットする
。この後、ＳＲフリップフロップ回路５ｂはＳＲフリッ
プフロップ回路１ｂのリセットに伴ないリセットされる
。このＳＲフリップフロップ回路５ｂの出力０９はパー
ストゲートパルスＢＧとナントゲート１１ｂでナンドを
とられる。そのナンド出力とパルスＰＨをインバータゲ
ート１３ｂで反転した反転出力とのアンドがアンドゲー
ト１３ｂでとられる。
このアンド出力０．。によｐ％Ｔフリップフロップ回路
６ｂの入力Ｔは１サイクルだけ増え、結局Ｔクリッププ
ロブ１回路６ｂの出力０１１のタイミングは１水平周期
だけずれる。これにより、基準信号Ｒの極性が反転され
、バースト信号ＣＢと同極性となる。
６ｂの入力Ｔは１サイクルだけ増え、結局Ｔクリッププ
ロブ１回路６ｂの出力０１１のタイミングは１水平周期
だけずれる。これにより、基準信号Ｒの極性が反転され
、バースト信号ＣＢと同極性となる。
以上この発明の一実施例を説明したが、この発明はこれ
に限定されるものではない。例えば、パルスＩＤが続け
て出力される場合、キャリア信号ＣＷの位相を反転する
のではなく、リセット信号Ｒの位相を反転するようＫし
てもよい。
に限定されるものではない。例えば、パルスＩＤが続け
て出力される場合、キャリア信号ＣＷの位相を反転する
のではなく、リセット信号Ｒの位相を反転するようＫし
てもよい。
また、この発明は記録時の周波数変換回路その他にも適
用可能である。
用可能である。
Ｃ発明の効果〕
この発明によれば、位相制御の信頼性を向上させること
ができるＡＰＣ回路を提供することができる。
ができるＡＰＣ回路を提供することができる。
第１図はこの発明の一実施例の構成を示すブロック図、
第２図、第３図は第１図の動作を説明するための図、第
４図は第１図の要部の具体的構成の一例を示す図、第５
図、第６図は第４り図である。 １１・・・周波数変換器、１３・・・位相検波器、１５
・・・電圧制御発振器、１７・・・移相器、２ノ・・・
発振器、２２・・・スイッチ、２３・・・ＩＤ検波器、
２４・・・制御回路、２５・・・位相反転器。
第２図、第３図は第１図の動作を説明するための図、第
４図は第１図の要部の具体的構成の一例を示す図、第５
図、第６図は第４り図である。 １１・・・周波数変換器、１３・・・位相検波器、１５
・・・電圧制御発振器、１７・・・移相器、２ノ・・・
発振器、２２・・・スイッチ、２３・・・ＩＤ検波器、
２４・・・制御回路、２５・・・位相反転器。
Claims (1)
- 【特許請求の範囲】 所定の繰り返し周期で出力信号の位相を予じめ定めた第
１、第２の位相に交互に切り換える信号発生手段と、 この信号発生手段の出力信号の基準位相を示す信号を出
力するものであって、上記基準信号の位相を上記信号発
生手段の位相切換え周期に応じて予じめ定めた第３、第
４の位相に交互に切り換える基準信号発生手段と、 上記信号発生手段の出力信号を上記基準信号に位相同期
させる位相制御手段と、 上記信号発生手段の出力信号と上記基準信号の位相を上
記位相切換え周期に応じて比較し、両位相が適性状態に
あるときは正、負どちらか一方の極性のパルスを発生し
、適性状態以外の状態のときは他方の極性のパルスを出
力し、両信号の位相切換えタイミングがずれているとき
正、負のパルスを交互に出力する位相検波手段と、 この位相検波手段より上記他方の極性のパルスが出力さ
れるとき、上記出力信号あるいは基準信号の位相を反転
する位相反転手段と、 上記位相検波手段より上記正、負のパルスが交互に出力
されるとき、上記基準信号の出力位相を他方の位相に切
換える位相切換え手段とを具備した自動位相制御回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60205745A JPS6266793A (ja) | 1985-09-18 | 1985-09-18 | 自動位相制御回路 |
| GB8621707A GB2180420B (en) | 1985-09-18 | 1986-09-09 | Automatic phase control circuit |
| US06/908,027 US4684901A (en) | 1985-09-18 | 1986-09-16 | Automatic phase control circuit |
| KR1019860007770A KR900002308B1 (ko) | 1985-09-18 | 1986-09-16 | 자동위상 제어회로 |
| CN86106251.5A CN1005517B (zh) | 1985-09-18 | 1986-09-16 | 自动相位控制电路 |
| DE3631801A DE3631801C2 (de) | 1985-09-18 | 1986-09-18 | Automatische Phasenregelschaltung insbesondere für ein Videomagnetbandgerät |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60205745A JPS6266793A (ja) | 1985-09-18 | 1985-09-18 | 自動位相制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6266793A true JPS6266793A (ja) | 1987-03-26 |
Family
ID=16511953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60205745A Pending JPS6266793A (ja) | 1985-09-18 | 1985-09-18 | 自動位相制御回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4684901A (ja) |
| JP (1) | JPS6266793A (ja) |
| KR (1) | KR900002308B1 (ja) |
| CN (1) | CN1005517B (ja) |
| DE (1) | DE3631801C2 (ja) |
| GB (1) | GB2180420B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5081427A (en) * | 1990-11-29 | 1992-01-14 | Motorola, Inc. | Fast lock time phase locked loop |
| JPH05161162A (ja) * | 1991-12-10 | 1993-06-25 | Toshiba Corp | 自動位相制御回路 |
| KR0147618B1 (ko) * | 1995-01-26 | 1998-10-15 | 김광호 | 자동위상제어방법 및 이에 적합한 자동위상제어장치 |
| WO2005070123A2 (en) * | 2004-01-14 | 2005-08-04 | Ultimate Support Systems, Inc. | Instrument support methods and apparatus |
| US7109766B2 (en) * | 2004-04-22 | 2006-09-19 | Motorola, Inc. | Adjustable frequency delay-locked loop |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4007429A (en) * | 1976-01-19 | 1977-02-08 | Gte International Incorporated | Phase-locked loop having a switched lowpass filter |
| US4034310A (en) * | 1977-01-05 | 1977-07-05 | Coe Thomas F | Phase-locked loop oscillator |
| US4115745A (en) * | 1977-10-04 | 1978-09-19 | Gte Sylvania Incorporated | Phase lock speed-up circuit |
| US4357707A (en) * | 1979-04-11 | 1982-11-02 | Pertec Computer Corporation | Digital phase lock loop for flexible disk data recovery system |
| US4287480A (en) * | 1980-01-10 | 1981-09-01 | Sperry Corporation | Phase locked loop out-of-lock detector |
| JPS586506A (ja) * | 1981-06-30 | 1983-01-14 | Pioneer Video Corp | 再生信号の時間軸補正装置 |
| JPS59105787A (ja) * | 1982-12-10 | 1984-06-19 | Asahi Optical Co Ltd | 記録情報再生装置の時間軸補正回路 |
-
1985
- 1985-09-18 JP JP60205745A patent/JPS6266793A/ja active Pending
-
1986
- 1986-09-09 GB GB8621707A patent/GB2180420B/en not_active Expired
- 1986-09-16 US US06/908,027 patent/US4684901A/en not_active Expired - Fee Related
- 1986-09-16 CN CN86106251.5A patent/CN1005517B/zh not_active Expired
- 1986-09-16 KR KR1019860007770A patent/KR900002308B1/ko not_active Expired
- 1986-09-18 DE DE3631801A patent/DE3631801C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3631801A1 (de) | 1987-03-26 |
| CN1005517B (zh) | 1989-10-18 |
| GB2180420B (en) | 1989-08-23 |
| GB8621707D0 (en) | 1986-10-15 |
| DE3631801C2 (de) | 1994-12-08 |
| KR870003666A (ko) | 1987-04-18 |
| KR900002308B1 (ko) | 1990-04-10 |
| GB2180420A (en) | 1987-03-25 |
| CN86106251A (zh) | 1987-05-27 |
| US4684901A (en) | 1987-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6266793A (ja) | 自動位相制御回路 | |
| JP2000278123A (ja) | 誤差抑制位相比較回路及びこれを用いたｐｌｌ回路 | |
| JPS58221548A (ja) | 位相同期回路 | |
| JPS6014522A (ja) | デジタル信号に同期したクロツク信号発生装置 | |
| JPH0247653Y2 (ja) | ||
| JP2556542B2 (ja) | 同期回路 | |
| JPS6356083A (ja) | 映像信号記録再生装置 | |
| JPS63245088A (ja) | 自動位相制御回路 | |
| JP2754577B2 (ja) | クロツク再生回路 | |
| JPS5997231A (ja) | 位相同期回路 | |
| JPH0440671A (ja) | Ｐｌｌ装置 | |
| JPH0779167A (ja) | パラレル／シリアル変換方法及び回路 | |
| JPS58136992U (ja) | モータの位相サーボ回路 | |
| JPS62164277A (ja) | クロツク再生装置 | |
| JPH04192722A (ja) | Ｐｌｌ回路 | |
| JPS6149844B2 (ja) | ||
| JPH02100421A (ja) | Ｖｃｏスイッチングスイープ方式 | |
| JPH0335675A (ja) | ビデオ信号のｐｌｌ回路 | |
| JPS628863B2 (ja) | ||
| JPS63200640A (ja) | クロツク信号再生装置 | |
| JPH0341892A (ja) | 自動位相制御回路 | |
| JPS63116521A (ja) | 周波数−電圧変換器 | |
| JPS62136981A (ja) | モ−タの位相制御回路 | |
| JPH0465598B2 (ja) | ||
| JPS61203793A (ja) | 位相検波回路及びこれを用いた時間軸変動補正装置 |