JPH031371A - 記録データ復調回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、光ディスク等の記録媒体に記録されているデ
ータを復調する回路に関する。

背景技術 近年、読出し専用型や追記型の光ディスクが実用化され
、また、書換え可能型の光ディスクについても実用化さ
れようとしている。これらいずれの種類の光ディスクに
おいても、トラックピッチが１〜２μｍ程度と非常に狭
いので、予めディスク上にトラックに追従するための凹
または凸形状のピット又は溝が形成されている。これら
ピット又は溝によってディスクに照射されて反射する光
の回折によりトラックと情報読取用のビームスポットの
ディスク半径方向の相対位置関係を検出することができ
、それによってビームスポットをトラックに追従させる
トラッキングサーボをなすことができる。また、データ
の記録若しくは再生に必要なりロックを生成するための
情報、セクタを区切るための情報、セクタをアクセスす
るための情報、セクタ内部をブロックに区切るための情
報等にもビットが使用され、ピットによる光の回折によ
ってこれら各種の情報が読み取られる。以上の如くディ
スク上に予め形成され光の回折によって情報を得ること
を目的としたビットはエンボスピットと称される。

エンボスピットのディスク上における配置（いわゆるフ
ォーマット）の−例を第３図乃至第５図に示す。

第３図乃至第５図に示すフォーマットにおいては、ディ
スク上に仮想的に渦巻き状に形成されたトラックが１回
転につき１３７６個の等角度のセグメントに分割されて
いる。また、連続する４３個のセグメントで１セクタが
構成されている。従って、１周分のトラック（１トラツ
ク）は、３２セクタで構成されている。

第３図は、１セクタ内のセグメント構成を示す図である
。すべてのセグメントは２バイトのサーボ領域と１６バ
イトのヘッダー領域もしくはデータ領域の計１８バイト
からなっている。第１セグメントは１６バイトのヘッダ
ー領域を有し、第２〜第４３セグメントは１６バイトの
データ領域を有する。なお、サーボ領域、ヘッダー領域
、データ領域のすべてのバイトは、１バイトが１５チヤ
ネルビットに分割されている。

第４図は、サーボ領域の構成を示す図である。

１セグメントのサーボ領域は２バイトからなっている。

サーボ領域を構成する各バイトは、それぞれ第１サーボ
バイト、第２サーボバイトと称される。第１サーボバイ
ト中には２個のエンボスピットが形成されている。これ
らは仮想的なトラック中心からディスク半径方向に関し
て互いに反対方向に約１／４トラツクピツチずつずらし
て形成されている。第１のウォブルドビットＰＷＩは、
第３または第４チヤネルビットの位置に、１６トラツク
ごとに切り替えながら形成され、第２のウォブルドビッ
トＰＷ２は第８チヤネルビットの位置に形成されている
。これら２個のウォブルドビットによって１セグメント
に１回、サンプリング的にトラッキングエラー信号を生
成することができる。すなわち、ビームスポットが仮想
的トラック中心を通過するときは、２個のウォブルドビ
ットの中間を通るから、それぞれのウォブルドビットに
おける回折の程度が等しいため、反射光も等しくなる。

よって、それらの反射光量を光電変換して得られる信号
同士の差をとって得たトラッキングエラー信号はゼロ（
エラーなし）となる。また、ビームスポットが仮想的ト
ラック中心からずれて通過すると、２個のウォブルドビ
ットからの反射光に差が生じるので、ずれの方向と量に
応じたトラッキングエラー信号が得られる。１回転中に
はセグメントが、１．３７６個あるから、各サーボバイ
トでサンプリング的に得られるトラッキングエラー信号
は、連続的に得られるのとほぼ等価であり、トラッキン
グサーボを行うことが可能となる。

また、第２サーボバイト中には１個のエンボスピットが
、第１２チヤシネルビットの位置の、丁度仮想的トラッ
ク中心上に形成されている。これは、クロックビットＰ
Ｃと称される。クロックピットＰＣは、各サーボバイト
中の定位置に、１セグメントに１個ずつあるので、この
ビットから−定間隔で再生される信号にＰＬＬを同期さ
せることによって、チャネルビットレートの周波数のク
ロックを生成することができる。データの記録時は、こ
のクロックによって変調が行なわれ、データの再生時に
もこのクロックによって復調が行なわれる。

なお、ＰＷ２とＰＣの間は鏡面になっているので、ピッ
トの有無に影響されない安定なフォーカスエラーをサン
プリング的に生成することが可能である。

また、ＰＷ２とＰＣとの間隔は、後述する４／１５変調
方変調度いては出現し得ない間隔（１９チヤタネルビッ
ト）となっているので、この間隔を検出することによっ
てセグメント同期を行うことが可能である。

第５図は、ヘッダー領域内の構成を示す図である。第１
バイトは、シンクマークがエンボスビットによって形成
されている。シンクマークは、第２．７，８．９チヤネ
ルビットにピットが形成されており、後述する４／１５
変調方変調度換テーブルにおいて、どのＮＲＺデータに
も対応していない特殊パターンとなっている。よって、
これを検出することによりセクター同期を行うことがで
きる。第２バイトには１トラツク内のセクターアドレス
が、また第３〜第７バイトにはディスク内のトラックア
ドレスがエンボスビットによって形成されている。これ
らは、１バイトごとに後述する４／１５変調方変調度っ
た変調がなされている。

第８〜第１３バイトは用途が決定していないリザーブエ
リアであり、エンボスビットのない鏡面となっている。

第１４〜第１６バイトはレーザパワーコントロールエリ
アとなっており、初期的にはエンボスビットのない鏡面
となっている。ディスクに記録もしくは消去を行うとき
は適正な光パワーで行うことが望ましいが、このエリア
においては、光ピツクアップから試験的に記録もしくは
消去パワーを出射し、それに基づいて出射パワーを補正
することが許されている。

また、データ領域は１６バイトの長さであり、未記録状
態では、エンボスピットのない鏡面となっている。ＮＲ
Ｚデータが１バイトずつ、後述する４／１５変調方変調
度って変調され、この領域に記録される。追記型（ライ
ト・ワンス型）の場合は記録を行うことによって、記録
膜に穴があく等の物理的変化を伴う。光磁気効果を利用
した書換可能型ディスク（以下、光磁気ディスクと称す
る）の場合は、そのような物理的な変化は伴わないが、
記録膜の磁場の向きが反転するような変化を伴う。

なお、１セクター中のデータ領域は１６Ｘ４２−６７２
バイトあり、それらはユーザデータ、誤り訂正符号等か
ら構成されているが、その詳細についてはここでは述べ
ない。

次に、４／１５変調方変調度いて第６図を参照して説明
する。４／１５変調方変調度１バイトを１５チヤネルビ
ットに変換し、この１５箇所のうちから、もとの２５６
通りのＮＲＺデータに対して、変換テーブルによって一
対一に対応する４箇所（奇数番目、偶数番目それぞれ２
箇所す“っ。ただし第１５チヤネルビットを除く。）に
マークを記録する。すなわち追記型の場合は記録膜に穴
をあける等の操作を行い、光磁気ディスクの場合は、記
録膜の磁化の方向を反転させる。なお、第６図に示した
例のように、マーク同士がとなり合う（第１２．１３．
１４チヤネルビット）ことはあるが、となり合わないマ
ーク（第９．１２チヤネルビット）の間は、必ず２チヤ
ネルビット分（第１０．１１チヤネルビット）以上空く
ことになっている。ただし、例外として、あるバイトの
第１４チヤネルビットと次のバイトの第１チヤネルビッ
トがマークとなって、間に１チヤネルビット分（第１５
チヤネルビット）しか空かない場合があるが、もともと
第１５チヤネルビットがマークになることはないので、
復調時に弊害となることはない。

次に、４／１５変調方変調度るデータの復調について説
明する。第６図に、マークに対応した再生波形を示す。

なお、穴あけ記録の場合は、マーク位置での反射光がマ
ークのない位置（ｖｉ面）での反射光よりも暗くなるし
、また、穴あけではない媒体の中には、その逆の変化を
するものがある。

しかし、４／１５変調方変調後マーク位置のレベルと鏡
面でのレベルとに差があれば復調可能であり、よって、
第６図の再生波形も、図中上方が明るいということでは
なく、単に復調回路中のあるポイントの電圧レベルを示
しているものとする。

なお、光磁気ディスクの場合は、鏡面レベルではなく、
消去レベルということになる。復調は、あるバイトの第
１〜第１４チヤネルビットのうちの奇数番目中２箇所と
偶数番目中２箇所のマークの位置が特定できればよい。

よって、たとえば第１〜第１４チヤネルビットのビット
中心においてＡ／Ｄ変換を行い、得られたデジタルデー
タの大小比較を行えば、マークの位置が特定できる。た
とえば第６図の例では、第１．３，５，７，９，１１．
１３チヤネルビットの中で第１３チヤネルビットが最も
レベルが高く、第９チヤネルビットが２番目にレベルが
高い。（この例では、第１４チヤネルビットと次のバイ
トの第１チヤネルビットにマークがあるので、第１５チ
ヤネルビットのレベルが第９チヤネルビットのレベルよ
りも高くなる場合があるが、第１５チヤネルビットはマ
ークになることがないので大小比較の対象とされず、よ
って復調の弊害とはならない。）すなわち、奇数番目の
中では第９及び第１３チヤネルビットにマークがあるこ
とがわかる。同様にして、第２゜４．６，８，１０，１
２．１４の偶数番目のチャネルビットの中では、第１２
．第１４チヤネルビットにマークがあることがわかる。

これら４箇所のマークから変換テーブルによって、もと
のＮＲ２データが復調できる。

要するに、４／１５変調方変調後調においては、各チャ
ネルビットの中心における再生レベルの大小比較をする
ことが基本となっている。

以上の如き光ディスクに記録されたデータを復調する従
来の記録データ復調回路を第７図に示す。

第７図において、ピックアップ（図示せず）から出力さ
れた読取信号であるいわゆるＲＦ（高周波）信号ａは、
復調クロック生成回路１及びトランスバーサルフィルタ
２に供給される。復調クロック生成回路１は、例えばＲ
Ｆ倍信号のピークレベル点に同期した立ち上がりエツジ
を有する所定周波数のクロックを復調クロックｃｋとし
て生成する構成となっている。

トランスバーサルフィルタ２においては、ＲＦ倍信号は
デイレイライン等のアナログ遅延素子３及び４によって
所定時間ずつ順次遅延されたのちアンプ５を介して加減
算回路６に供給される。加減算回路６には更にアンプ７
及び８を介してＲＦ倍信号びアナログ遅延素子３の出力
が供給されている。加減算回路６においては、アンプ８
の出力からアンプ５及び７の出力を差し引いて得られる
信号が形成される。この加減算回路６の出力は、トラン
スバーサルフィルタ２の出力としてアナログ・ディジタ
ル（以下、Ａ／Ｄと称す）変換回路９に供給される。

Ａ／Ｄ変換回路９においては、復調クロックｃｋの例え
ば立ち上がりエツジによってＲＦ倍信号の瞬時レベルの
サンプリングがなされ、得られたサンプル値に応じたｎ
　（ｎは自然数）ビットのディジタルデータが生成され
る。このＡ／Ｄ変換回路９の出力データは、復調回路１
０に供給されて例えば４／１５変調方変調後る復調処理
がなされる。

以上の構成におけるトランスバーサルフィルタ２におけ
るアンプ５及び７のゲインをＫｌ、アンプ８のゲインを
ＫＯ，アナログ遅延素子３．４の遅延時間をＴとすると
、トランスバーサルフィルタ２の周波数特性Ｇ（ｊω）
は、次式で表わされる。

Ｇ（ｊω） −ｊωＴ ＝Ｋｐｅ　　　　−に１　（１＋ｅ″″２　Ｊ　（Ｊ　
Ｔ　＞−ｅ−″”Ｔ（Ｋｏ　−に＋　（ｅ　ｊ″）Ｔ　
″ｊｕＴ、。

＋ｅ ＝ｅ−ｊ″）Ｔ（Ｋｏ　−２に＋　Ｏ）ＳωＴ）　−（
１）（１）式におけるｅ　−ｊ　ＪＴは、一定の遅延が
あることを示し、（Ｋｏ　　２に＋囲ωＴ）は、ゲイン
を表わしている。

従って、トランスバーサルフィルタ２のゲインは、第８
図に示す如くなる。このトランスバーサルフィルタ２に
よって、周波数１７２Ｔを中心とする周波数帯域に存在
する成分のレベル低下が補償され、波形等化すなわちＲ
Ｆ倍信号波形を元の記録信号の波形に近い波形とする波
形処理がなされる。この結果、復調回路１０における誤
復調が防止され、エラーレートの向上を図ることができ
ることとなる。

以上の如き従来の記録データ復調回路においては、アナ
ログ遅延素子のバラツキやアンプゲインのバラツキによ
って等化特性が変動し、調整作業が必要な場合が生じる
という欠点があった。また、等化特性を変更したい場合
にはアンプのゲインを変更しなければならないので、等
化特性の変更によってエラーレートの向上を図ることは
困難であった。また、アナログ遅延素子は、高価である
と共にＩＣ化が困難な部品であるので、従来の記録デー
タ復調回路においては製造コストが高いと共にＩＣ化が
困難であるという欠点もあった。

発明の概要 本発明は、上記した点に鑑みてなされたものであって、
調整作業が不要であると共にエラーレートの向上及びＩ
Ｃ化が容易に行なえ、かつ製造コストが安価な記録デー
タ復調回路を提供することを目的とする。

本発明による記録データ復調回路においては、記録媒体
から読み取られた読取信号中のクロック情報によって所
定周波数のクロックを生成し、このクロックによって読
取信号のサンプリングを行なって得られたサンプル値を
順次ディジタルデータに変換し、得られたディジタルデ
ータをクロックによってクロックの周期に対応する時間
だけ第１データ保持手段に保持し、この第１データ保持
手段の出力データをクロックによってクロックの周期に
対応する時間だけ第２データ保持手段に保持し、上記デ
ィジタルデータと第２データ保持手段の出力データとを
加算し、得られたデータと第１データ保持手段の出力デ
ータのうちの少なくとも一方に所定の値を掛け合わせて
得た値と他方との差に応じたデータを生成し、生成され
たデータをクロックによって復調処理するようにしてい
る。

実施例 以下、本発明の実施例につき第１図及び第２図を参照し
て詳細に説明する。

第１図において、復調クロック生成回路１．　Ａ／Ｄ変
換回路９及び復調回路１０は、第７図の回路と同様に接
続されている。しかしながら、本例においては、Ａ／Ｄ
変換回路９から出力されたｎビットのデータは、ディジ
タル波形等化回路２０を介して復調回路１０に供給され
ている。

ディジタル波形等化回路２０において、Ａ／Ｄ変換回路
９の出力データＷはｎビットの並列レジスタ２１及びｎ
ビットの全加算器２２に供給される。並列レジスタ２１
のクロック入力端子には復調クロックｃｋが供給されて
おり、この復調クロックｃｋの例えば立ち上がりエツジ
によってＡ／Ｄ変換回路９の出力データＷが並列レジス
タ２１に保持される。この並列レジスタ２１の出力デー
タＸは、ｎビットの並列レジスタ２３及び減算器２４に
供給される。並列レジスタ２３のクロック入力端子には
復調クロックｃｋが供給されており、この復調クロック
ｃｋの例えば立ち上がりエツジによって並列レジスタ２
３の出力データが保持される。

この並列レジスタ２３の出力データＹは、全加算器２２
に供給されてＡ／Ｄ変換回路９の出力データＷと加算さ
れる。全加算器２２の出力データは、定数乗算回路２５
に供給される。

定数乗算回路２５において、全加算器２２から出力され
るキャリービット及びｎビットの加算出力データを形成
する各ビットは端子Ａ４〜Ａｎ＋４の各々に供給されて
いる。これら端子へ４〜Ａ　ｎ＋４と共に一直線上に配
置された端子Ａ１〜Ａ３は接地されている。また、端子
Ａ３〜Ａｎ１２の各々に対向する如く端子８１〜Ｂｏの
各々が配置されている。

これら端子８１〜Ｂｎの各々は；接続ケーブル等によっ
て端子Ａ、−Ａｏの各々、端子Ａ２〜Ａ　ｎｉｌの各々
、端子Ａ　３〜Ａ　Ｗの各々、端子Ａ　Ａ　〜Ａ　ｎ＋
３の各々のうちのいずれか１と接続される。

端子８１〜Ｂｎの各々が端子Ａ１〜Ａｎの各々に接続さ
れた場合は、端子８１〜Ｂｎには全加算器２２の出力デ
ータを下位ビット方向に４ビットだけシフトして得られ
るデータすなわち全加算器２２の出力データに１／１６
を掛け合わせて得られるデータが導出される。また、端
子８１〜Ｂｎの各々が端子Ａ２〜Ａ　ｎｎの各々に接続
された場合は、端子８１〜Ｂｎには全加算器２２の出力
データを下位ビット方向に３ビットだけシフトして得ら
れるデータすなわち全加算器２２の出力データに１／８
を掛け合わせて得られるデータが導出される。また、端
子８１〜Ｂｎの各々が端子Ａ３〜Ａｎ＋２の各々に接続
された場合は、端子Ｂ、％Ｂｎには全加算器２２の出力
データに１／４を掛け合わせて得られるデータが導出さ
れ、端子Ｂ１〜Ｂ。の各々が端子Ａ４〜Ａ　ｎ１３の各
々に接続された場合は、端子８１〜Ｂｎには全加算器２
２の出力データに１／２を掛け合わせて得られるデータ
が導出される。

端子Ｂ１〜Ｂｎに導出されたデータは、定数乗算回路２
５の出力データとして減算器２４に供給される。

減算器２４においては、並列レジスタ２１の出力データ
Ｘから定数乗算回路２５の出力データが差し引かれる。

この減算器２４の出力データは、ディジタル波形等化回
路２０の出力データとして復調回路１０に供給される。

以上の構成において、第２図（Ａ）に示す如きＲＦ信信
号炉Ａ／Ｄ変換回路９に供給されると、同図（Ｂ）に示
す如き復調クロックｃｋが復調クロック生成回路１から
出力される。Ａ／Ｄ変換回路９においては、この復調ク
ロックｃｋの立ち上がりエツジによってＲＦ信信号炉サ
ンプリングがなされ、ＲＦ信信号炉おける復調クロック
ｃｋの立ち上がりエツジに対応する点Ｎ、（Ｎ＋１）、
（Ｎ＋２）の瞬時レベルがサンプル値として取り込まれ
る。こののち、Ａ／Ｄ変換回路９から第２図（Ｃ）に示
す如＜ＲＦ信信号炉おける点Ｎ、（Ｎ＋１）。

（Ｎ＋２）の瞬時レベルに応じたディジタルデータが復
調クロックｃｋの立ち上がりエツジに対してＡ／Ｄ変換
回路９における信号遅延時間に対応する時間遅れＴｄｌ
をもって出力される。

このＡ／Ｄ変換回路９の出力データＷは、復調クロック
ｃｋの立ち上がりエツジによって並列レジスタ２１に保
持される。上記した如く復調クロックｃｋの立ち上がり
エツジに対して時間遅れＴｄ。

をもってＲＦ信信号炉瞬時レベルに応じたデータがＡ／
Ｄ変換回路９から出力されるので、第２図（Ｄ）に示す
如く並列レジスタ２１には１クロック期間前すなわち復
調クロックｃｋの周期に対応する時間だけ前の時点にお
けるＲＦ信信号炉瞬時レベルに応じたデータが保持され
る。

この並列レジスタ２１の出力データＸは、復調クロック
ｃｋの立ち上がりエツジによって並列レジスタ２３に保
持される。並列レジスタ２１においても信号遅延時間Ｔ
ｄ２が存在するので、第２図（Ｅ）に示す如く並列レジ
スタ２３には２クロツク前すなわち復調クロックｃｋの
周期の２倍に対応する時間だけ前の時点におけるＲＦ信
信号炉瞬時レベルに応じたデータが保持される。

従って、これら並列レジスタ２１．２３は、入力を１ク
ロック期間だけ遅延する遅延素子として作用することと
なる。

並列レジスタ２３の出力データＹは、全加算器２２に供
給されてデータＷと加算されたのち定数乗算回路２５に
供給されて定数Ｋが掛け合わされ、得られたデータＫ（
Ｖ＋Ｙ）は第２図（Ｆ）に示す如くデータＷに対して全
加算器２２における信号遅延時間に対応する時間遅れＴ
ｄ３をもって出力される。

定数乗算回路２５の出力データＫ（Ｖ＋Ｙ）は、減算器
２４に供給され、データＸからデータＫ（Ｖ＋Ｙ）が差
し引かれ、得られたデータ［Ｘ−Ｋ（Ｗ＋Ｙ）］は第２
図（Ｇ）に示す如くデータＫ（Ｖ＋Ｙ）に対して減算器
２５における信号遅延時間に対応する時間遅れＴｄ４を
もって出力される。

この減算器２４の出力データ［Ｘ−Ｋ（Ｗ＋Ｙ）］が復
調回路１０に供給されるので、復調回路１０においては
、第２図（Ｈ）に示す如きデータが復調クロックｃｋに
よって保持され、復調処理がなされる。

以上の動作において、並列レジスタ２１．２３は、入力
を１クロック期間だけ遅延する遅延素子として作用する
ので、ディジタル波形等化回路２０は、第７図の回路に
おけるトランスバーサルフィルタ２の等価回路として作
用する。このため、復調回路１０における誤復調が防止
され、エラーレートの向上を図ることができることとな
る。

尚、ディジタル波形等化回路２０においては、ＲＦ倍信
号周波数帯域の上限に比して低い周波数の復調クロック
ｃｋによって波形等化処理がなされているが、復調回路
１０においては復調クロックｃｋの立ち上りエツジの発
生時のデータのみを保持して復調処理がなされるので、
復調クロックｃｋの立ち上りエツジの発生時のデータの
みの波形等化処理がなされればよいこととなり、問題は
ない。

また、定数乗算回路２５において、全加算器２２の出力
データに掛け合わされる乗数にの値が１／１６である場
合は、ディジタル波形等化回路２０のゲインは、（１）
式にに□−１，に＋　−１／１６を代入することにより
求まり、９／８（→２゜２ｃＢ）となる。同様にして乗
数にの値が１／８である場合は、ディジタル波形等化回
路２０のゲインは４．４ｄＢとなる。また、乗数にの値
が１／４である場合は、ディジタル波形等化回路２０の
ゲインは９゜５ｄ３となる。また、乗数にの値が１／２
である場合は、ディジタル波形等化回路２０のゲインは
閃となる。

このように、乗数にの値によって等化特性が変化するが
、乗数にの値の変更は、端子Ａ１〜Ａ　ｎ１４と端子８
１〜Ｂｎ間の接続を変更するだけで行なえるので、等化
特性の変更は容易である。

発明の効果 以上詳述した如く本発明による記録データ復調回路にお
いては、記録媒体から読み取られた読取信号中のクロッ
ク情報によって所定周波数のクロックを生成し、このク
ロックによって読取信号のサンプリングを行なって得ら
れたサンプル値を順次ディジタルデータに変換し、得ら
れたディジタルデータをクロックによってクロックの周
期に対応する時間だけ第１データ保持手段に保持し、こ
の第１データ保持手段の出力データをクロックによって
クロックの周期に対応する時間だけ第２データ保持手段
に保持し、上記ディジタルデータと第２データ保持手段
の出力データとを加算し、得られた加算データと第１デ
ータ保持手段の出力データのうちの少なくとも一方に所
定の値を掛け合わせて得た値と他方との差に応じたデー
タを生成し、生成されたデータをクロックによって復調
処理するようにしている。

従って、本発明による記録データ復調回路においては、
第１及び第２データ保持手段によって読取信号に対応す
るディジタルデータの遅延がなされて波形等化処理がな
されることとなってアナログ遅延素子が不要となる故、
アナログ遅延素子のバラツキによる等化特性の変動が防
止され、調整作業が不要となる。また、加算データと第
１データ保持手段の出力データのうちの少なくとも一方
に所定の値を掛け合わせるに際して、所定の値に応じた
ビット数だけ該一方のデータがシフトされるように該一
方のデータの伝送線の接続をなすだけでよいので、該一
方のデータの伝送線の接続の変更のみによって等化特性
の変更が行なえることとなり、等化特性の変更によるエ
ラーレートの向上が容易に行なえるのである。また、ア
ナログ遅延素子が不要なので、ＩＣ化が容易であると共
に製造コストを安価にすることができるのである。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路ブロック図、第
２図は、第１図の各部の作用を示すタイミングチャート
、第３図乃至第５図は、記録ディスクの記録フォーマッ
トの一例を示す図、第６図は、データ領域の記録状態と
読取信号の波形との対応を示す図、第７図は、従来の復
調処理回路を示すブロック図、第８図は、トランスバー
サルフィルタ２の周波数特性を示すグラフである。 主要部分の符号の説明 １・・・・・・復調クロック生成回路 ９・・・・・・Ａ／Ｄ変換回路 １０・・・・・・復調回路 ２１．２３・・・・・・並列レジスタ ２２・・・・・・全加算器 ２４・・・・・・減算器 ２５・・・・・・定数乗算回路 出願人　　　パイオニア株式会社

Claims (2)

【特許請求の範囲】
1. （１）記録媒体から読み取られた読取信号中のクロック
   情報によって所定周波数のクロックを生成するクロック
   生成手段と、前記クロックによって前記読取信号のサン
   プリングを行なって得られたサンプル値を順次ディジタ
   ルデータに変換するアナログ・ディジタル変換手段と、
   前記アナログ・ディジタル変換手段の出力データを前記
   クロックによって前記クロックの周期に対応する時間だ
   け保持して出力する第１データ保持手段と、前記第１デ
   ータ保持手段の出力データを前記クロックによって前記
   クロックの周期に対応する時間だけ保持して出力する第
   ２データ保持手段と、前記アナログ・ディジタル変換手
   段の出力データと前記第２データ保持手段の出力データ
   とを加算する加算手段と、前記加算手段の出力データと
   前記第１データ保持手段の出力データのうちの少なくと
   も一方に所定の値を掛け合わせて得た値と他方との差に
   応じたデータを生成するデータ生成手段と、前記データ
   生成手段の出力データを前記クロックによって復調処理
   する復調処理手段とからなる記録データ復調回路。
2. （２）前記データ生成手段は、前記一方のデータを形成
   する第１所定数ビットと前記第１所定数ビットに上位ビ
   ットを形成する如く付加されたビット値０の第２所定数
   ビットとが供給される複数の第１端子と、前記第１端子
   のうちのいずれかと接続されるべく配置された複数の第
   ２端子とを含み、前記第２所定数ビットのうちの下位の
   第３所定数ビット及び前記第１所定数ビットうちの上位
   の第４所定数ビットが供給されている第１端子の各々を
   順次前記第２端子の各々に接続すると共に前記第２端子
   に導出されたデータを前記一方のデータに所定の値を掛
   け合わせて得たデータとすることを特徴とする請求項１
   記載の記録データ復調回路。