JPH03139934A - Cmiデータ復号用クロック発生回路 - Google Patents
Cmiデータ復号用クロック発生回路Info
- Publication number
- JPH03139934A JPH03139934A JP1278249A JP27824989A JPH03139934A JP H03139934 A JPH03139934 A JP H03139934A JP 1278249 A JP1278249 A JP 1278249A JP 27824989 A JP27824989 A JP 27824989A JP H03139934 A JPH03139934 A JP H03139934A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- phase difference
- timing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 13
- 230000003111 delayed effect Effects 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 6
- 230000001934 delay Effects 0.000 claims description 3
- 238000000605 extraction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はCMIデータ復号用クロック発生回路に関し、
特にCMIデータから抽出されたデータ復号用のタイミ
ングクロックを用いてCMIデータを復号するCMIデ
ータ復号回路におけるクロック発生回路に関するもので
ある。
特にCMIデータから抽出されたデータ復号用のタイミ
ングクロックを用いてCMIデータを復号するCMIデ
ータ復号回路におけるクロック発生回路に関するもので
ある。
従来技術
CMIデータ復号回路であるCMIデーコダでは、人力
されたCMIデータからデータ復号用にクロック信号を
抽出し、この抽出クロックを用いてCMIデータのデコ
ードを行っている。
されたCMIデータからデータ復号用にクロック信号を
抽出し、この抽出クロックを用いてCMIデータのデコ
ードを行っている。
この場合、データ復号用タイミングクロックと復号され
るべきデータとの位相差は最適値がπ/2ラジアンであ
り、よってこの最適位相差となるように当該位相差を、
虎整する必要がある。従来では、この調整を人手により
行っており、その方法を第3図の回路を用いて説明する
。
るべきデータとの位相差は最適値がπ/2ラジアンであ
り、よってこの最適位相差となるように当該位相差を、
虎整する必要がある。従来では、この調整を人手により
行っており、その方法を第3図の回路を用いて説明する
。
周波数fOのCMIデータはCMIデコーダ1()にお
いてデコー ドされる。この場合、タイミング抽出回路
4により、データから抽出された周波if口のクロック
104からデコード用のタイミングクロック110が生
成される。
いてデコー ドされる。この場合、タイミング抽出回路
4により、データから抽出された周波if口のクロック
104からデコード用のタイミングクロック110が生
成される。
そのために、遅延回路6が設けられており、この遅延回
路6によりmぽ類(rnは2以上の整数)の遅延を抽出
クロック104に与えて、m本の遅延クロック109が
発生される。この01木の遅延クロック109を択一的
に導出すべくマルチプレクサ9とスイッチ15とが設け
られており、この選択クロックllOがデコード用タイ
ミングクロックとされている。
路6によりmぽ類(rnは2以上の整数)の遅延を抽出
クロック104に与えて、m本の遅延クロック109が
発生される。この01木の遅延クロック109を択一的
に導出すべくマルチプレクサ9とスイッチ15とが設け
られており、この選択クロックllOがデコード用タイ
ミングクロックとされている。
この場合、データとタイミングクロックとの関係はπ/
2ラジアンの位相差を有するように設定されるのが最適
であり、よって調整者はこの位相関係をオシロスコープ
を観測しつつスイッチ15を順次切換え、上記最適位相
差になったときの遅延クロックをタイミングクロック1
10としているのである。
2ラジアンの位相差を有するように設定されるのが最適
であり、よって調整者はこの位相関係をオシロスコープ
を観測しつつスイッチ15を順次切換え、上記最適位相
差になったときの遅延クロックをタイミングクロック1
10としているのである。
この様に従来技術では、データとタロツクとの位相タイ
ミングの、訝整を人手により行っているので、時間と手
間がかかり、また正確性に欠けるという欠点がある。
ミングの、訝整を人手により行っているので、時間と手
間がかかり、また正確性に欠けるという欠点がある。
発明の目的
そこで、本発明はかかる従来技術の欠点を解消すべくな
されたものであり、その1−1的とするところは、自動
的にデータとクロックとの位1rl関係を最適に設定す
ることがIIJ能なCMIデーク復号用のクロック発生
回路を171 共することにある。
されたものであり、その1−1的とするところは、自動
的にデータとクロックとの位1rl関係を最適に設定す
ることがIIJ能なCMIデーク復号用のクロック発生
回路を171 共することにある。
発明の構成
本発明によれば、CMIデータから抽出されたデータ復
号用のタイミングクロックを用いて前記CM!データを
復号するCM!データ復号回路におけるクロック発生回
路であって、前記タイミングクロックと同一の周波数を
有するクロックを発振する発振手段と、この発振クロッ
クにλIしてm種類(mは2以」二の整数)の遅延を与
えてm本の遅延クロックを発生する遅延手段と、このm
木の遅延クロックを所定周期で順次択一的に導出する選
択手段と、この選択された遅延クロックと前記発振クロ
ックとの位相差が予め設定された所定値になったことを
検出する位)0差検出手段と、この検出手段の検出タイ
ミングに応答してそのとき選択されている遅延クロック
を以後データ復号用のタイミングクロックとして出力す
る手段とを含むことを特徴とするクロック発生回路がi
Wられる。
号用のタイミングクロックを用いて前記CM!データを
復号するCM!データ復号回路におけるクロック発生回
路であって、前記タイミングクロックと同一の周波数を
有するクロックを発振する発振手段と、この発振クロッ
クにλIしてm種類(mは2以」二の整数)の遅延を与
えてm本の遅延クロックを発生する遅延手段と、このm
木の遅延クロックを所定周期で順次択一的に導出する選
択手段と、この選択された遅延クロックと前記発振クロ
ックとの位相差が予め設定された所定値になったことを
検出する位)0差検出手段と、この検出手段の検出タイ
ミングに応答してそのとき選択されている遅延クロック
を以後データ復号用のタイミングクロックとして出力す
る手段とを含むことを特徴とするクロック発生回路がi
Wられる。
実施例
以下、図面を参照して本発明の詳細な説明する。
第1図は本発明の実施例のブロック図である。
図において、発振器1はCMIデータと同一周波数fO
のクロックを発振する発振器であり、イニシャライズパ
ルス発生器2はクロック位相、凋整指示時に発生される
イニシャライズ信号によってトリガされイニシャライズ
パルス1(11を発生する。
のクロックを発振する発振器であり、イニシャライズパ
ルス発生器2はクロック位相、凋整指示時に発生される
イニシャライズ信号によってトリガされイニシャライズ
パルス1(11を発生する。
このイニシャライズパルス101によりRSフリップフ
ロップ(FF)14がセットされ、イニシャライズモー
ド(すなわち、クロック位相1.1整モード)となる。
ロップ(FF)14がセットされ、イニシャライズモー
ド(すなわち、クロック位相1.1整モード)となる。
このFF14によるイニシャライズモードは科目4に応
答して、第1及び第2のセレクタ3及び7、レジスタ1
3が制御されている。第1−のセレクタ3はCMIデー
タと発振器1の発振クロック102とのいずれかを選択
するものであり、イニシャライズモード時には発振クロ
ック102を選択する。
答して、第1及び第2のセレクタ3及び7、レジスタ1
3が制御されている。第1−のセレクタ3はCMIデー
タと発振器1の発振クロック102とのいずれかを選択
するものであり、イニシャライズモード時には発振クロ
ック102を選択する。
第2のセレクタ7はカウンタ8の出力とレジスタ13の
出力とのいrれかを選択するものであり、イニシャライ
ズモード時にはカウンタ8の出力を選択する。
出力とのいrれかを選択するものであり、イニシャライ
ズモード時にはカウンタ8の出力を選択する。
分周回路5はタイミング抽出回路4の出力クロック10
4を1/nに分周するものであり、(1/fO)Xn>
τ(τは直流成分比較回路12の積分器の時定数)に選
択され、この分周出力[05によリカウンタ8がカウン
トアツプされる。
4を1/nに分周するものであり、(1/fO)Xn>
τ(τは直流成分比較回路12の積分器の時定数)に選
択され、この分周出力[05によリカウンタ8がカウン
トアツプされる。
イニシャライズモード時には、第2のセレクタ7はカウ
ンタ8の値を選択]7てマルチプレクサ9の選択信号と
しているので、カウンタ8の内容が初期幀“0゛からカ
ウントアツプされる毎に、マルチプレクサ9はデイレイ
回路6の出力クロックIIOの選択を順次切換える。
ンタ8の値を選択]7てマルチプレクサ9の選択信号と
しているので、カウンタ8の内容が初期幀“0゛からカ
ウントアツプされる毎に、マルチプレクサ9はデイレイ
回路6の出力クロックIIOの選択を順次切換える。
位I11比較回路]1はこのマルチプレクサ9の選択遅
延クロック110と発振クロック102との位相比較を
行い、その位相差に応じた位相差信号illを発生する
。直流成分比較回路12はこの位ト11差信号111の
直流成分と、発振クロック102の直流成分とを比較し
、両者が一致したときに一致険出信号112を発生する
。
延クロック110と発振クロック102との位相比較を
行い、その位相差に応じた位相差信号illを発生する
。直流成分比較回路12はこの位ト11差信号111の
直流成分と、発振クロック102の直流成分とを比較し
、両者が一致したときに一致険出信号112を発生する
。
レジスタ13はこの一致険出信号112の発生に応答し
て第2のセレクタ7により選択されているカウンタ8の
その時の値10Bを取込み、以降これを保持する。この
レジスタ8の保持内容[07は第2のセレクタ7の他人
力となり、通常動作モード時には、このレジスタ保持内
容107がマルチプレクサ9の選択信号となる。
て第2のセレクタ7により選択されているカウンタ8の
その時の値10Bを取込み、以降これを保持する。この
レジスタ8の保持内容[07は第2のセレクタ7の他人
力となり、通常動作モード時には、このレジスタ保持内
容107がマルチプレクサ9の選択信号となる。
カウンタ8のキャリイ出力113によりFF14がリセ
ットされ、よってこのQ出力114により、第1及び第
2のセレクタ3及び7が通常モードに切換ってCM!デ
ータ及びレジスタ13の出力107を夫々出力すると)
1.に、カウンタ8がリセットされ、以降通常動作モー
ドとなる。この通常動作モード時には、CMIデータは
CMIデコーダ1(]へ人力され、マルチプレクサ9か
らのタイミングクロックllOによりデコードされるこ
とになる。
ットされ、よってこのQ出力114により、第1及び第
2のセレクタ3及び7が通常モードに切換ってCM!デ
ータ及びレジスタ13の出力107を夫々出力すると)
1.に、カウンタ8がリセットされ、以降通常動作モー
ドとなる。この通常動作モード時には、CMIデータは
CMIデコーダ1(]へ人力され、マルチプレクサ9か
らのタイミングクロックllOによりデコードされるこ
とになる。
第2図は第1図のブロックの動作を示す各部信号の波形
を示すタイミングクロックである。イニシャライズ信号
が入ると、イニシャライズパルス発生回路2はワンショ
ットのイニシャライズパルス101を発生ずる。FF1
4はイニシャライズパルス101でイニシャライズモー
ドにセットされる(ハイレベル出力)。
を示すタイミングクロックである。イニシャライズ信号
が入ると、イニシャライズパルス発生回路2はワンショ
ットのイニシャライズパルス101を発生ずる。FF1
4はイニシャライズパルス101でイニシャライズモー
ドにセットされる(ハイレベル出力)。
第1のセIノクタ3はイニシャライズモード時には周波
数foで発振する発振クロック102を選択して出力す
るから、タイミング抽出回路4はこのfOの抽出りlコ
ック[04を出力し、これがデイレイ回路6によってr
naりの遅延がqえられ、m木の遅延クロック109と
して出力される。
数foで発振する発振クロック102を選択して出力す
るから、タイミング抽出回路4はこのfOの抽出りlコ
ック[04を出力し、これがデイレイ回路6によってr
naりの遅延がqえられ、m木の遅延クロック109と
して出力される。
カウンタ8はイニシャライズモード時に分周クロックl
口5の数をmまでカウントアツプして、カウントデータ
106を出力する。第2のセレクタ7はイニシャライズ
モードにおいてはカウントデータ106を選択し7、第
2のセレクタ出力信号108として出力しているので、
マルチプレクサ9の出力である選択クロック110は分
周クロック[05の1周期(n / f O[scc]
)毎に切換えられる。これによって、第1のセレクタ
3の出力信号103と選択クロック110との位相差を
、カウンタ8がカウントアツプするに従って、ステップ
式に変化させることができる。
口5の数をmまでカウントアツプして、カウントデータ
106を出力する。第2のセレクタ7はイニシャライズ
モードにおいてはカウントデータ106を選択し7、第
2のセレクタ出力信号108として出力しているので、
マルチプレクサ9の出力である選択クロック110は分
周クロック[05の1周期(n / f O[scc]
)毎に切換えられる。これによって、第1のセレクタ
3の出力信号103と選択クロック110との位相差を
、カウンタ8がカウントアツプするに従って、ステップ
式に変化させることができる。
位相比較回路11は第1のセレクタ3の出力13号10
3と選択クロック1.10のCMIデータの切れ[1か
ら選択クロック110の立上り(又は立下り)までの位
相差に相当するパルス幅の位相差パルスtitを出力す
る。
3と選択クロック1.10のCMIデータの切れ[1か
ら選択クロック110の立上り(又は立下り)までの位
相差に相当するパルス幅の位相差パルスtitを出力す
る。
直流成分比較回路12は積分器(時定数τ)とコンパレ
ータによって構成されており、位[[1差パルスIII
のDCレベルと第1のセレクタ3の出力信号103のD
Cレベルの1/2とを比較することによって、位相策パ
ルスIHのデユーティ比が1/4の点を境[1として、
出力である直流成分比較信号112を変化させる。この
変化点が所望の位#lI差π/2のとき生じるので、直
流成分比較信号112の変化のタイミングでレジスタ1
3にカウントデータtoeを保持しておく。
ータによって構成されており、位[[1差パルスIII
のDCレベルと第1のセレクタ3の出力信号103のD
Cレベルの1/2とを比較することによって、位相策パ
ルスIHのデユーティ比が1/4の点を境[1として、
出力である直流成分比較信号112を変化させる。この
変化点が所望の位#lI差π/2のとき生じるので、直
流成分比較信号112の変化のタイミングでレジスタ1
3にカウントデータtoeを保持しておく。
カウンタ8はm個カウントするとキャリイバルス113
を出ツノし、FF 14をリセットし、通常動作モード
に切換える。通常動作モードに切換ゎると、第2のセレ
クタ7はレジスタ13に保持されたデータを選択するの
で、マルチプレクサ9は第1のセレクタ3の出力信号1
03と選択クロック110との位tII差がπ/2近辺
である様な遅延クロックを出力することになる。また5
通常動作モードでは、第1のセレクタ3はCMIデータ
を選択して出力するため、C〜IIデコーダ1oでは、
データとクロックのタイミング関係がほぼ最適となる(
データとクロックの位1目差−π/2が最適)。
を出ツノし、FF 14をリセットし、通常動作モード
に切換える。通常動作モードに切換ゎると、第2のセレ
クタ7はレジスタ13に保持されたデータを選択するの
で、マルチプレクサ9は第1のセレクタ3の出力信号1
03と選択クロック110との位tII差がπ/2近辺
である様な遅延クロックを出力することになる。また5
通常動作モードでは、第1のセレクタ3はCMIデータ
を選択して出力するため、C〜IIデコーダ1oでは、
データとクロックのタイミング関係がほぼ最適となる(
データとクロックの位1目差−π/2が最適)。
発明の効果
以」二説明したように、本発明によれば、タイミング抽
出したクロックの遅1ffiを最適値に自動設定するこ
とにより、従来オシロスコープ等でデー夕とタロツクの
位を1差を人手で合せていた作業が不要となり、単にイ
ニシャライズ信号を人力するだけで簡単にできるという
効果がある。
出したクロックの遅1ffiを最適値に自動設定するこ
とにより、従来オシロスコープ等でデー夕とタロツクの
位を1差を人手で合せていた作業が不要となり、単にイ
ニシャライズ信号を人力するだけで簡単にできるという
効果がある。
第1図は本発明の実施例のブロック図、第2図は本発明
の実施例の動作を示すタイミングチャート、第3図は従
来技術を説明するブロック図である。 主要部分の符号の説明 1・・・・・・発振器 6・・・・・・デイレイ回路 9・・・・・・マルチプレクサ 10・・・・・・CMIデコーダ 11・・・・・・位相比較回路 12・・・・・・直流成分比較回路 13・・・・・・レジスタ
の実施例の動作を示すタイミングチャート、第3図は従
来技術を説明するブロック図である。 主要部分の符号の説明 1・・・・・・発振器 6・・・・・・デイレイ回路 9・・・・・・マルチプレクサ 10・・・・・・CMIデコーダ 11・・・・・・位相比較回路 12・・・・・・直流成分比較回路 13・・・・・・レジスタ
Claims (1)
- (1)CMIデータから抽出されたデータ復号用のタイ
ミングクロックを用いて前記CMIデータを復号するC
MIデータ復号回路におけるクロック発生回路であって
、前記タイミングクロックと同一の周波数を有するクロ
ックを発振する発振手段と、この発振クロックに対して
m種類(mは2以上の整数)の遅延を与えてm本の遅延
クロックを発生する遅延手段と、このm本の遅延クロッ
クを所定周期で順次択一的に導出する選択手段と、この
選択された遅延クロックと前記発振クロックとの位相差
が予め設定された所定値になったことを検出する位相差
検出手段と、この検出手段の検出タイミングに応答して
そのとき選択されている遅延クロックを以後データ復号
用のタイミングクロックとして出力する手段とを含むこ
とを特徴とするクロック発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1278249A JPH03139934A (ja) | 1989-10-25 | 1989-10-25 | Cmiデータ復号用クロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1278249A JPH03139934A (ja) | 1989-10-25 | 1989-10-25 | Cmiデータ復号用クロック発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03139934A true JPH03139934A (ja) | 1991-06-14 |
Family
ID=17594701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1278249A Pending JPH03139934A (ja) | 1989-10-25 | 1989-10-25 | Cmiデータ復号用クロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03139934A (ja) |
-
1989
- 1989-10-25 JP JP1278249A patent/JPH03139934A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1210159A (en) | Multiple redundant clock system comprising a number of mutually synchronizing clocks, and clock circuit for use in such a clock system | |
| KR100313255B1 (ko) | 디지털주파수체배기용조합지연회로 | |
| JPH04103240A (ja) | パターン同期回路 | |
| JPH03139934A (ja) | Cmiデータ復号用クロック発生回路 | |
| KR950035353A (ko) | 위상 동기 루프용 위상 검출기 | |
| JPH01273451A (ja) | 二重化クロック同期方式 | |
| JPH1114714A (ja) | 半導体試験装置 | |
| JP2001244812A (ja) | クロック切替え方法及びクロック切替え装置 | |
| KR0182699B1 (ko) | 위상 동기 루프 바이너리 추적 방법 | |
| SU1626382A1 (ru) | Устройство цифровой фазовой автоподстройки частоты | |
| JPH04268841A (ja) | 相互同期装置 | |
| RU1800599C (ru) | Устройство дл формировани импульсных сигналов | |
| KR970005112Y1 (ko) | 위상동기장치 | |
| JP2655165B2 (ja) | 同期インバータの同期方法、同期信号発生回路および同期インバータ装置 | |
| JPH088892A (ja) | 位相制御回路 | |
| SU1211821A1 (ru) | Программное реле времени | |
| JP2807337B2 (ja) | Ccdイメージセンサの駆動回路 | |
| JPH0126596B2 (ja) | ||
| KR100291387B1 (ko) | 비동기적 버스 종료 신호의 동기화방법 | |
| SU1126965A1 (ru) | Устройство дл фиксации неустойчивых сбоев | |
| JP2665257B2 (ja) | クロック乗せ換え回路 | |
| JPS62110320A (ja) | デジタルpll回路 | |
| JPH0512461A (ja) | クロツク供給回路 | |
| JPH066211A (ja) | 基準発振器およびその制御方法 | |
| JPH0567967A (ja) | クロツク発生装置 |