JPH0314063Y2 - - Google Patents

Info

Publication number
JPH0314063Y2
JPH0314063Y2 JP1984074510U JP7451084U JPH0314063Y2 JP H0314063 Y2 JPH0314063 Y2 JP H0314063Y2 JP 1984074510 U JP1984074510 U JP 1984074510U JP 7451084 U JP7451084 U JP 7451084U JP H0314063 Y2 JPH0314063 Y2 JP H0314063Y2
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
detected
multilayer printed
clearance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1984074510U
Other languages
Japanese (ja)
Other versions
JPS60187558U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP7451084U priority Critical patent/JPS60187558U/en
Publication of JPS60187558U publication Critical patent/JPS60187558U/en
Application granted granted Critical
Publication of JPH0314063Y2 publication Critical patent/JPH0314063Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 (技術分野) この考案は多層印刷配線板回路の誤配線を検出
するゲージに関するものである。
[Detailed Description of the Invention] (Technical Field) This invention relates to a gauge for detecting incorrect wiring in a multilayer printed wiring board circuit.

(従来技術) 一般に、印刷配線板における誤配線防止策とし
て回路図と印刷配線板図面のパターンとの照合が
行われる。これは、回路図ルートの1ポイントと
それに相当するパターン図のラインをチエツクし
て、順に色鉛筆で塗り潰していく等の作業により
行われていた。
(Prior Art) Generally, as a measure to prevent incorrect wiring on a printed wiring board, a circuit diagram is compared with a pattern on a printed wiring board drawing. This was done by checking one point on the circuit diagram route and the corresponding line on the pattern diagram, and sequentially filling it in with a colored pencil.

(考案が解決しようとする問題点) まず、多層印刷配線板の構造を説明する。(The problem that the idea attempts to solve) First, the structure of the multilayer printed wiring board will be explained.

第2図に多層印刷配線板の一例を示す。該印刷
配線板は、部品面の基板4、中層の基板5及び半
田面の基板6から構成される。部品面の基板4は
上面に部品面4aが形成される。中層の基板5は
上面の電源面5a、下面にアース面5bが形成さ
れる。半田面の基板6は下面に半田面6aが形成
される。
FIG. 2 shows an example of a multilayer printed wiring board. The printed wiring board is composed of a component side substrate 4, an intermediate layer substrate 5, and a solder side substrate 6. A component surface 4a is formed on the upper surface of the component surface substrate 4. The middle layer substrate 5 has a power supply surface 5a on its upper surface and a ground surface 5b on its lower surface. A solder surface 6a is formed on the lower surface of the solder surface substrate 6.

そして、前記電源面5aにはスルーホールに接
続しない逃げの部分であるクリアランス7(7−
1,7−2,7−3…)又はスルーホールに接続
するスルーホールランド3が一定のピツチで格子
状に配線されている。これは、部品面4a及び半
田面6aと電源面5aとを接続しない個所にはク
リアランス7が、接続する個所にはスルーホール
ランド3が設けられているものである。
The power supply surface 5a has a clearance 7 (7-
1, 7-2, 7-3...) or through-hole lands 3 connected to through-holes are wired in a grid pattern at a constant pitch. This is provided with clearances 7 at locations where the component surface 4a and solder surface 6a and power source surface 5a are not connected, and through-hole lands 3 at locations where they are connected.

しかして、多層印刷配線板の設計、例えば電源
層5aの設計においては、多層印刷配線板の倍寸
大の図面等で、クリアランス7は描き起こさずス
ルーホールランド3の位置のみポイントを付して
いたため、例えば二格子点の中点に描き起きす
等、格子点上に設けるべきスルーホールランド3
の位置を誤ることがあつた。これは電源、アース
等のシヨートを引き起こす原因となる。
However, when designing a multilayer printed wiring board, for example, designing the power layer 5a, in a drawing that is twice the size of the multilayer printed wiring board, the clearance 7 is not drawn and points are marked only for the positions of the through hole lands 3. Therefore, the through-hole land 3 that should be provided on the lattice point, for example, drawn at the midpoint of two lattice points.
Sometimes I misplaced the position. This may cause shorts in the power supply, ground, etc.

このような中層におけるスルーホールランドの
誤位置等の設計ミスの場合、、多層印刷配線板は
前述のように多層に形成されているので、前記の
照合作業ではチエツクが容易ではないという問題
があつた。
In the case of design errors such as incorrect positioning of through-hole lands in the middle layer, there is a problem in that it is not easy to check in the above verification process because multilayer printed wiring boards are formed in multiple layers as described above. Ta.

この考案は、このような問題点を解決するため
に、スルーホールランドの誤位置を容易に視認チ
エツクできる多層印刷配線板回路の誤配線検出ゲ
ージを提供することを目的としている。
In order to solve these problems, the present invention aims to provide a gauge for detecting incorrect wiring in a multilayer printed wiring board circuit, which can easily visually check for incorrect positions of through-hole lands.

(問題を解決するための手段) この考案は上記目的を達成するため、被検出物
形状に対応する透明フイルムよりなり、前記被検
出物のクリアランス及びスルーホールランドのな
す格子点に対応する位置に、該クリアランスに相
当する形状の不透明部位を配設して多層印刷配線
板回路の誤配線検出ゲージを構成するものであ
る。
(Means for Solving the Problem) In order to achieve the above object, this invention consists of a transparent film that corresponds to the shape of the object to be detected, and is placed at a position corresponding to the clearance of the object to be detected and the lattice points formed by the through-hole lands. , an opaque portion having a shape corresponding to the clearance is provided to constitute a miswiring detection gauge for a multilayer printed wiring board circuit.

なお、前記被検出物とは、チエツクの対象とな
る印刷配線板又は印刷配線板図面のことを指すも
のとする。
Note that the object to be detected refers to a printed wiring board or a drawing of a printed wiring board to be checked.

(作用) この考案による検出ゲージは、被検出物のクリ
アランス及びスルーホールランドのなす格子点上
を不透明な部分で隠すように、該被検出物に重ね
合わせて用いる。そして、このように重ね合わし
た状態で、透明な部分からスルーホールランドが
見えるとき、該スルーホールランドは誤位置に設
けられたものであることがわかる。
(Function) The detection gauge according to this invention is used by being superimposed on the object to be detected so that the lattice points formed by the clearance and through-hole land of the object are hidden by the opaque portion. When the through-hole land is visible from the transparent part in this overlapping state, it can be seen that the through-hole land is provided in the wrong position.

(実施例) ここで、図面を用いて考案の実施例を説明す
る。
(Example) Here, an example of the invention will be described using the drawings.

第1図aはこの考案の第一の実施例の部分平面
図である。該図に示す検出ゲージ1は、被検出物
である印刷配線板と同じ大きさに設けられたフイ
ルムである。この場合、前記印刷配線板のクリア
ランス及びスルーホールランドのなす格子点は
2.54mmのピツチで設けられているものとすると、
それに対応して前記フイルムには、透明地に円形
の不透明部位2が2.54mmのピツチで配設されてい
る。このようなフイルムの製作の一例を揚げる
と、まず、2.54mmのピツチの格子点をCPUでプロ
ツトし、そのMTによりホトプロツターでφ1.6で
第1図aに示すようなフイルムを製作することが
できる。
FIG. 1a is a partial plan view of a first embodiment of the invention. A detection gauge 1 shown in the figure is a film provided in the same size as a printed wiring board, which is an object to be detected. In this case, the clearance of the printed wiring board and the lattice points formed by the through-hole lands are
Assuming that it is provided with a pitch of 2.54 mm,
Correspondingly, the film has circular opaque areas 2 arranged on a transparent background at a pitch of 2.54 mm. To give an example of the production of such a film, first, grid points with a pitch of 2.54 mm are plotted with a CPU, and then a film with a diameter of 1.6 mm as shown in Figure 1a can be produced using a photoprinter using the MT. can.

次にこの検出ゲージ1の作用を説明する。 Next, the operation of this detection gauge 1 will be explained.

まず、被検出物のクリアランス及びスルーホー
ルランドのなす格子点上に不透明部位2がくるよ
うに、被検出物に検出ゲージ1を重ね合わせる。
First, the detection gauge 1 is placed on the object to be detected so that the opaque region 2 is located on the grid point formed by the clearance of the object and the through-hole land.

この状態においては前記不透明部位2によつて
格子点は隠されているので、前記不透明部位2以
外の透明な部分にスルーホールランド3′がくる
と誤位置であることがわかる。すなわち、誤位置
にスルーホールランド3′が設けられていると、
そのスルーホールランド3′が不透明部位2より
はみだして見えるので、一目にして判別すること
ができる。
In this state, the lattice points are hidden by the opaque area 2, so if the through-hole land 3' comes to a transparent area other than the opaque area 2, it will be known that the position is incorrect. In other words, if the through hole land 3' is provided in the wrong position,
Since the through-hole land 3' appears to protrude from the opaque portion 2, it can be identified at a glance.

第1図bは本考案の第二の実施例の部分平面図
である。該図に示す検出ゲージ1′は、前記第一
の実施例と同様に、被検出物である印刷配線板と
同じ大きさのフイルムであり、透明部位と不透明
部位を逆にしたものである。すなわち、前記、被
検出物のクリアランス及びスルーホールランドの
なす格子点に対して、前記フイルムには縦横半ピ
ツチづつずらした位置に円形の透明部位2′を
2.54mmのピツチで配設し、その周囲を不透明に形
成したものである。
FIG. 1b is a partial plan view of a second embodiment of the present invention. The detection gauge 1' shown in the figure is a film having the same size as the printed wiring board which is the object to be detected, as in the first embodiment, and the transparent portion and the opaque portion are reversed. That is, a circular transparent portion 2' is provided on the film at a position shifted by half a pitch vertically and horizontally with respect to the lattice points formed by the clearance of the object to be detected and the through-hole land.
They are arranged at a pitch of 2.54 mm, and the surrounding area is made opaque.

この作用を説明する。まづ、被検出物のクリア
ランス及びスルーホールランドのなす格子点上に
不透明な部分がくるように被検出物に検出ゲージ
1′を重ね合わせる。つまり、透明部位2′を印刷
配線板の格子点上から縦横半ピツチづつずらした
状態で重ね合わせることになり、第1図aの実施
例と同様に視認チエツクを行うことができる。
This effect will be explained. First, the detection gauge 1' is placed on the object to be detected so that the opaque portion is on the grid point formed by the clearance of the object and the through-hole land. In other words, the transparent parts 2' are overlapped with each other by being shifted by half a pitch vertically and horizontally from the lattice points of the printed wiring board, and a visual check can be performed in the same manner as in the embodiment shown in FIG. 1a.

これらの実施例においては、直接印刷配線板を
チエツクする例を示したが、印刷配線板図面をチ
エツクするような配線検出ゲージも可能であるこ
とは言うまでもない。
In these embodiments, an example was shown in which a printed wiring board is directly checked, but it goes without saying that a wiring detection gauge that checks a printed wiring board drawing is also possible.

(考案の効果) この考案は、以上説明したように、多層印刷配
線板の誤配線検出ゲージを新規に提供するもので
あるから、該検出ゲージを被検出物に重ね合わせ
るだけで、スルーホールランドの誤位置を容易に
視認チエツクできるという効果がある。
(Effects of the invention) As explained above, this invention provides a new gage for detecting incorrect wiring on multilayer printed wiring boards. This has the effect of making it easy to visually check for erroneous positions.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図aは考案の第一の実施例の部分平面図。
第1図bは考案の第二の実施例の部分平面図。第
2図は多層印刷配線板の一例を示す分解斜視図。 1,1′……誤配線検出ゲージ、2……不透明
部位、2′……透明部位、3′……誤位置に設けら
れたスルーホールランド。
FIG. 1a is a partial plan view of the first embodiment of the invention.
FIG. 1b is a partial plan view of a second embodiment of the invention. FIG. 2 is an exploded perspective view showing an example of a multilayer printed wiring board. 1, 1'... Miswiring detection gauge, 2... Opaque area, 2'... Transparent area, 3'... Through-hole land provided at incorrect position.

Claims (1)

【実用新案登録請求の範囲】 (1) 被検出物形状に対応する透明フイルムよりな
り、前記被検出物のクリアランス及びスルーホ
ールランドのなす格子点に対応する位置に、該
クリアランスに相当する形状の不透明部位を配
設したことを特徴とする多層印刷配線回路の誤
配線検出ゲージ。 (2) 不透明部位が円形であることを特徴とする実
用新案登録請求の範囲第1項記載の多層印刷配
線板回路の誤配線検出ゲージ。 (3) フイルムが被検出物と同じ寸法に設けられた
ことを特徴とする実用新案登録請求の範囲第1
項又は第2項記載の多層印刷配線板回路の誤配
線検出ゲージ。
[Claims for Utility Model Registration] (1) A transparent film corresponding to the shape of the object to be detected, with a shape corresponding to the clearance at a position corresponding to the clearance of the object to be detected and the lattice points formed by the through-hole lands. A gage for detecting incorrect wiring in multilayer printed wiring circuits, characterized by the provision of opaque parts. (2) A miswiring detection gauge for a multilayer printed wiring board circuit according to claim 1 of the utility model registration, characterized in that the opaque portion is circular. (3) Utility model registration claim 1 characterized in that the film is provided with the same dimensions as the object to be detected
2. Miswiring detection gauge for a multilayer printed wiring board circuit according to item 1 or 2.
JP7451084U 1984-05-23 1984-05-23 Miswiring detection gauge for multilayer printed wiring board circuits Granted JPS60187558U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7451084U JPS60187558U (en) 1984-05-23 1984-05-23 Miswiring detection gauge for multilayer printed wiring board circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7451084U JPS60187558U (en) 1984-05-23 1984-05-23 Miswiring detection gauge for multilayer printed wiring board circuits

Publications (2)

Publication Number Publication Date
JPS60187558U JPS60187558U (en) 1985-12-12
JPH0314063Y2 true JPH0314063Y2 (en) 1991-03-28

Family

ID=30614878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7451084U Granted JPS60187558U (en) 1984-05-23 1984-05-23 Miswiring detection gauge for multilayer printed wiring board circuits

Country Status (1)

Country Link
JP (1) JPS60187558U (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53109177A (en) * 1977-03-04 1978-09-22 Tokyo Shibaura Electric Co Method of detecting pattern position displacement of multilayer printed circuit board

Also Published As

Publication number Publication date
JPS60187558U (en) 1985-12-12

Similar Documents

Publication Publication Date Title
US5498500A (en) Overlay measurement mark and method of measuring an overlay error between multi patterns in a semiconductor device using the measurement mark
JPH0314063Y2 (en)
JPH04506728A (en) Multilayer printed circuit board and its assembled state inspection method in a predetermined order
JP2734367B2 (en) Multilayer printed wiring board and method of manufacturing the same
US4918380A (en) System for measuring misregistration
JP3857404B2 (en) Printed wiring board
JPH0418718B2 (en)
JPH0135493Y2 (en)
JPS587654Y2 (en) printed wiring board
JP3531858B2 (en) Multilayer printed circuit board
JPH0126120Y2 (en)
GB1535813A (en) Multi-layer circuit board
JPH0621270Y2 (en) Printed wiring board
JPH01117777U (en)
JPH0625025Y2 (en) Printed wiring board
JPS59182977U (en) multilayer printed wiring board
JPH054292Y2 (en)
JPH04365395A (en) Multi-layer board
JPH02257694A (en) Printed wiring board
JPH03228392A (en) Printed board
JPH08330685A (en) Circuit substrate
JPH01104770U (en)
JPH0699334A (en) Correcting method for machining position of multilayer substrate
JPS60195986A (en) multilayer printed wiring board
JPH066047A (en) Measurement of internal layer misalignment of multilayer printed wiring board