JPH0314063Y2 - - Google Patents

Info

Publication number
JPH0314063Y2
JPH0314063Y2 JP1984074510U JP7451084U JPH0314063Y2 JP H0314063 Y2 JPH0314063 Y2 JP H0314063Y2 JP 1984074510 U JP1984074510 U JP 1984074510U JP 7451084 U JP7451084 U JP 7451084U JP H0314063 Y2 JPH0314063 Y2 JP H0314063Y2
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
detected
multilayer printed
clearance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1984074510U
Other languages
English (en)
Other versions
JPS60187558U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP7451084U priority Critical patent/JPS60187558U/ja
Publication of JPS60187558U publication Critical patent/JPS60187558U/ja
Application granted granted Critical
Publication of JPH0314063Y2 publication Critical patent/JPH0314063Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 (技術分野) この考案は多層印刷配線板回路の誤配線を検出
するゲージに関するものである。
(従来技術) 一般に、印刷配線板における誤配線防止策とし
て回路図と印刷配線板図面のパターンとの照合が
行われる。これは、回路図ルートの1ポイントと
それに相当するパターン図のラインをチエツクし
て、順に色鉛筆で塗り潰していく等の作業により
行われていた。
(考案が解決しようとする問題点) まず、多層印刷配線板の構造を説明する。
第2図に多層印刷配線板の一例を示す。該印刷
配線板は、部品面の基板4、中層の基板5及び半
田面の基板6から構成される。部品面の基板4は
上面に部品面4aが形成される。中層の基板5は
上面の電源面5a、下面にアース面5bが形成さ
れる。半田面の基板6は下面に半田面6aが形成
される。
そして、前記電源面5aにはスルーホールに接
続しない逃げの部分であるクリアランス7(7−
1,7−2,7−3…)又はスルーホールに接続
するスルーホールランド3が一定のピツチで格子
状に配線されている。これは、部品面4a及び半
田面6aと電源面5aとを接続しない個所にはク
リアランス7が、接続する個所にはスルーホール
ランド3が設けられているものである。
しかして、多層印刷配線板の設計、例えば電源
層5aの設計においては、多層印刷配線板の倍寸
大の図面等で、クリアランス7は描き起こさずス
ルーホールランド3の位置のみポイントを付して
いたため、例えば二格子点の中点に描き起きす
等、格子点上に設けるべきスルーホールランド3
の位置を誤ることがあつた。これは電源、アース
等のシヨートを引き起こす原因となる。
このような中層におけるスルーホールランドの
誤位置等の設計ミスの場合、、多層印刷配線板は
前述のように多層に形成されているので、前記の
照合作業ではチエツクが容易ではないという問題
があつた。
この考案は、このような問題点を解決するため
に、スルーホールランドの誤位置を容易に視認チ
エツクできる多層印刷配線板回路の誤配線検出ゲ
ージを提供することを目的としている。
(問題を解決するための手段) この考案は上記目的を達成するため、被検出物
形状に対応する透明フイルムよりなり、前記被検
出物のクリアランス及びスルーホールランドのな
す格子点に対応する位置に、該クリアランスに相
当する形状の不透明部位を配設して多層印刷配線
板回路の誤配線検出ゲージを構成するものであ
る。
なお、前記被検出物とは、チエツクの対象とな
る印刷配線板又は印刷配線板図面のことを指すも
のとする。
(作用) この考案による検出ゲージは、被検出物のクリ
アランス及びスルーホールランドのなす格子点上
を不透明な部分で隠すように、該被検出物に重ね
合わせて用いる。そして、このように重ね合わし
た状態で、透明な部分からスルーホールランドが
見えるとき、該スルーホールランドは誤位置に設
けられたものであることがわかる。
(実施例) ここで、図面を用いて考案の実施例を説明す
る。
第1図aはこの考案の第一の実施例の部分平面
図である。該図に示す検出ゲージ1は、被検出物
である印刷配線板と同じ大きさに設けられたフイ
ルムである。この場合、前記印刷配線板のクリア
ランス及びスルーホールランドのなす格子点は
2.54mmのピツチで設けられているものとすると、
それに対応して前記フイルムには、透明地に円形
の不透明部位2が2.54mmのピツチで配設されてい
る。このようなフイルムの製作の一例を揚げる
と、まず、2.54mmのピツチの格子点をCPUでプロ
ツトし、そのMTによりホトプロツターでφ1.6で
第1図aに示すようなフイルムを製作することが
できる。
次にこの検出ゲージ1の作用を説明する。
まず、被検出物のクリアランス及びスルーホー
ルランドのなす格子点上に不透明部位2がくるよ
うに、被検出物に検出ゲージ1を重ね合わせる。
この状態においては前記不透明部位2によつて
格子点は隠されているので、前記不透明部位2以
外の透明な部分にスルーホールランド3′がくる
と誤位置であることがわかる。すなわち、誤位置
にスルーホールランド3′が設けられていると、
そのスルーホールランド3′が不透明部位2より
はみだして見えるので、一目にして判別すること
ができる。
第1図bは本考案の第二の実施例の部分平面図
である。該図に示す検出ゲージ1′は、前記第一
の実施例と同様に、被検出物である印刷配線板と
同じ大きさのフイルムであり、透明部位と不透明
部位を逆にしたものである。すなわち、前記、被
検出物のクリアランス及びスルーホールランドの
なす格子点に対して、前記フイルムには縦横半ピ
ツチづつずらした位置に円形の透明部位2′を
2.54mmのピツチで配設し、その周囲を不透明に形
成したものである。
この作用を説明する。まづ、被検出物のクリア
ランス及びスルーホールランドのなす格子点上に
不透明な部分がくるように被検出物に検出ゲージ
1′を重ね合わせる。つまり、透明部位2′を印刷
配線板の格子点上から縦横半ピツチづつずらした
状態で重ね合わせることになり、第1図aの実施
例と同様に視認チエツクを行うことができる。
これらの実施例においては、直接印刷配線板を
チエツクする例を示したが、印刷配線板図面をチ
エツクするような配線検出ゲージも可能であるこ
とは言うまでもない。
(考案の効果) この考案は、以上説明したように、多層印刷配
線板の誤配線検出ゲージを新規に提供するもので
あるから、該検出ゲージを被検出物に重ね合わせ
るだけで、スルーホールランドの誤位置を容易に
視認チエツクできるという効果がある。
【図面の簡単な説明】
第1図aは考案の第一の実施例の部分平面図。
第1図bは考案の第二の実施例の部分平面図。第
2図は多層印刷配線板の一例を示す分解斜視図。 1,1′……誤配線検出ゲージ、2……不透明
部位、2′……透明部位、3′……誤位置に設けら
れたスルーホールランド。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) 被検出物形状に対応する透明フイルムよりな
    り、前記被検出物のクリアランス及びスルーホ
    ールランドのなす格子点に対応する位置に、該
    クリアランスに相当する形状の不透明部位を配
    設したことを特徴とする多層印刷配線回路の誤
    配線検出ゲージ。 (2) 不透明部位が円形であることを特徴とする実
    用新案登録請求の範囲第1項記載の多層印刷配
    線板回路の誤配線検出ゲージ。 (3) フイルムが被検出物と同じ寸法に設けられた
    ことを特徴とする実用新案登録請求の範囲第1
    項又は第2項記載の多層印刷配線板回路の誤配
    線検出ゲージ。
JP7451084U 1984-05-23 1984-05-23 多層印刷配線板回路の誤配線検出ゲ−ジ Granted JPS60187558U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7451084U JPS60187558U (ja) 1984-05-23 1984-05-23 多層印刷配線板回路の誤配線検出ゲ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7451084U JPS60187558U (ja) 1984-05-23 1984-05-23 多層印刷配線板回路の誤配線検出ゲ−ジ

Publications (2)

Publication Number Publication Date
JPS60187558U JPS60187558U (ja) 1985-12-12
JPH0314063Y2 true JPH0314063Y2 (ja) 1991-03-28

Family

ID=30614878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7451084U Granted JPS60187558U (ja) 1984-05-23 1984-05-23 多層印刷配線板回路の誤配線検出ゲ−ジ

Country Status (1)

Country Link
JP (1) JPS60187558U (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53109177A (en) * 1977-03-04 1978-09-22 Tokyo Shibaura Electric Co Method of detecting pattern position displacement of multilayer printed circuit board

Also Published As

Publication number Publication date
JPS60187558U (ja) 1985-12-12

Similar Documents

Publication Publication Date Title
US5498500A (en) Overlay measurement mark and method of measuring an overlay error between multi patterns in a semiconductor device using the measurement mark
JPH0314063Y2 (ja)
JPH04506728A (ja) 多層印刷回路基板及びその所定順序での組立て状態検査方法
JP2734367B2 (ja) 多層プリント配線板およびその製造方法
US4918380A (en) System for measuring misregistration
JP3857404B2 (ja) プリント配線基板
JPH0418718B2 (ja)
JPH0135493Y2 (ja)
JPS587654Y2 (ja) 印刷配線板
JP3531858B2 (ja) 多層印刷配線基板
JPH0126120Y2 (ja)
GB1535813A (en) Multi-layer circuit board
JPH0621270Y2 (ja) プリント配線板
JPH01117777U (ja)
JPH0625025Y2 (ja) 印刷配線板
JPS59182977U (ja) 多層印刷配線板
JPH054292Y2 (ja)
JPH04365395A (ja) 多層基板
JPH02257694A (ja) 印刷配線基板
JPH03228392A (ja) プリント基板
JPH08330685A (ja) 回路基板
JPH01104770U (ja)
JPH0699334A (ja) 多層基板の加工位置補正方法
JPS60195986A (ja) 多層プリント配線板
JPH066047A (ja) 多層印刷配線板の内層ずれ測定方法