JPH03141003A - フロツピイデイスク装置の読取回路 - Google Patents
フロツピイデイスク装置の読取回路Info
- Publication number
- JPH03141003A JPH03141003A JP27943289A JP27943289A JPH03141003A JP H03141003 A JPH03141003 A JP H03141003A JP 27943289 A JP27943289 A JP 27943289A JP 27943289 A JP27943289 A JP 27943289A JP H03141003 A JPH03141003 A JP H03141003A
- Authority
- JP
- Japan
- Prior art keywords
- output
- differential amplifier
- circuit
- floppy disk
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims abstract description 16
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 16
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
本発明はフロッピィディスク装置の読出回路に関する。
(従来の技術〕
従来、この糧の読出回路は、磁気ヘッドで読出した信号
を差動増幅器で一定量増幅し、そのまま、低域ろ過器を
通過させ、ピークセンス回路に入力させていた。
を差動増幅器で一定量増幅し、そのまま、低域ろ過器を
通過させ、ピークセンス回路に入力させていた。
(発明が解決しようとするi’l1m)上述した従来の
読出回路は、このように磁気ヘッドからの読出信号を一
定量増幅するだけであったので、読出信号の分解能が低
い場合や。
読出回路は、このように磁気ヘッドからの読出信号を一
定量増幅するだけであったので、読出信号の分解能が低
い場合や。
磁気ヘッドの能力不足による波形歪があった場合、外米
雑音等の混入による87Nの低下があった。またこの読
出回路に続くピークセンス回路のオスセット等により読
出信号のピークセンスが正確に行なわれないことがあっ
た。かかる場合が極潮なときはフロッピィディスクに蓄
積され九情報を読み取る際、絖み取りエラーになるとい
う欠点があった。
雑音等の混入による87Nの低下があった。またこの読
出回路に続くピークセンス回路のオスセット等により読
出信号のピークセンスが正確に行なわれないことがあっ
た。かかる場合が極潮なときはフロッピィディスクに蓄
積され九情報を読み取る際、絖み取りエラーになるとい
う欠点があった。
本発明の目的は上記欠点を解決するもので。
充分なS/Nを確保することによりピークセンス回路の
オフセット等による読取りエラーをなくしたフロッピィ
ディスク装置の読取回路を提供することにある。
オフセット等による読取りエラーをなくしたフロッピィ
ディスク装置の読取回路を提供することにある。
(課題を解決するための手段)
前記目的を達成するために本発明によるフロッピィディ
スク装置の読取回路はフロッピィディスクから情報を胱
出すフロッピィディスク装置における読出回路において
、磁気ヘッドによってフロッピィディスクよジ読出した
情報を増幅する差動増幅器と、前記差動増幅器の増幅量
設定端子に直列に接続された少くとも2つの抵抗器と、
前記差動増幅器出力を全波整流する全波整流器と、前記
全波整流器出力を、整流器出力に対応したレベルまでシ
フトするバイアス回路と、前記2つの抵抗器の一方に並
列に接続され、前記バイアス回路出力によって、その抵
抗値が変化する電圧制御可変抵抗器とを含み、前記差動
増幅器の出力の増大にしたがい、当該差動増幅器の増幅
量を大きくするように制御する構成としである。
スク装置の読取回路はフロッピィディスクから情報を胱
出すフロッピィディスク装置における読出回路において
、磁気ヘッドによってフロッピィディスクよジ読出した
情報を増幅する差動増幅器と、前記差動増幅器の増幅量
設定端子に直列に接続された少くとも2つの抵抗器と、
前記差動増幅器出力を全波整流する全波整流器と、前記
全波整流器出力を、整流器出力に対応したレベルまでシ
フトするバイアス回路と、前記2つの抵抗器の一方に並
列に接続され、前記バイアス回路出力によって、その抵
抗値が変化する電圧制御可変抵抗器とを含み、前記差動
増幅器の出力の増大にしたがい、当該差動増幅器の増幅
量を大きくするように制御する構成としである。
(実 施 例)
以下1図面等を参照して1本発明をさらに詳しく説明す
る。
る。
第1図は本発明によるフロッピィディスク装置の読取回
路の一実施例を示すブロック図である。
路の一実施例を示すブロック図である。
磁気ヘッド1の出力である読出信号aは差動増幅器2に
入力され、差動増幅器2の出力である増幅器出力すは図
示しない次回路であるピークセンス回路に接続されると
ともに全波整流器6に入力される。増幅器出力すは全波
!M流器6で全波整流されたのち、全波整流器信号Cと
してバイアス回路7に入力される。
入力され、差動増幅器2の出力である増幅器出力すは図
示しない次回路であるピークセンス回路に接続されると
ともに全波整流器6に入力される。増幅器出力すは全波
!M流器6で全波整流されたのち、全波整流器信号Cと
してバイアス回路7に入力される。
バイアス回路7は全波整流器信号Cを適当な電圧レベル
まで増幅して、レベルシフトラ行ない。
まで増幅して、レベルシフトラ行ない。
次の電圧制御可変抵抗器5の電圧制御入力端子に入力す
る。電圧制御可変抵抗器5はFBTで構成さnており、
その電圧制御入力の電圧値によジ電圧制御可変抵抗器5
の両端の抵抗値である電圧可変抵抗値dを変化させる。
る。電圧制御可変抵抗器5はFBTで構成さnており、
その電圧制御入力の電圧値によジ電圧制御可変抵抗器5
の両端の抵抗値である電圧可変抵抗値dを変化させる。
電圧制御可変抵抗器5は差動増幅器2の増幅量を設定す
る端子に接続された二つの抵抗器3゜および抵抗器4の
一方の抵抗器4に並列に接続さnている。差動増幅器2
は増幅設定端子に接続された抵抗値によりその増幅量が
変化する。
る端子に接続された二つの抵抗器3゜および抵抗器4の
一方の抵抗器4に並列に接続さnている。差動増幅器2
は増幅設定端子に接続された抵抗値によりその増幅量が
変化する。
第2図は第1図の動作を説明するための各回路出力のタ
イミングチャートである。
イミングチャートである。
図中、Aは本発明による場合の、Bは従来例の場合の増
幅器出力をそれぞれ示している。
幅器出力をそれぞれ示している。
上述のように増@缶出力が大きくなった場合。
増幅器の増幅量が増大するので、読出信号のピーク部分
はより強調され1反対にレベルの低い部分はより強調さ
nないので、磁気ヘッドの出力分解症が低い場合も、a
形歪がある場合も。
はより強調され1反対にレベルの低い部分はより強調さ
nないので、磁気ヘッドの出力分解症が低い場合も、a
形歪がある場合も。
外部雑音に対応飄い、突出した形の波形となる。
すなわち全体としてS/Nが大きな回路となる。
(発明の効果)
以上、説明したように本発明は、磁気ヘッドからの読出
信号を差動増幅器で増幅する際に。
信号を差動増幅器で増幅する際に。
差動増幅器信号のレベルを全波整流し、この電圧レベル
を差動増幅器の増幅設定端子にフィードバックすること
により、差動増幅器の出力が低い場合は増幅量を小さく
シ、出力が大きくなるに従いその増幅量を大きくするも
のである。
を差動増幅器の増幅設定端子にフィードバックすること
により、差動増幅器の出力が低い場合は増幅量を小さく
シ、出力が大きくなるに従いその増幅量を大きくするも
のである。
したがって、磁気ヘッドの出力分解能が低い場合、波形
歪がある場合も、確実に読出しができ読出しエラーをな
くすることができるという効果がある。
歪がある場合も、確実に読出しができ読出しエラーをな
くすることができるという効果がある。
第1図は本発明によるフロッピィディスク装置の読取回
路の実施例を示すブロック図、第2図は本発明回路の動
作を説明するためのタイムチャートである。 1・・・磁気ヘッド 3.4・・・抵抗器 6・・・全波整流器 a・・・読出信号 C・・・全波整流器出力 2・・・差動増幅器 5・・・電圧制御可変抵抗器 7・・・バイアス回路 b・・・増幅器出力 d・・・電圧制御可変抵抗値
路の実施例を示すブロック図、第2図は本発明回路の動
作を説明するためのタイムチャートである。 1・・・磁気ヘッド 3.4・・・抵抗器 6・・・全波整流器 a・・・読出信号 C・・・全波整流器出力 2・・・差動増幅器 5・・・電圧制御可変抵抗器 7・・・バイアス回路 b・・・増幅器出力 d・・・電圧制御可変抵抗値
Claims (1)
- フロッピイデイスクから情報を読出すフロッピイディス
ク装置における読出回路において、磁気ヘッドによつて
フロッピイディスクより読出した情報を増幅する差動増
幅器と、前記差動増幅器の増幅量設定端子に直列に接続
された少くとも2つの抵抗器と、前記差動増幅器出力を
全波整流する全波整流器と、前記全波整流器出力を、整
流器出力に対応したレベルまでシフトするバイアス回路
と、前記2つの抵抗器の一方に並列に接続され、前記バ
イアス回路出力によつて、その抵抗値が変化する電圧制
御可変抵抗器とを含み、前記差動増幅器の出力の増大に
したがい、当該差動増幅器の増幅量を大きくするように
制御することを特徴とするフロッピイディスク装置の読
取回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27943289A JPH0821163B2 (ja) | 1989-10-25 | 1989-10-25 | フロツピイデイスク装置の読取回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27943289A JPH0821163B2 (ja) | 1989-10-25 | 1989-10-25 | フロツピイデイスク装置の読取回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03141003A true JPH03141003A (ja) | 1991-06-17 |
| JPH0821163B2 JPH0821163B2 (ja) | 1996-03-04 |
Family
ID=17610986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27943289A Expired - Fee Related JPH0821163B2 (ja) | 1989-10-25 | 1989-10-25 | フロツピイデイスク装置の読取回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821163B2 (ja) |
-
1989
- 1989-10-25 JP JP27943289A patent/JPH0821163B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0821163B2 (ja) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4772964A (en) | Recorded data reproducing apparatus capable of performing auto-gain adjustment | |
| JPS5827561B2 (ja) | 電磁変換器バイアス回路 | |
| US3073968A (en) | Peak detector with dual feedback automatic gain adjusting means | |
| US4928074A (en) | Automatic gain control circuit | |
| JPH03141003A (ja) | フロツピイデイスク装置の読取回路 | |
| US4806792A (en) | Differential amplifier circuit | |
| US5956197A (en) | System for reading magnetic information provided with a thermal asperity detector | |
| GB2157476A (en) | Information reproducing device | |
| JPS58147215A (ja) | 自動利得制御装置 | |
| US7245816B2 (en) | Method for designing envelope detecting circuit for video signal processing integrated circuit and integrated circuit using the same | |
| JPH02250506A (ja) | ダイオードディテクターのためのバイアス回路 | |
| JPS6023784Y2 (ja) | テ−プレコ−ダの曲間検出回路 | |
| JPS59114619U (ja) | ゲイン可変機能付増幅回路 | |
| KR950001797B1 (ko) | 자동색상제어 회로 | |
| US4630251A (en) | Video disc reproducing apparatus | |
| JPH04267614A (ja) | リミッタ回路 | |
| US5847609A (en) | Automatic gain control circuit for selectively providing an accurate linearity or a broad bandwidth | |
| JP2534791B2 (ja) | 磁気ヘッド用増幅回路 | |
| JPS6125057Y2 (ja) | ||
| JPH0528924B2 (ja) | ||
| JPH02137510A (ja) | 電流制御型利得可変増幅器 | |
| JPS61193006A (ja) | 紙葉重複送り検出回路 | |
| JPS61184056A (ja) | 映像信号処理回路 | |
| JPS5842964B2 (ja) | リミッタ回路 | |
| JPS60137323U (ja) | 電磁流量計変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |