JPH03141454A - ローカルバス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ローカルバスの使用権を優先度に応じて管理して制御す
るローカルバス制御装置に関し、複数のバスマスクから
のバス要求に対して効率的に調停を行い、バスマスタの
不要な待ち時間の低減及びローカルバスの使用効率の向
上を図ることを目的とし、 命令のフェッチ、フェッチした命令のデコード、及びデ
コードした命令の実行を行う中央処理部と、前記中央処
理部に接続されるローカルバスの使用優先度を管理する
バス管理制御部とからなり、前記バス管理制御部は、優
先度の異なるバス要求信号を入力するための複数のバス
要求信号ラインと、前記各バス要求信号ラインに入力さ
れるバス要求信号に対応して、互いに異なるレベルで前
記中央処理部に対して前記ローカルバスの開放を指示す
るバス開放指示ラインと、前記各バス要求信号ラインに
入力されるバス要求信号に対応して、前記バス開放指示
ラインからバス開放指示を行ったときにバス応答信号を
出力するための複数のバス応答信号ラインとを有して構
成される。

〔産業上の利用分野〕

本発明は、ローカルバスの使用権を優先度に応じて管理
して制御するローカルバス制御装置に関する。

近年のコンピュータシステムの高速化の要求にともなっ
て、プロセッサに接続されるローカルバスには、当該プ
ロセッサの他に、ＤＭＡＣ（ダイレクトメモリアクセス
コントローラ）などに代表される複数のバスマスクが接
続されるケースが多くなっている。そのため、これらバ
スマスクによるローカルバスの使用権を効率よく管理す
ることが要望されている。

〔従来の技術〕

従来より、命令のフェッチ、フェッチした命令のデコー
ド、及びデコードした命令の実行を行う中央処理部は、
シングルチップで構成されたマイクロプロセッサとして
普及している。

このようなマイクロプロセッサでは、ローカルバスに接
続される他のバスマスクからのバス要求信号を受は付け
るためのバス要求信号ラインが設けられている。このラ
インからバス要求信号が入力されたときには、マイクロ
プロセッサがローカルバスの使用権についての調停を行
い、現在実行中の命令の処理が終了した後に、ローカル
バスに関する全ての出力ラインをハイインピーダンス状
態にしてローカルバスを開放するとともに、バスマスク
に対してバス応答信号を出力するようになっていた。

ところが、マイクロプロセッサは、現在実行中の命令に
ついての全ての処理が終了した後にローカルバスを開放
するため、バスマスクからバス要求信号が入力されてか
ら実際にローカルバスが開放されるまでの時間は、バス
要求信号が入力された時点でマイクロプロセッサが実行
している命令の実行時間の長短によって左右されてしま
う。

そのため、マイクロプロセッサが処理時間の長い命令を
実行している最中にバス要求信号が入力された場合には
、バスマスタはマイクロプロセッサがローカルバスを開
放するまでの長い時間を待たなくてはならなかった。こ
のため、ファームウェアにおいて使用可能な命令が制限
されるといった問題も生じていた。

これに対して、バスマスクが出力するバス要求信号の他
に、そのバス要求信号の優先度が高いことを示す制御信
号を当該バス−マスタが出力し、マイクロプロセッサは
バス要求信号とともにこの制御信号が入力されたときに
は、実行中のバスサイクルを中断してローカルバスを開
放することが提案されている（特開昭６３−５２２５７
）。

〔発明が解決しようとする課題〕

上述した従来技術によると、１つのバスマスクからのバ
ス要求についての優先度を、制御信号によって２段階に
設定することが可能であるが、しかし、ローカルバスに
複数のバスマスクを接続し、複数のバスマスクのバス要
求の優先度を設定することはできない。

したがって、複数のＤＭＡＣや通信制御装置などのバス
マスタが存在する場合に、これらから出力されるバス要
求信号に対応して効率よくローカルバスの使用権を調停
することができないため、バスマスタの不要な待ち時間
の増大、又はローカルバスの使用効率の低下などの問題
があった。

本発明は、上述の問題に鑑み、複数のパスマス夕からの
バス要求に対して効率的に調停を行い、バスマスタの不
要な待ち時間の低減及びローカルバスの使用効率の向上
を図ることを目的としている。

〔課題を解決するための手段〕

本発明は、上述の課題を解決するため、第１図に示すよ
うに、命令のフェッチ、フェッチした命令のデコード、
及びデコードした命令の実行を行う中央処理部３０と、
前記中央処理部３０に接続されるローカルバス１１の使
用優先度を管理するバス管理制御部３５とからなり、前
記バス管理制御部３５は、優先度の異なるバス要求信号
３２１゜３２３を入力するための複数のバス要求信号ラ
イン２１．２３と、前記各バス要求信号ライン２１゜２
３に入力されるバス要求信号３２１，３２３に対応して
、互いに異なるレベルで前記中央処理部３０に対して前
記ローカルバス１１の開放を指示するバス開放指示ライ
ン３７と、前記各バス要求、信号ライン２１．２３に入
力されるバス要求信号Ｓ２１．Ｓ２３に対応して、前記
バス開放指示ライン３７からバス開放上水を行ったとき
にバス応答信号Ｓ２２．Ｓ２４を出力するための複数の
バス応答信号ライン２２．２４とを有して構成される。

〔作　用〕

ローカルハス１１に接続される複数のバスマスクは、そ
れぞれの優先度に応じて、バス要求信号ライン２１．２
３のいずれかにバス要求信号Ｓ２１、Ｓ２３が入力され
るように接続される。

バス管理制御部３５は、バス要求信号Ｓ２１゜Ｓ２３が
入力されると、それぞれの優先度に応じた適当なタイミ
ングで、中央処理部３０に対しバス開放指示ライン３７
によってバス開放を指示する。

バス開放の指示とともに、バス要求信号３２１Ｓ２３に
対応して、バス応答信号ライン２２，２４からバス応答
信号Ｓ２２．Ｓ２４を出力する。

バス応答信号Ｓ２２．Ｓ２４を受は取ったバスマスクは
、開放されたローカルバス１１の使用権を獲得し、所定
の処理を実行する。

〔実施例〕

以下、本発明の実施例を図面を参照しつつ説明する。

第１図は本発明に係るプロセッサ２を用いたコンピュー
タシステム１のブロック図である。

コンピュータシステム１は、プロセッサ２、プロセッサ
２に接続されたローカルバス１１．ローカルバス１１に
接続されたＲＯＭ１２、ＲＡＭｌ３、低速バスマスタ１
４、高速バスマスタ１５、低速バスマスタ１４とプロセ
ッサ２との間に接続された一般バス要求信号ライン２１
及び一般バス応答信号ライン２２、高速バスマスタ１５
とプロセッサ２との間に接続された特別バス要求信号ラ
イン２３及び特別バス応答信号ライン２４などからなっ
ている。

低速バスマスタ１４は、本実施例では図示しない通信回
線が接続された通信制御コントローラであり、通信回線
との間でデータの交換を行うとともに、通信回線からの
要求によって一般バス要求信号ライン２１に一般バス要
求信号Ｓ２１を出力し、これによってローカルバス１１
が開放されると、低速バスマスタ１４に内蔵されたバッ
ファメモリとＲＡＭ１３との間で直接にデータのアクセ
スを行う。

高速バスマスタ１５は、本実施例ではディスクコントロ
ーラであり、ディスク装置に対してデータの読み書きを
行うとともに、必要に応じて特別バス要求信号ライン２
３に特別バス要求信号Ｓ２３を出力し、これによってロ
ーカルバス１１が開放されると、高速バスマスタ１５に
内蔵されたバッファメモリとＲＡＭ１３との間で直接に
データのアクセスを行う。

つまり、これら低速バスマスタ１４及び高速バスマスタ
１５は、共にＤＭＡＣの機能を有したものである。

さて、プロセッサ２は、ローカルバス１１を介してＲＯ
Ｍ１２に格納された命令のフェッチ、フエッチした命令
のデコード、及びデコードした命令の実行を行い、ＲＡ
Ｍ１３に格納されたデータの処理、及び、低速バスマス
タ１４、高速バスマスタ１５の制御などを行うものであ
る。

プロセッサ２は、バスインタフェース部３１、命令フェ
ッチ・デコード部３２、命令実行部３３、アドレス管理
部３４、バス管理制御部３５、これらを互いに接続する
内部バス３６などから構成されている。

バスインタフェース部３１、命令フェッチ・デコード部
３２、命令実行部３３、及びアドレス管理部３４は、互
いに同期をとりながら並列して動作するようにパイプラ
イン化されている。これらは中央処理部３０＠ｔ！成し
ており、その動作については、従来から公知であるので
詳細な説明は省略する。

バス管理制御部３５は、ローカルバス１１の使用優先度
を管理するためのものであり、優先レベルが通常である
一般バス要求信号ライン２１、優先レベルが高い特別バ
ス要求信号ライン２３、これらに対する応答信号をそれ
ぞれ出力する一般バス応答信号ライン２２及び特別バス
応答信号ライン２４、バスインタフェース部３１に対し
てローカルバス１１の開放を指示するバス開放指示ライ
ン３７、ローカルバス１１からバスサイクル終了信号Ｓ
３７を入力するバスサイクル終了入力ライン３８、命令
実行部３３から命令終了信号Ｓ３９を入力する命令終了
入力ライン３９、命令実行部３３に対して命令の一時停
止を指示する命令−時停止指示ライン４０を有している
。

第２図はバス管理制御部３５の構成の一例を示すブロッ
ク図である。

第２図において、バス管理制御部３５は、上述した種々
の信号ラインに対して、バッファ５１゜５２．５９，６
０、同期回路５３，５４、ラッチ回路５７．５８．６４
〜６６、アンド回路５５゜５６．６１〜６３、オア回路
６７などが接続されて構成されている。

ラッチ回路５７．５８．６４〜６６は、それぞれのＯＮ
入力によってＯＵＴ人力がアクティブになり、ＯＦＦ入
力が入るまでその状態が保持される。これらラッチ回路
５７，５８．６４〜６６及び同期回路５３．５４は、プ
ロセッサ２の内部クロックに同期して動作するようにな
っている。

第３図はプロセッサ２の動作例を示すタイミング図であ
る。

このタイミング図を参照してプロセンサ２の動作を説明
する。

バスインタフェース部３１がローカルバス１１を介して
（Ｎ＋１）番目のデータ（命令）のバス操作を行うでい
る間（バスサイクル）に、命令フェッチ・デコード部３
２はＮ番目の命令の取り込み及びその解読を行い、命令
実行部３３は（Ｎ−１）番目の命令を実行する０次に（
Ｎ＋２）番目のデータ（命令）のバス操作を行っている
間に、命令実行部３３はＮ番目の命令を実行するが、そ
の実行中において、一般バス要求信号Ｓ２１及び特別バ
ス要求信号Ｓ２３が同時に入力されている。

なお、Ｎ番目の命令はローカルバス１１の使用をともな
う命令、例えばリード命令であるとする。

すると、バスインタフェース部３１は、（Ｎ＋２）番目
のバスサイクルを終了した時点で、バス管理制御部３５
に対してバスサイクル終了信号５３８を出力する。これ
を受けたバス管理制御部３５は、バスインタフェース部
３１に対してバス開放信号Ｓ３７を出力する。これによ
って、バスインタフェース部３１はローカルバスＩＩを
開放し、バス管理制御部３５は高速バスマスタ１５に対
して特別バス応答信号Ｓ２４を出力する。

これを受けた高速バスマスタ１５は、ローカルバス１１
の使用権を獲得して所定の処理を行う。

その処理が終了すると、特別バス要求信号Ｓ２３をオフ
とする。これによって、バス開放信号８３７及び特別バ
ス応答信号Ｓ２４もオフとなる。

プロセッサ２は、ローカルバス１１の使用権を高速バス
マスタ１５に渡している間においても、内部のみで実行
可能な処理は続行するが、バスサイクルが必要になった
ときにはａ−カルバス１１の使用権を再び取り戻すまで
待つことになる。

特別バス要求信号Ｓ２３がオフになった後、バスインタ
フエース部３１は、Ｎ番目の命令（リード命令）のバス
サイクルを実行する。これによって１つの命令の実行が
全て終了したことに−なるので、バスサイクルの終了と
ともに、命令終了信号Ｓ３９がオンとなる。

バス管理制御部３５は、次に一般バス要求信号３２１に
ついての処理を行うため、命令終了信号Ｓ３９を受けて
、バスインタフェース部３１ヘバス開放信号３３７を出
力する。ローカルバス１１が開放された後、低速バスマ
スタ１４に対して一般バス応答信号Ｓ２２を返す。

これを受けた低速バスマスタ１４は、ローカルバス１１
の使用権を獲得して所定の処理を行う。

その処理が終了すると、一般バス要求信号Ｓ２３をオフ
とする。これによって、バス開放信号Ｓ３７及び特別バ
ス応答信号Ｓ２４もオフとなる。その後、プロセッサ２
は次の処理を再開する。

上述の実施例によると、複数のバスマスタ１４゜１５か
らのバス要求信号Ｓ２１．Ｓ２３に対して、バス管理制
御部３５が効率的に調停を行い、バスマスタ１４の不要
な待ち時間を低減し、ローカルバス１１の使用効率の向
上を図ることができる。

したがって、コンピュータシステム１の高速化及び性能
向上に寄与するところが大きい。

また、低速バスマスタ１４及び高速バスマスタ１５のバ
ス要求信号及びバス応答信号をプロセッサ２のそれぞれ
のライン２１〜２４にそのまま接続することによって、
プロセッサ２においてこれら優先レベルの異なるバスマ
スクに対して効率よく調停を行うので、外付けの調停回
路などを要することな（、使用が容易である。

上述の実施例においては、２種類の異なる優先レベルの
バス要求信号ライン２１．２３を設けた例について説明
したが、３種類以上の異なる優先レベルのバス要求信号
ラインを設けてもよい。例えば、上述のバス要求信号ラ
イン２１．２３に加えて、プロセッサ２の内部のレジス
タの制御によってバス要求信号をプログラムにより定め
られた任意の期間中受は付けないようにマスクすること
が可能なマスク可能バス要求信号ライン、及びこれに対
するマスク可能バス応答信号ラインを設けることとして
もよい、このようなマスク可能バス要求信号ラインは、
上述のバス要求信号ライン２１．２３のいずれよりも優
先レベルが低くなり、これら高中低の３種類のバス要求
信号ラインに対して、３種類のバスマスクをそれぞれの
優先度に応じて接続しておくことによって、これらから
出力されるバス要求信号に対応して効率よくローカルバ
ス１１の使用権を調停することができ、バスマスク及び
プロセッサ２の不要な待ち時間が減少し、ローカルバス
１１の使用効率がさらに向上する。

上述の実施例においては、複数のバスマスタ１４．１５
がプロセッサ２に接続されているが、単一のバスマスタ
を、優先度を必要とする状況によって接続するバス要求
信号ラインを変更してもよい。上述の実施例において、
各部の構成などは種々変更可能である。

【図面の簡単な説明】

第１図は本発明に係るプロセッサを用いたコンピュータ
システムのブロック図、 第２図はバス管理制御部の構成の一例を示すブロック図
、 第３図はプロセッサの動作例を示すタイミング図である
。 ２はプロセッサ（ローカルバス制御装置）、１１はロー
カルバス、 ２１は一般バス要求信号ライン（バス要求信号ライン）
、 ２２は一般バス応答信号ライン（バス応答信号ライン）
、 ２３は特別バス要求信号ライン（バス要求信号ライン）
、 ２４は特別バス応答信号ライン（バス応答信号ライン）
、 ３０は中央処理部、 ３５はバス管理制御部、 ３７はバス開放指示ライン、 Ｓ２１は一般バス要求信号 Ｓ２２は一般バス応答信号 ３２３は特別バス要求信号 Ｓ２４は特別バス応答信号 ある。 （バス要求信号）、 （バス応答信号）、 （バス要求信号）、 （バス応答信号）で 本発明に係るプロセンサを用いたコンピユークシステム
のブロンク図第１図

Claims (1)

【特許請求の範囲】
1. （１）命令のフェッチ、フェッチした命令のデコード、
   及びデコードした命令の実行を行う中央処理部（３０）
   と、 前記中央処理部（３０）に接続されるローカルバス（１
   １）の使用優先度を管理するバス管理制御部（３５）と
   からなり、 前記バス管理制御部（３５）は、 優先度の異なるバス要求信号（Ｓ２１）（Ｓ２３）を入
   力するための複数のバス要求信号ライン（２１）（２３
   ）と、 前記各バス要求信号ライン（２１）（２３）に入力され
   るバス要求信号（Ｓ２１）（Ｓ２３）に対応して、互い
   に異なるレベルで前記中央処理部（３０）に対して前記
   ローカルバス（１１）の開放を指示するバス開放指示ラ
   イン（３７）と、 前記各バス要求信号ライン（２１）（２３）に入力され
   るバス要求信号（Ｓ２１）（Ｓ２３）に対応して、前記
   バス開放指示ライン（３７）からバス開放指示を行った
   ときにバス応答信号（Ｓ２２）（Ｓ２４）を出力するた
   めの複数のバス応答信号ライン（２２）（２４）と を有してなることを特徴とするローカルバス制御装置。