JPH0314219B2 - - Google Patents

Info

Publication number
JPH0314219B2
JPH0314219B2 JP59207363A JP20736384A JPH0314219B2 JP H0314219 B2 JPH0314219 B2 JP H0314219B2 JP 59207363 A JP59207363 A JP 59207363A JP 20736384 A JP20736384 A JP 20736384A JP H0314219 B2 JPH0314219 B2 JP H0314219B2
Authority
JP
Japan
Prior art keywords
tin oxide
oxide layer
ceramic
external connection
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59207363A
Other languages
Japanese (ja)
Other versions
JPS6184809A (en
Inventor
Atsuo Senda
Sotoshi Numata
Takuji Nakagawa
Yoshifumi Ogiso
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP20736384A priority Critical patent/JPS6184809A/en
Priority to US06/782,217 priority patent/US4604676A/en
Priority to DE19853535059 priority patent/DE3535059A1/en
Publication of JPS6184809A publication Critical patent/JPS6184809A/en
Publication of JPH0314219B2 publication Critical patent/JPH0314219B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) この発明はセラミツクコンデンサの製造方法、
特に高温時における絶縁抵抗の劣化を防止した高
信頼性のセラミツクコンデンサの製造方法に関す
る。
[Detailed Description of the Invention] (Industrial Application Field) This invention provides a method for manufacturing a ceramic capacitor,
In particular, the present invention relates to a method of manufacturing highly reliable ceramic capacitors that prevent deterioration of insulation resistance at high temperatures.

(従来の技術) 近年、電子部品の小型化、軽量化に伴ない、セ
ラミツクコンデンサについても小型化、軽量化の
追求が行われている。特に、セラミツクコンデン
サについては、小型化が進められるのと並行して
大容量化の検討が行われており、その手段として
薄膜化が試みられている。
(Prior Art) In recent years, as electronic components have become smaller and lighter, ceramic capacitors have also been pursued to be smaller and lighter. In particular, with regard to ceramic capacitors, in parallel with the progress of miniaturization, studies are being conducted to increase the capacitance, and as a means of achieving this, attempts are being made to reduce the thickness of the capacitors.

セラミツクコンデンサの薄膜化の手段として
は、次のような改良手段が考えられる。
The following improvements can be considered as means for making ceramic capacitors thinner.

スパツタリング法、真空蒸着法、イオンプレ
ーテイング法、気相蒸着法などの真空薄膜形成
手段により薄膜状の誘電体セラミツク層を形成
する方法。
A method of forming a thin dielectric ceramic layer using a vacuum thin film forming method such as a sputtering method, a vacuum evaporation method, an ion plating method, or a vapor phase evaporation method.

誘電体セラミツク材料の微結晶化を図つて誘
電体セラミツク層の膜厚をできるだけ薄膜状と
する方法。
A method of making the dielectric ceramic layer as thin as possible by microcrystallizing the dielectric ceramic material.

薄膜状の半導体セラミツク層の結晶粒界に絶
縁層を形成して粒界絶縁型の誘電体セラミツク
層を得る方法。
A method of obtaining a grain boundary insulated dielectric ceramic layer by forming an insulating layer at the grain boundaries of a thin semiconductor ceramic layer.

上記〜の方法において、複数の誘電体セ
ラミツク層の間に内部電極を形成し、積層型の
セラミツクコンデンサを構成して、さらに大容
量化を図る方法などがある。
Among the above methods, there is a method in which internal electrodes are formed between a plurality of dielectric ceramic layers to form a laminated ceramic capacitor to further increase the capacitance.

(発明が解決しようとする問題点) しかしながら、上記の方法により誘電体セラミ
ツク層を薄膜化した上で、容量取出のための電極
を、スパツタリング法、真空蒸着法、イオンプレ
ーテイング法、気相蒸着法あるいは無電解メツキ
法により形成してセラミツクコンデンサを構成た
場合、種々のトラブルの発生が見られる。特に顕
著に現われるのは高温使用時での絶縁抵抗の劣化
である。
(Problems to be Solved by the Invention) However, after thinning the dielectric ceramic layer by the above method, electrodes for taking out the capacitance can be formed by sputtering, vacuum evaporation, ion plating, or vapor phase evaporation. When a ceramic capacitor is formed by the electroless plating method or the electroless plating method, various troubles occur. What is particularly noticeable is the deterioration of insulation resistance when used at high temperatures.

このトラブルの最も大きな原因となつているの
は、誘電体セラミツクが金属酸化物からなるこ
と、一方電極が金属からなることによるものであ
る。すなわち、このような組み合わせによると、
誘電体セラミツクを構成する金属酸化物と電極を
構成する金属とが接触する界面において、酸素の
授受が不可避的な現象として起こることが考えら
れる。この酸素の授受は常温においては認められ
にくいが、温度が高くなるにつれて酸素の授受が
行われるようになる。
The biggest cause of this trouble is that the dielectric ceramic is made of metal oxide, and the electrodes are made of metal. That is, according to such a combination,
At the interface where the metal oxide constituting the dielectric ceramic and the metal constituting the electrode come into contact, it is thought that exchange of oxygen occurs as an inevitable phenomenon. This exchange of oxygen is difficult to recognize at room temperature, but as the temperature rises, exchange of oxygen begins to take place.

たとえば、誘電体セラミツクがTiO2、電極が
Cuからなるセラミツクコンデンサを例にして説
明すると、高温状態、たとえば150℃において、
TiO2およびCuは次のように変化する。
For example, if the dielectric ceramic is TiO 2 and the electrode is
Taking a ceramic capacitor made of Cu as an example, at high temperature, for example 150℃,
TiO 2 and Cu change as follows.

TiO2還元TiO2−x Cu酸化CuOx (0<x<2) このように誘電体セラミツクと電極との間で酸
素の授受が起ると、誘電体セラミツクの誘電率
(ε)が変化するのはもちろんのこと、絶縁抵抗
(IR)が大きく変化し、その値は概ね2桁以上低
下する。
TiO 2 reduced TiO 2 −x Cu oxidized CuO Of course, the insulation resistance (IR) changes significantly, and its value generally decreases by more than two orders of magnitude.

このような減少は誘電体セラミツク層を薄膜化
したときに特に顕著に現われ、上記したセラミツ
クコンデンサの薄膜化のための改良手段〜に
よつて得られたセラミツクコンデンサに当て嵌る
事柄である。
Such a reduction is particularly noticeable when the dielectric ceramic layer is made thinner, and applies to the ceramic capacitor obtained by the above-mentioned improvement means for making the ceramic capacitor thinner.

(発明の目的) したがつて、この発明は高温使用時において誘
電体セラミツクを還元させない構造とすることに
より、誘電率の変化や絶縁抵抗の劣化が生じない
高信頼性のセラミツクコンデンサを提供すること
を目的とする。
(Objective of the Invention) Therefore, an object of the present invention is to provide a highly reliable ceramic capacitor that does not cause changes in dielectric constant or deterioration of insulation resistance by having a structure that does not reduce the dielectric ceramic when used at high temperatures. With the goal.

(発明の構成) すなわち、この発明は誘電体セラミツクの表面
に酸化錫層を介して外部接続用電極を形成するセ
ラミツクコンデンサの製造方法において、酸化錫
層をスパツタリング法、イオンプレーテイング
法、真空蒸着法、気相蒸着法のいずれかにより形
成し、外部接続用電極をスパツタリング法、真空
蒸着法、イオンプレーテイング法、、気相蒸着法、
無電解メツキ法のいずれかにより形成することを
特徴とするセラミツクコンデンサの製造方法であ
る。
(Structure of the Invention) That is, the present invention provides a method for manufacturing a ceramic capacitor in which an electrode for external connection is formed on the surface of a dielectric ceramic via a tin oxide layer, in which a tin oxide layer is formed by sputtering, ion plating, or vacuum evaporation. The electrodes for external connection are formed by sputtering method, vacuum evaporation method, ion plating method, vapor phase evaporation method,
This is a method for manufacturing a ceramic capacitor, characterized in that it is formed by any of the electroless plating methods.

ここで、誘電体セラミツクとしては、たとえば
チタン酸バリウム系、チタン酸ストロンチウム系
などの高誘電率系のもの、またたとえば酸化チタ
ン系、チタン酸マグネシウム系、酸化マグネシウ
ム−酸化チタン系、酸化硅素系、などの温度補償
系のもの、あるいは半導体セラミツクの結晶粒界
を絶縁体化した粒界絶縁型の誘電体セラミツクな
どが含まれる。
Here, examples of dielectric ceramics include high dielectric constant ceramics such as barium titanate and strontium titanate, titanium oxide, magnesium titanate, magnesium oxide-titanium oxide, silicon oxide, etc. These include temperature-compensated ceramics, such as semiconductor ceramics, and grain-boundary insulated dielectric ceramics, in which the grain boundaries of semiconductor ceramics are made into insulators.

また誘電体セラミツクの厚みが50μm以下のも
のについて、酸化錫層を誘電体セラミツクと外部
接続用電極の間に介在させた場合にその効果が強
く現われる。つまり、誘電体セラミツクの厚みが
50μmを越えると、高温使用時において電極によ
る誘電体セラミツクの還元が生じているとして
も、誘電体セラミツクが十分な厚みを有するた
め、誘電率の変化や絶縁抵抗の劣化が顕著には現
れない。したがつて、この発明における誘電体セ
ラミツクとしては厚みが50μm以下のものについ
て特に有効である。しかしながら、50μmを越え
る厚みの誘電体セラミツクについてこの発明を適
用しても何ら不都合はなく、誘電体セラミツクと
外部接続用電極との間に酸化錫層を介在させるこ
とは任意である。
Further, when the thickness of the dielectric ceramic is 50 μm or less, the effect becomes more pronounced when a tin oxide layer is interposed between the dielectric ceramic and the external connection electrode. In other words, the thickness of the dielectric ceramic is
If the thickness exceeds 50 μm, even if the dielectric ceramic is reduced by the electrode during high-temperature use, the dielectric ceramic has a sufficient thickness, so changes in dielectric constant and deterioration in insulation resistance will not be noticeable. Therefore, the dielectric ceramic of the present invention having a thickness of 50 μm or less is particularly effective. However, there is no problem in applying the present invention to a dielectric ceramic having a thickness exceeding 50 μm, and it is optional to interpose a tin oxide layer between the dielectric ceramic and the external connection electrode.

酸化錫層の形成手段としては、たとえばスパツ
タリング法、イオンプレーテイング法、真空蒸着
法、気相蒸着法などの薄膜形成手段が用いられ
る。このうちスパツタリング法で酸化錫層を形成
する場合、たとえば金属錫をターゲツトとして用
い、スパツタリング中の雰囲気をアルゴンと酸素
の混合気体とすることにより実施することができ
る。また真空蒸着法で酸化錫層を形成する場合、
たとえば金属錫または金属錫粉末を加熱するとと
もに、酸素含有雰囲気中で蒸発させることによつ
て酸化錫層を形成することができる。さらに気相
蒸着法の場合には、錫層を形成したのち、熱酸化
により酸化錫層を形成することができる。
As a method for forming the tin oxide layer, a thin film forming method such as a sputtering method, an ion plating method, a vacuum evaporation method, a vapor phase evaporation method, etc. is used. When forming a tin oxide layer by sputtering, for example, metal tin can be used as a target and the atmosphere during sputtering can be a mixed gas of argon and oxygen. In addition, when forming a tin oxide layer by vacuum evaporation method,
For example, a tin oxide layer can be formed by heating metallic tin or metallic tin powder and evaporating it in an oxygen-containing atmosphere. Furthermore, in the case of vapor phase deposition, after forming a tin layer, a tin oxide layer can be formed by thermal oxidation.

この酸化錫層の膜厚としては2μm以下の範囲
で形成することが好ましい。これは2μmを越え
るとE.S.Rが高くなるからである。
The thickness of this tin oxide layer is preferably 2 μm or less. This is because ESR increases when the thickness exceeds 2 μm.

外部接続用電極としては、特に金属の種類を限
定するものではなく、一般に用いられる金属、た
とえば、Ag、Au、Cr、Zr、V、Ni、Zn、Cu、
Sn、Pb−Sn、Mn、Mo、W、Ti、Pd、Alなど
の一種あるいは2種以上の組み合わせがあり、ま
たこの外部接続用電極は多層構造としてもよく、
その例としてはCr−Cu、Cr−Ni−Agなどがあ
る。
The type of metal used for the external connection electrode is not particularly limited, and commonly used metals such as Ag, Au, Cr, Zr, V, Ni, Zn, Cu,
There are one type or a combination of two or more of Sn, Pb-Sn, Mn, Mo, W, Ti, Pd, Al, etc., and this external connection electrode may have a multilayer structure.
Examples include Cr-Cu and Cr-Ni-Ag.

またこの発明の製造方法において、対象とする
セラミツクコンデンサの構造例としては、単一層
の誘電体セラミツクからなるセラミツクコンデン
サ、積層型のセラミツクコンデンサなどがある。
また上記した各種のセラミツクコンデンサを粒界
絶縁型とした場合にもこの発明が適用される。
Further, in the manufacturing method of the present invention, examples of structures of ceramic capacitors to be used include ceramic capacitors made of a single layer of dielectric ceramic, multilayer ceramic capacitors, and the like.
The present invention is also applicable to the case where the various ceramic capacitors described above are of the grain boundary insulation type.

(実施例) 以下、この発明を実施例にしたがつて詳細に説
明する。
(Example) Hereinafter, this invention will be explained in detail according to an example.

実施例 1 セラミツク誘電体原料粉末として次に示す組成
のものを準備した。
Example 1 Ceramic dielectric raw material powder having the following composition was prepared.

Nd2Ti2O7:63モル%、BaTiO3:14モル%、
TiO2:23モル% この原料粉末をバインダであるポリビニルアル
コール、界面活性剤、分散剤、水とともに混合し
てスラリーを作成した。次いでこのスラリーを用
いてドクターブレード法により厚み35μmのセラ
ミツクグリーンシートを作成した。
Nd2Ti2O7 : 63 mol% , BaTiO3 : 14 mol % ,
TiO 2 : 23 mol% This raw material powder was mixed with polyvinyl alcohol as a binder, a surfactant, a dispersant, and water to prepare a slurry. Next, a ceramic green sheet with a thickness of 35 μm was prepared using this slurry by a doctor blade method.

このセラミツクグリーンシートを長さ7.0mm、
幅5.0mmの大きさに切断し、このシート上に
Ag70wt%、Pd30wt%のAg−Pdペーストを印刷
した。このように内部電極を形成したセラミツク
グリーンシートを11枚積み重ね、その積層体の端
面に内部電極が露出するようにした。この積層体
を空気中1250℃で焼成して焼結ユニツトを得た。
得られた積層体の各誘電体層の厚みは20μmであ
つた。
This ceramic green sheet has a length of 7.0mm,
Cut into 5.0mm wide pieces and place on this sheet.
An Ag-Pd paste containing 70 wt% Ag and 30 wt% Pd was printed. Eleven ceramic green sheets with internal electrodes formed in this way were stacked so that the internal electrodes were exposed at the end faces of the stack. This laminate was fired in air at 1250°C to obtain a sintered unit.
The thickness of each dielectric layer of the obtained laminate was 20 μm.

次に、この積層焼結ユニツトの内部電極が露出
する端面にスパツタリング法によりまず酸化錫層
を形成した。
Next, a tin oxide layer was first formed by sputtering on the end face of this laminated sintered unit where the internal electrodes were exposed.

この酸化錫層の形成は次の条件により行つた。 This tin oxide layer was formed under the following conditions.

スパツタ雰囲気:10%の酸素を含有するアルゴ
ン 圧力:2×10-3Torr ターゲツト:直径5インチ、厚み5mmの錫板 電圧:500VD.C. 電流:2.0A スパツタ時間 :5分 酸化錫層の膜厚:3500Å 続いて、酸化錫層の上に第1層の外部接続用電
極として、まず半田耐熱層としてのNi層をスパ
ツタリング法により形成した。
Sputtering atmosphere: Argon containing 10% oxygen Pressure: 2 x 10 -3 Torr Target: 5 inch diameter, 5 mm thick tin plate Voltage: 500 VD.C. Current: 2.0 A Sputtering time: 5 minutes Tin oxide layer film Thickness: 3500 Å Subsequently, a Ni layer as a solder heat-resistant layer was first formed by sputtering on the tin oxide layer as a first layer of external connection electrode.

このNi層の形成は次のような条件により行つ
た。
This Ni layer was formed under the following conditions.

スパツタ雰囲気:アルゴン 圧力:2×10-3Torr ターゲツト:直径5インチ、厚み2mmの:ニツ
ケル板 電圧:480VD.C. 電流:2.0A 時間:15分 膜厚:5000Å さらに、Ni層の上に第2層の外部接続用電極
としてAg層をスパツタリング法により形成した。
このAg層は半田付け可能な層としての役割を果
たすものである。
Sputtering atmosphere: Argon Pressure: 2×10 -3 Torr Target: Nickel plate with a diameter of 5 inches and a thickness of 2 mm Voltage: 480VD.C. Current: 2.0A Time: 15 minutes Film thickness: 5000Å Furthermore, a An Ag layer was formed by sputtering as a two-layer external connection electrode.
This Ag layer serves as a solderable layer.

Ag層の形成は次のような条件により行つた。 The Ag layer was formed under the following conditions.

スパツタ雰囲気:アルゴン 圧力:2×10-3Torr ターゲツト:直径5インチ、厚み5mmの:Ag
板 電圧:540VD.C. 電流:2.0A 時間:6分 膜厚:1μm 上記した工程を経て得られた積層コンデンサに
つき次の条件で高温加速負荷寿命試験を行つた。
つまり、このコンデンサを150℃の温度雰囲気に
設置し、定格電圧(50V)の6倍の電圧である
300Vを印加し、100時間後の絶縁抵抗(IR)を測
定したところ1011Ωであつた。ちなみに、この積
層コンデンサの絶縁抵抗(IR)の初期値は1011Ω
であつた。また、温度45℃相対温度95%の雰囲気
に設置し、定格電圧50Vを印加し、500時間後の
絶縁抵抗(IR)を測定したところ1011Ωであり、
初期値のそれにくらべて変化が見られなかつた。
Sputtering atmosphere: Argon Pressure: 2×10 -3 Torr Target: 5 inches in diameter, 5 mm thick: Ag
Plate Voltage: 540VD.C. Current: 2.0A Time: 6 minutes Film thickness: 1 μm A high temperature accelerated load life test was conducted on the multilayer capacitor obtained through the above process under the following conditions.
In other words, this capacitor is installed in a temperature atmosphere of 150℃, and the voltage is 6 times the rated voltage (50V).
When 300V was applied and the insulation resistance (IR) was measured after 100 hours, it was 10 11 Ω. By the way, the initial value of the insulation resistance (IR) of this multilayer capacitor is 10 11 Ω.
It was hot. In addition, when installed in an atmosphere with a temperature of 45°C and a relative temperature of 95%, a rated voltage of 50V was applied, and the insulation resistance (IR) was measured after 500 hours, it was 10 11 Ω.
No change was observed compared to the initial value.

比較例 1 実施例1で得られた積層焼結ユニツトに酸化錫
層を形成せずに、実施例1と同じ条件で第1層の
外部接続用電極であるNi層および第2層の外部
接続用電極であるAg層を形成し、積層コンデン
サを作成した。
Comparative Example 1 The Ni layer serving as the external connection electrode of the first layer and the external connection of the second layer were formed under the same conditions as Example 1 without forming a tin oxide layer on the laminated sintered unit obtained in Example 1. A multilayer capacitor was fabricated by forming an Ag layer as an electrode.

この積層コンデンサについて実施例1と同様に
試験を行つたところ、絶縁抵抗(IR)は10時間
後に109Ωに低下し、25時間後には106Ωにまで劣
化した。
When this multilayer capacitor was tested in the same manner as in Example 1, the insulation resistance (IR) decreased to 10 9 Ω after 10 hours, and deteriorated to 10 6 Ω after 25 hours.

実施例 2 SrTiO3:99.3モル%、Y2O3:0.3モル%、
SiO2:0.2モル%、Al2O3:0.2モル%の組成とな
るように、各成分を秤量し、この秤量原料に有機
バインダを10重量%加え、ボールミルにて16時間
回転し、十分に混合、粉砕を行つた。これを造粒
後、1000Kg/cm2の圧力で成形して円板状の成形
体を得た。この成形体を1350℃、2時間の条件で
焼成した。得られた磁器の表面にPb、Biなどの
金属酸化物を塗布し、1000〜1200℃の温度で熱処
理を行い、磁器の結晶粒界を絶縁体化し、粒界絶
縁型半導体磁器素体を作成した。
Example 2 SrTiO 3 : 99.3 mol%, Y 2 O 3 : 0.3 mol%,
Each component was weighed so that the composition was 0.2 mol% of SiO 2 and 0.2 mol% of Al 2 O 3 , and 10% by weight of an organic binder was added to the weighed raw materials. Mixing and grinding were performed. After granulating this, it was molded at a pressure of 1000 kg/cm 2 to obtain a disc-shaped molded product. This molded body was fired at 1350°C for 2 hours. Metal oxides such as Pb and Bi are applied to the surface of the resulting porcelain, and heat treatment is performed at a temperature of 1000 to 1200°C to transform the grain boundaries of the porcelain into insulators, creating a grain-boundary insulated semiconductor porcelain body. did.

この半導体磁器素体を用い、実施例1と同様の
方法によりその表面に酸化錫層、第1層の外部接
続用電極および第2層の外部接続用電極を形成
し、粒界絶縁型半導体磁器コンデンサを作成し
た。
Using this semiconductor ceramic body, a tin oxide layer, a first layer of external connection electrodes, and a second layer of external connection electrodes were formed on the surface of the semiconductor ceramic body in the same manner as in Example 1, and a grain boundary insulated semiconductor ceramic body was formed. Created a capacitor.

このコンデンサについて、実施例1に記載の高
温加速負荷寿命試験を行つた。その結果、初期値
の絶縁抵抗(IR)が1010Ωであつたのに対し、
100時間後のそれは1010Ωであり、ほとんど絶縁
抵抗(IR)の劣化がないことが確認できた。
This capacitor was subjected to the high temperature accelerated load life test described in Example 1. As a result, while the initial value of insulation resistance (IR) was 10 10 Ω,
After 100 hours, it was 10 10 Ω, confirming that there was almost no deterioration in insulation resistance (IR).

比較例 2 実施例2で得られた粒界絶縁型半導体磁器素体
を用い、この磁器素体の表面に酸化錫層を形成せ
ずに、実施例1と同じ条件で第1層の外部接続用
電極であるNi層および第2層の外部接続用電極
であるAg層を形成し、粒界絶縁型半導体磁器コ
ンデンサを作成した。
Comparative Example 2 Using the grain boundary insulated semiconductor ceramic body obtained in Example 2, external connection of the first layer was made under the same conditions as Example 1 without forming a tin oxide layer on the surface of this ceramic body. A grain boundary insulated semiconductor porcelain capacitor was fabricated by forming a Ni layer serving as a secondary electrode and an Ag layer serving as a second external connection electrode.

このコンデンサについて実施例1と同様に試験
を行つたところ、絶縁抵抗(IR)は10時間後に
107Ωに低下し、25時間後には105Ωにまで劣化し
た。
When this capacitor was tested in the same manner as in Example 1, the insulation resistance (IR) was
The resistance decreased to 10 7 Ω, and after 25 hours, it deteriorated to 10 5 Ω.

実施例 3 アルミナ基板上に、下部電極としてAg層、Ni
層を実施例1と同様の方法により順次形成し、さ
らに酸化錫層をこれも実施例1と同様の方法によ
り形成した。
Example 3 On an alumina substrate, an Ag layer and a Ni layer were used as the lower electrode.
The layers were formed sequentially in the same manner as in Example 1, and the tin oxide layer was also formed in the same manner as in Example 1.

次いで、酸化錫層の上に誘電体セラミツクであ
るSiO2膜を高周波スパツタリング法により5000
Åの厚みに形成した。
Next, a SiO 2 film, which is a dielectric ceramic, is deposited on the tin oxide layer using high-frequency sputtering.
It was formed to a thickness of Å.

なお、SiO2膜を高周波スパツタリング法によ
り形成する条件は次のとおりである。
Note that the conditions for forming the SiO 2 film by high frequency sputtering method are as follows.

スパツタ雰囲気:5%の酸素を含有するアル :ゴン 圧力:5×10-3Torr ターゲツト:直径5インチ、厚み5mmの :石英板 投入電力:500W 時間:100分 SiO2膜厚:5000Å そののち、SiO2膜の上に酸化錫層を実施例1
と同様の方法により形成し、さらにその上にNi
層、Ag層を実施例1と同様の方法により順次形
成し、SiO2からなる薄膜コンデンサを作成した。
Sputtering atmosphere: Algon containing 5% oxygen Pressure: 5×10 -3 Torr Target: quartz plate with diameter of 5 inches and thickness of 5 mm Input power: 500 W Time: 100 minutes SiO 2 film thickness: 5000 Å After that, Example 1: Tin oxide layer on SiO 2 film
was formed by the same method as above, and then Ni
A thin film capacitor made of SiO 2 was produced by sequentially forming layers and Ag layers in the same manner as in Example 1.

このコンデンサについて実施例1に記載の高温
加速負荷寿命試験を行つた。その結果、初期値の
絶縁抵抗(IR)が1013Ωであつたのに対し、100
時間後のそれは1013Ωであつた。
The high temperature accelerated load life test described in Example 1 was conducted on this capacitor. As a result, the initial value of insulation resistance (IR) was 10 13 Ω, but
After hours it was 10 13 Ω.

比較例 3 実施例3による薄膜コンデンサを作成する際に
おいて、酸化錫層を形成せずに、その他について
は実施例3に記載の方法を実施することによつて
薄膜コンデンサを作成した。
Comparative Example 3 In producing the thin film capacitor according to Example 3, a thin film capacitor was produced by carrying out the method described in Example 3 except for forming the tin oxide layer.

このコンデンサについて実施例1と同様に試験
を行つたところ、絶縁抵抗は108Ωにまで低下し
た。
When this capacitor was tested in the same manner as in Example 1, the insulation resistance was reduced to 10 8 Ω.

(効果) 以上のようにこの発明の製造方法により得られ
たセラミツクコンデンサによれば、誘電体セラミ
ツクと外部接続用電極との間に酸化錫層が介在さ
れるため、高温使用時において見られる電極によ
る誘電体セラミツクの還元を防止することがで
き、その結果電気特性の劣化、特に絶縁抵抗の劣
化を生じさせないという効果をもたらすものであ
る。
(Effects) As described above, according to the ceramic capacitor obtained by the manufacturing method of the present invention, since the tin oxide layer is interposed between the dielectric ceramic and the external connection electrode, the electrode As a result, deterioration of electrical properties, particularly insulation resistance, can be prevented.

Claims (1)

【特許請求の範囲】 1 誘電体セラミツクの表面に酸化錫層を介して
外部接続用電極を形成するセラミツクコンデンサ
の製造方法において、 酸化錫層をスパツタリング法、イオンプレーテ
イング法、真空蒸着法、気相蒸着法のいずれかに
より形成し、 外部接続用電極をスパツタリング法、真空蒸着
法、イオンプレーテイング法、、気相蒸着法、無
電解メツキ法のいずれかにより形成することを特
徴とするセラミツクコンデンサの製造方法。 2 基板上に第1の外部接続用電極を形成し、該
第1の外部接続用電極の上に酸化錫層を介して誘
電体セラミツクを形成し、該誘電体セラミツクの
上に酸化錫層を介して第2の外部接続用電極を形
成するセラミツクコンデンサの製造方法におい
て、 酸化錫層をスパツタリング法、イオンプレーテ
イング法、真空蒸着法、気相蒸着法のいずれかに
より形成し、 外部接続用電極をスパツタリング法、真空蒸着
法、イオンプレーテイング法、気相蒸着法、無電
解メツキ法のいずれかにより形成することを特徴
とする特許請求の範囲第1項記載のセラミツクコ
ンデンサの製造方法。 3 複数層の誘電体セラミツクと、該誘電体セラ
ミツクを介して互いに積層された状態で配置され
静電容量を形成するための複数層の内部電極とか
らなる積層型の誘電体セラミツク素体に、前記内
部電極の所定のものに接続される静電容量取出の
ための1対の外部接続用電極を酸化錫層を介して
形成する積層型のセラミツクコンデンサの製造方
法において、 酸化錫層をスパツタリング法、イオンプレーテ
イング法、真空蒸着法、気相蒸着法のいずれかに
より形成し、 外部接続用電極をスパツタリング法、真空蒸着
法、イオンプレーテイング法、、気相蒸着法、無
電解メツキ法のいずれかにより形成することを特
徴とする特許請求の範囲第1項記載のセラミツク
コンデンサの製造方法。 4 前記誘電体セラミツクの厚みは50μm以下で
ある特許請求の範囲第1項〜第3項記載のセラミ
ツクコンデンサの製造方法。 5 前記酸化錫層の厚みは2μm以下である特許
請求の範囲第1項〜第3項記載のセラミツクコン
デンサの製造方法。
[Claims] 1. A method for manufacturing a ceramic capacitor in which an electrode for external connection is formed on the surface of a dielectric ceramic via a tin oxide layer, wherein the tin oxide layer is formed by a sputtering method, an ion plating method, a vacuum evaporation method, or an air vapor deposition method. A ceramic capacitor characterized in that it is formed by any one of phase evaporation methods, and the external connection electrodes are formed by any one of sputtering method, vacuum evaporation method, ion plating method, vapor phase evaporation method, and electroless plating method. manufacturing method. 2. Forming a first external connection electrode on a substrate, forming a dielectric ceramic on the first external connection electrode via a tin oxide layer, and forming a tin oxide layer on the dielectric ceramic. In a method of manufacturing a ceramic capacitor in which a second external connection electrode is formed through a tin oxide layer, a tin oxide layer is formed by one of sputtering, ion plating, vacuum evaporation, or vapor phase evaporation, 2. The method of manufacturing a ceramic capacitor according to claim 1, wherein the ceramic capacitor is formed by any one of a sputtering method, a vacuum evaporation method, an ion plating method, a vapor phase evaporation method, and an electroless plating method. 3. A laminated dielectric ceramic element body consisting of a plurality of layers of dielectric ceramic and a plurality of internal electrodes arranged in a laminated state with each other via the dielectric ceramic to form a capacitance, A method for manufacturing a multilayer ceramic capacitor in which a pair of external connection electrodes for taking out capacitance connected to a predetermined one of the internal electrodes is formed via a tin oxide layer, comprising: sputtering the tin oxide layer. , ion plating method, vacuum evaporation method, or vapor phase evaporation method, and external connection electrodes are formed by sputtering method, vacuum evaporation method, ion plating method, , vapor phase evaporation method, or electroless plating method. A method of manufacturing a ceramic capacitor according to claim 1, wherein the ceramic capacitor is formed by: 4. The method of manufacturing a ceramic capacitor according to claims 1 to 3, wherein the dielectric ceramic has a thickness of 50 μm or less. 5. The method of manufacturing a ceramic capacitor according to claims 1 to 3, wherein the tin oxide layer has a thickness of 2 μm or less.
JP20736384A 1984-10-02 1984-10-02 Ceramic capacitor Granted JPS6184809A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP20736384A JPS6184809A (en) 1984-10-02 1984-10-02 Ceramic capacitor
US06/782,217 US4604676A (en) 1984-10-02 1985-09-30 Ceramic capacitor
DE19853535059 DE3535059A1 (en) 1984-10-02 1985-10-01 CERAMIC CAPACITOR

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20736384A JPS6184809A (en) 1984-10-02 1984-10-02 Ceramic capacitor

Publications (2)

Publication Number Publication Date
JPS6184809A JPS6184809A (en) 1986-04-30
JPH0314219B2 true JPH0314219B2 (en) 1991-02-26

Family

ID=16538492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20736384A Granted JPS6184809A (en) 1984-10-02 1984-10-02 Ceramic capacitor

Country Status (1)

Country Link
JP (1) JPS6184809A (en)

Also Published As

Publication number Publication date
JPS6184809A (en) 1986-04-30

Similar Documents

Publication Publication Date Title
JP2998639B2 (en) Multilayer ceramic capacitors
JP2004035388A (en) Reduction-resistant low-temperature fired dielectric ceramic composition, multilayer ceramic capacitor using it, and its manufacturing method
JPH113834A (en) Multilayer ceramic capacitor and its manufacture
JPH1025157A (en) Dielectric ceramic composition and multilayer capacitor
JP3064659B2 (en) Manufacturing method of multilayer ceramic element
JP4135443B2 (en) Manufacturing method of multilayer ceramic electronic component
JP7569695B2 (en) Dielectric composition and electronic component
JPH0432213A (en) Ceramic capacitor
JPH0380334B2 (en)
JPH038574B2 (en)
JPH0380333B2 (en)
JPH0314219B2 (en)
JPH038575B2 (en)
JPH0332902B2 (en)
JPH0332905B2 (en)
JPH0332904B2 (en)
JPH0332903B2 (en)
JPH0415607B2 (en)
JPH0415606B2 (en)
JP2560665B2 (en) Ceramic capacitor
JP2003249416A (en) Manufacturing method of laminated ceramic capacitor and laminated ceramic capacitor
JP3804135B2 (en) Multilayer ceramic capacitor
JPH0869939A (en) Multilayer ceramic capacitor and its manufacture
JPS63136507A (en) Ceramic capacitor
JPH06267783A (en) Capacitor

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term