JPH03142829A - Etching of substrate - Google Patents

Etching of substrate

Info

Publication number
JPH03142829A
JPH03142829A JP28025089A JP28025089A JPH03142829A JP H03142829 A JPH03142829 A JP H03142829A JP 28025089 A JP28025089 A JP 28025089A JP 28025089 A JP28025089 A JP 28025089A JP H03142829 A JPH03142829 A JP H03142829A
Authority
JP
Japan
Prior art keywords
mask
layer
etching
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28025089A
Other languages
Japanese (ja)
Other versions
JP2973439B2 (en
Inventor
Michitaka Kubota
窪田 通孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1280250A priority Critical patent/JP2973439B2/en
Publication of JPH03142829A publication Critical patent/JPH03142829A/en
Application granted granted Critical
Publication of JP2973439B2 publication Critical patent/JP2973439B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To surely execute an etching operation in such a way that a mask does not fall or is not etched by a method wherein a layer is formed additionally on the whole surface of a layer which has been formed on the surface of a layer for mask formation use having a vertical sidewall and which is used as a mask, it is etched back to form a sidewall, the surface of the layer for mask formation is etched and the layer for mask formation use and the sidewall are removed. CONSTITUTION:An oxide film is formed on a silicon substrate to form an etching- resistant film 2; a polysilicon layer having a vertical sidewall is formed selectively on it; a layer 3, for mask formation use, having a sidewall 31 is obtained. The surface of the layer is oxidized to form a layer 5 to be used as a mask; a polysilicon layer is formed on the whole surface. A layer 6 for sidewall formation is obtained. The layer is etched back; it is left only on a sidewall part; a sidewall 61 is formed. Then, an SiO2 film on the surface out of the layer 5 is removed; only a part situated at the sidewall part is left; the layer 3 for mask formation use and the sidewall 61 are removed simultaneously. Since a film 51 which is left is sandwiched from both sides, it is possible to prevent that the film falls or is etched from the side. Then, the etching- resistant film 2 is removed; a substrate 1 is etched anisotropically by using the film 51 as a mask.

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。[Detailed description of the invention] The present invention will be explained in the following order.

産業上の利用分野 発明の概要 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例 実施例−1 実施例−2 実施例−3 発明の効果 〔産業上の利用分野〕 本発明は、基体のエツチング方法に関する0本発明のエ
ツチング方法は、基体をエツチングして厚みの小さい壁
状ないしは柱状の部分を形成することに好適に利用でき
、例えば、電子材料の分野では量子井戸細線素子の如き
微細素子の形成や、または半導体基板に上記のような形
状の微細な部分を形成すること等に利用でき、あるいは
機械の分野では上記のような形状の微小な機械要素を形
成すること等に利用することができる。
Industrial Application Field Overview of the Invention Conventional Technology Problems to be Solved by the Invention Means for Solving Problems Examples of Actions Example-1 Example-2 Example-3 Effects of the Invention [Industrial Applications] Field] The present invention relates to a method for etching a substrate. The etching method of the present invention can be suitably used for etching a substrate to form a wall-like or columnar portion with a small thickness. For example, in the field of electronic materials. It can be used to form minute elements such as quantum well thin wire devices, or to form minute parts with the above shape on semiconductor substrates, or in the mechanical field, to form minute mechanical elements with the above shape. It can be used for forming etc.

〔発明の概要〕[Summary of the invention]

本出願の各発明は、マスク形成用層の垂直な側壁にマス
クとなる層を形成し、マスクとなる層の少なくとも一部
を残してこれをマスクにして基体をエツチングするに際
し、該マスクが極めて微細な場合でもこれが倒れたり除
去される等の問題が生じないようにしたものであって、
本出願の請求項1の発明は、サイドウオールを形成して
これとマスク形成用層との間にマスクとなる層を挟みこ
むようにすることにより、また本出願の請求項2の発明
は、基体上の耐エツチング膜よりエツチングレートの小
さい材料により保護膜を形成してこの保護膜の少なくと
も一部をマスクとして基体のエツチングを行うことによ
り、上記問題を解決したものである。
Each of the inventions of the present application forms a layer serving as a mask on the vertical sidewalls of a mask forming layer, and when etching a substrate using this as a mask while leaving at least a part of the layer serving as a mask, the mask is extremely This is to prevent problems such as falling or being removed even in minute cases.
The invention of claim 1 of the present application is characterized by forming a sidewall and sandwiching a layer to serve as a mask between the sidewall and the mask forming layer. The above problem is solved by forming a protective film of a material with a lower etching rate than the etching-resistant film above and etching the substrate using at least a portion of this protective film as a mask.

〔従来の技術〕[Conventional technology]

従来より、半導体装置の製造の分野その他の微細加工分
野において、様々な技術が行われている(例えば、特開
昭59−110168号公報)、このような技術の中で
、マスク形成用層の側面にマスクとなる層を形成してこ
のマスクを用いてエツチングを行うことにより、基体を
微細加工できることが知られている。
Conventionally, various techniques have been used in the field of semiconductor device manufacturing and other microfabrication fields (for example, Japanese Patent Application Laid-Open No. 110168/1983). It is known that a substrate can be microfabricated by forming a mask layer on the side surface and performing etching using this mask.

例えば、半導体の加工技術の分野において、ポリシリコ
ン層を酸化した時にできる側面の酸化膜をマスクとして
利用すれば、100Å以下の微細加工が可能である。こ
のような従来技術を、第3図を用いて説明すると、次の
とおりである。
For example, in the field of semiconductor processing technology, if a side oxide film formed when a polysilicon layer is oxidized is used as a mask, microfabrication of 100 Å or less is possible. Such a conventional technique will be explained below using FIG. 3.

従来技術にあっては、第3図(a、)に示すようにシリ
コン基板等の基体1上の耐エツチング膜(StO,膜等
)2上に側壁31を有するように形成したポリシリコン
層3を熱酸化等の手段でグ酸化し、Si0g膜であるマ
スクとなる酸化膜8を形成する。
In the prior art, as shown in FIG. 3(a), a polysilicon layer 3 is formed on an etching-resistant film (StO, film, etc.) 2 on a base 1 such as a silicon substrate so as to have side walls 31. is oxidized by means such as thermal oxidation to form an oxide film 8 which is a Si0g film and serves as a mask.

次にRIB等の異方性はエツチングにより、ポリエチレ
ン層3の上面においてのみ酸化膜8を除去し、ポリシリ
コン層3の側壁部にマスク81を残す、これにより第3
図(b)の構造にする0次にRIB等の手段でポリシリ
コン層3を除去し、第3図(C)に示すようにマスク8
1を残す、これにより、当初形成した酸化膜8(第1図
(a)と同じ厚みの幅(基体に平行な方向、即ち図の左
右方向の幅))の微細なマスクが形成できる。
Next, for the anisotropy of RIB etc., the oxide film 8 is removed only on the upper surface of the polyethylene layer 3 by etching, leaving the mask 81 on the side wall of the polysilicon layer 3.
The structure shown in FIG. 3(b) is obtained by removing the polysilicon layer 3 by means such as zero-order RIB, and using a mask 8 as shown in FIG. 3(c).
As a result, a fine mask having the same thickness and width as the originally formed oxide film 8 (the width in the direction parallel to the substrate, that is, the width in the left-right direction in the figure) can be formed.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記従来の技術にあっては、形成されたSingによる
マスク81は幅が狭いため、エツチング中に削られて、
倒れてしまう可能性がある。特にポリシリコン層3をR
1!E等でエツチングしている間、第3図(b)に符号
81aで示す図における右側はポリエチレン層3に接し
ているので、マスク81は図の右側に倒れる心配はない
、これに対し図における左側の面(第1図(b)に81
bで示す)はむき出しであり、左側に倒れたり、左側か
らエツチングされてしまう可能性がある。
In the above-mentioned conventional technique, since the formed Sing mask 81 has a narrow width, it is scraped during etching.
There is a possibility that you will fall down. In particular, polysilicon layer 3 is R
1! During etching with E, etc., the right side in the figure indicated by reference numeral 81a in FIG. The left side (81 in Figure 1(b))
b) is exposed and may fall to the left or be etched from the left.

また耐エツチング層2は、酸化膜8の上面をエツチング
する際、及びポリシリコン層3をエツチングする際に基
体lをこれらエツチングから保護するために必須のもの
であるが、基体1をマスク81を用いてエツチングする
に先立ち除去しなければならない。このとき図示従来例
の如く耐エツチング膜2をSiO□から形成し、またマ
スク81もSingから形成すると、上記耐エツチング
112を除去するエツチング時にS亥マスク81もエツ
チングされてしまう、即ち、第1図(d)に略示する如
く、図の符号82の部分がエツチングされる。
The etching-resistant layer 2 is essential to protect the substrate 1 from etching when etching the upper surface of the oxide film 8 and when etching the polysilicon layer 3. must be removed prior to etching. At this time, if the etching-resistant film 2 is formed of SiO□ and the mask 81 is also formed of Sing as in the conventional example shown in the figure, the S mask 81 will also be etched during the etching to remove the etching-resistant film 112. As schematically shown in Figure (d), a portion 82 in the figure is etched.

上記の如く、マスク形成用の層の側壁部を利用してマス
クを形成する技術は、幅の小さな微細マスクを形成でき
るので、微細な加工に際して有効であるが、上述したよ
うにマスクが倒れたり、マスクがエツチングされて極端
な場合消失してしまうことがある。
As mentioned above, the technique of forming a mask using the side wall part of the mask forming layer can form a fine mask with a small width, so it is effective for fine processing, but as mentioned above, the mask may fall over. In extreme cases, the mask may be etched and disappear.

本発明はこのような問題点を解決して、マスク形成用層
の側壁部にマスクを形威してこれによりエツチング加工
を行う場合も、マスクが倒れたり、エツチングされるこ
とを防いで、確実に所望のエツチングを達威し得るエツ
チング方法を提供せんとするものである。
The present invention solves these problems, and even when etching is performed by forming a mask on the side wall of the mask forming layer, it prevents the mask from falling or being etched, and ensures reliable etching. The object of the present invention is to provide an etching method that can achieve desired etching.

〔問題点を解決するための手段〕[Means for solving problems]

本出願の請求項1の発明は、 基体上に耐エツチング膜を形成する工程と、該耐エツチ
ング膜上に垂直な側壁(ここで垂直とは、基体表面に対
して必ずしも厳密に直角である必要はなく、側壁に形威
される部分がマスクとなり得る程度に垂直に近い場合も
含む、請求項2の発明においても同じ)を有するマスク
形成用層を選択的に形成する工程と、 該マスク形成用層の表面にマスクとなる層を所望厚さで
形成する工程と、 サイドウオール形成用層を全面に形成する工程と、 サイドウオール形成用層をエッチバックして、マスク形
成用層の側壁部にのみ残し核層を残すことによりサイド
ウオールを形成する工程と、マスクとなる層のうちマス
ク形成用層の上面に位置する部分を除去してマスクとな
る層のうちマスク形成用層の側壁部分に位置する部分の
みを残す工程と、 マスク形成用層とサイドウオールとを除去する工程と、 基体上の耐エツチング膜を除去する工程と、マスクとな
る層のうち上記残された部分をマスクとして基体の異方
性エツチングを行う工程とを有することを特徴とするも
のである。
The invention of claim 1 of the present application includes a step of forming an etching-resistant film on a substrate, and a side wall that is perpendicular to the etching-resistant film (here, vertical does not necessarily have to be strictly perpendicular to the surface of the substrate). (The same applies to the invention of claim 2, including cases in which the portion formed on the side wall is close to perpendicular to the extent that it can be used as a mask); A step of forming a layer to serve as a mask on the surface of the mask layer to a desired thickness, a step of forming a sidewall forming layer on the entire surface, and a step of etching back the sidewall forming layer to remove the sidewall portion of the mask forming layer. A step of forming a sidewall by leaving only a core layer on the surface of the layer, and a step of forming a sidewall of the layer that will become a mask by removing a portion of the layer that will become a mask located on the upper surface of the layer for mask formation. A step of removing the mask forming layer and the sidewall, a step of removing the etching-resistant film on the substrate, and a step of leaving only the portion located in the mask layer as a mask. The method is characterized by comprising a step of performing anisotropic etching of the substrate.

本出願の請求項2の発明は、 基体上に耐エツチング膜を形成する工程と、該耐エツチ
ング膜上に垂直な側壁をもつマスク形成用層を選択的に
形成する工程と、 該マスク形成用層の表面に前記耐エツチング膜よりエツ
チングレートの小さな保護膜を所望厚さで形成する工程
と、 保護膜のうちマスク形成用層の上面に位置する部分を除
去してマスク形成用層の側壁部に位置する部分のみを残
す工程と、 マスク形成用層を除去する工程と、 保護膜のうち上記残された部分をマスクとして耐エツチ
ング膜及び基体の異方性エツチングを行う工程と を有することを特徴とするものである。
The invention according to claim 2 of the present application comprises: a step of forming an etching-resistant film on a substrate; a step of selectively forming a mask-forming layer having vertical sidewalls on the etching-resistant film; forming a protective film having a lower etching rate than the etching-resistant film on the surface of the layer to a desired thickness; and removing a portion of the protective film located on the upper surface of the mask forming layer to form a side wall portion of the mask forming layer. a step of removing the mask-forming layer; and a step of performing anisotropic etching of the etching-resistant film and the substrate using the remaining portion of the protective film as a mask. This is a characteristic feature.

〔作 用〕[For production]

本出願の請求項1の発明は、垂直な側壁を有するマスク
形成用層の表面に所望厚さで形成されたマスクになる層
の上に、更に全面に層を形威してエッチバックしてマス
ク形成用層の側壁部にのみサイドウオールを形威し、そ
の状態でマスクとなる層のうちのマスク形成用層の上面
をエツチングし、さらにマスク形成用層とサイドウオー
ルとを除去するので、マスク形成用層の側壁部に位置す
るマスクとなる層は、サイドウオールとマスク形成用層
との間に挟まれた状態で上記各エツチングが進められる
ことになる。従って、エツチング中にマスクが倒れたり
、エツチングされてしまうことが確実に防止される。該
サイドウオールとマスク形成用層との間にマスクとなる
層が存在して、挟持される形になるからである。
The invention of claim 1 of the present application further forms a layer over the entire surface of the mask layer formed to a desired thickness on the surface of the mask forming layer having vertical sidewalls and etch back the layer. A sidewall is formed only on the sidewall portion of the mask forming layer, and in this state, the upper surface of the mask forming layer among the layers to be a mask is etched, and then the mask forming layer and the sidewall are removed. The above-mentioned etching is performed on the layer serving as a mask located on the sidewall portion of the mask-forming layer while being sandwiched between the sidewall and the mask-forming layer. Therefore, the mask is reliably prevented from falling over or being etched during etching. This is because a layer serving as a mask exists between the sidewall and the mask-forming layer, and the layer is sandwiched between the sidewall and the mask-forming layer.

本発明の請求項2の発明は、垂直な側壁を有するマスク
形成用層の表面に耐エツチング層よ/Jエツチングレー
トの小さな材料により所望厚さで保護膜を形成し、この
保護膜のうちのマスク形成用層の側壁部に位置する部分
をマスクとするので、耐エツチング層をエツチング除去
するときも、エツチングレートが異なる結果、このエツ
チングにより除去されることが確実に防止される。
According to the second aspect of the present invention, a protective film is formed on the surface of the mask forming layer having vertical sidewalls to a desired thickness using a material with a low etching rate, such as an etching-resistant layer, and Since the portion of the mask-forming layer located on the side wall portion is used as a mask, even when the etching-resistant layer is removed by etching, the etching rate is different, so that removal by this etching is reliably prevented.

〔実施例〕〔Example〕

以下実施例について、図面を参照して説明する。 Examples will be described below with reference to the drawings.

当然のことではあるが、本出願の各発明は以下に説明す
る実施例によって限定されるものではない。
As a matter of course, each invention of the present application is not limited to the examples described below.

実施例−1 この実施例は、本出願の請求項1の発明を具体化したも
のであり、該発明を半導体装置の微細加工技術に適用し
たものである。
Example 1 This example embodies the invention of claim 1 of the present application, and applies the invention to microfabrication technology for semiconductor devices.

第1図(a)〜(i)を参照する。Refer to FIGS. 1(a) to (i).

本実施例における被処理基体1は、シリコン基板である
The substrate 1 to be processed in this embodiment is a silicon substrate.

本実施例においては、まず基体1であるシリコン基板上
に酸化膜(Si0g膜)を形成し、これを耐エツチング
膜2とする。この工程後の構造を第1図(a)に示す、
酸化膜は熱酸化や、あるいはCDVなどで形成できる。
In this embodiment, an oxide film (Si0g film) is first formed on a silicon substrate, which is a base 1, and this is used as an etching-resistant film 2. The structure after this step is shown in Figure 1(a).
The oxide film can be formed by thermal oxidation or CDV.

耐エツチング膜は酸化膜に限らず、窒化膜であるシリコ
ンナイトライド(SiN ) II (CDVや窒素雰
囲気下での加熱により形成できる)でもよく、あるいは
その他エツチングに対する保護膜となり得るものであれ
ば任意である。
The etching-resistant film is not limited to an oxide film, but may also be a nitride film, silicon nitride (SiN) II (which can be formed by CDV or heating in a nitrogen atmosphere), or any other film that can serve as a protective film against etching. It is.

次に、耐エツチング膜2(ここでは酸化膜)上に、垂直
な側壁を有する第1のポリシリコン層を選択的に形成し
て、該ポリシリコン層をマスク形成用層3とする。具体
的には、耐エツチングマスク1上にポリシリコン層を形
成して第1図(b)の構造にし、これをホトレジスト(
図中PRで示す)4を用いてバターニングすることによ
り第1図(C)の構造にして、これにより側壁(第1図
(c)に符号31で示す)を有するマスク形成用層3を
選択的に得るのである0本実施例において、マスク形成
用層3を構成するポリシリコンには、必要に応じて不純
物をドーピングする。これによりエツチング速度を制御
できる。
Next, a first polysilicon layer having vertical sidewalls is selectively formed on the etching-resistant film 2 (here, an oxide film), and this polysilicon layer is used as a mask forming layer 3. Specifically, a polysilicon layer is formed on the etching-resistant mask 1 to form the structure shown in FIG. 1(b), and this is coated with photoresist (
4 (indicated by PR in the figure) to form the structure shown in FIG. In this embodiment, the polysilicon constituting the mask forming layer 3 is doped with impurities as necessary. This allows the etching rate to be controlled.

次に上記側壁31を有するマスク形成用層3の表面に、
マスクとなる層5を形成するが、本例ではマスク形成用
層3がポリシリコンから成るのでこれを表面酸化して所
望厚さの5108Mを形成し、マスクとなる層5とした
6表面酸化は、例えば熱酸化にまり達成できる0表面酸
化のほか、マスク形成用層3の全表面に膜形成される条
件でCVO等を行い、基体lをエツチングするに際して
のマスクとなるべき材料により層を形成するのでもよい
Next, on the surface of the mask forming layer 3 having the side wall 31,
A layer 5 to serve as a mask is formed. In this example, since the mask forming layer 3 is made of polysilicon, this is surface oxidized to form a desired thickness of 5108M. For example, in addition to zero surface oxidation that can be achieved through thermal oxidation, CVO etc. are performed under conditions such that a film is formed on the entire surface of the mask forming layer 3, and a layer is formed using the material that will become a mask when etching the substrate 1. You may do so.

マスクとなる層は、第1図(d)に示すように、マスク
形成用層3の上面及び側壁をおおって形成される。
The layer serving as a mask is formed to cover the top surface and sidewalls of the mask forming layer 3, as shown in FIG. 1(d).

次に、サイドウオール形成用層6を全面に形成する0本
例では第2のポリシリコン層を全面に形成して、第1図
(e)の如きサイドウオール形成用層6を得る。サイド
ウオール形成用層6は、エッチバックによりサイドウオ
ールが形成されるに適した厚みで形成する。このポリシ
リコン層にも、必要に応じてドーピングを行う、これに
よりエツチング速度を制御でき、特に本例でポリシリコ
ンから威るマスク形成用層3とのエツチング速度を合わ
せるようにすることができる。
Next, in this example where the sidewall forming layer 6 is formed over the entire surface, a second polysilicon layer is formed over the entire surface to obtain the sidewall forming layer 6 as shown in FIG. 1(e). The sidewall forming layer 6 is formed to have a thickness suitable for forming a sidewall by etchback. This polysilicon layer is also doped if necessary, so that the etching rate can be controlled, and in particular, the etching rate can be made to match that of the mask forming layer 3, which is made of polysilicon in this example.

次いでサイドウオール形成用層6である第2のポリシリ
コン層をエッチバックしてマスク形成用層3の側壁部に
のみこの第2のポリシリコン層を残す、これによって、
ポリシリコンから成るサイドウオール61がマスク形成
用層3の側壁部に形成された第1図(f)の構造が得ら
れる。
Next, the second polysilicon layer, which is the sidewall forming layer 6, is etched back to leave the second polysilicon layer only on the sidewalls of the mask forming layer 3.
The structure shown in FIG. 1(f) is obtained in which a side wall 61 made of polysilicon is formed on the side wall portion of the mask forming layer 3.

次に、マスク形成用層3の表面に形成されたマスクとな
る層5(ここではSi0g膜)のうち、マスク形成用層
3の上面のSi0g膜を除去して、核層5のうちマスク
形成用層3の側壁部に位置する部分のみを残す、このと
き、マスク形成用層3であるポリシリコン層の上面は露
出することになる。側壁部に存在するマスクとなる層も
、若干エツチングされる。これにより、第1図(g)の
構造となる。第1図(g)において、マスク形成用層3
上の5iot膜がエツチングされたことに伴い、基体1
上の耐エツチング膜も本例ではSin、膜であるので、
これもマスク形成用層3上のSi0g膜厚とほぼ著しく
エツチングされ、やや薄くなる。但しマスク形成用層3
がポリシリコンであり、この上のStow膜がポリシリ
コンの熱酸化膜である場合、これはシリコン基板である
基体1上のSingとは一般的にエツチングレートが異
なるので、耐エツチング膜2がエツチングされる度合い
は小さくできる。
Next, the Si0g film on the upper surface of the mask forming layer 3 is removed from the layer 5 (Si0g film in this case) that is formed on the surface of the mask forming layer 3 to form a mask. Only the portions located on the sidewalls of the mask forming layer 3 are left, and at this time the upper surface of the polysilicon layer, which is the mask forming layer 3, is exposed. The mask layer present on the sidewalls is also slightly etched. This results in the structure shown in FIG. 1(g). In FIG. 1(g), the mask forming layer 3
As the upper 5iot film was etched, the substrate 1
The upper etching-resistant film is also a Sin film in this example, so
This layer is also etched to a remarkable extent and becomes slightly thinner than the Si0g film on the mask forming layer 3. However, mask forming layer 3
is polysilicon, and the Stow film thereon is a thermally oxidized film of polysilicon, since this generally has a different etching rate from the Sing on the base 1, which is a silicon substrate, the etching-resistant film 2 is The degree to which this occurs can be reduced.

次に、第1のポリシリコン層から成るマスク形成用層3
及び第2のポリシリコン層から成るサイドウオール61
を除去する。ここでは両者を同時にエツチング除去して
よい0本例は両者3,61がともにポリシリコンから成
るので同時除去が便利である。このとき、マスクとなる
層5のうち、残された膜51(これが基体1のエツチン
グ時のマスクとなる)は、サイドウオール61とマスク
形成用層3との間に挟まれているので、倒れたり、ある
いは側方からエツチングされたりすることが防止される
。この工程後の構造は、第1図(h)に示すとおりであ
る。サイドウオール61とマスク形成用層3とは、両者
の材料が異なる場合など、別々にエツチングしてもよい
、この場合のエツチングの順序はいずれが先でもよいが
、残された膜51の倒れ等の防止のためには、両者を同
時に除去するのが好ましい。
Next, a mask forming layer 3 made of a first polysilicon layer is formed.
and a side wall 61 made of a second polysilicon layer.
remove. In this example, since both 3 and 61 are made of polysilicon, simultaneous removal is convenient. At this time, the remaining film 51 of the layer 5 serving as a mask (this serves as a mask when etching the substrate 1) is sandwiched between the sidewall 61 and the mask forming layer 3, so it falls down. This prevents the surface from being etched or etched from the sides. The structure after this step is as shown in FIG. 1(h). The sidewall 61 and the mask forming layer 3 may be etched separately if they are made of different materials. In this case, the order of etching may be in any order, but the remaining film 51 may collapse, etc. In order to prevent this, it is preferable to remove both at the same time.

次に、基体lである基板上の耐エツチング膜2(本例で
は酸化膜)を除去する工程と、垂直な5iOt膜である
上記層された膜51をマスクとして、基体1の異方性エ
ツチングを行う、耐エツチング膜2の除去と基体1の異
方性エツチングとは、連続的に行っても、2ステツプで
行ってもよい(’! t tl (i−ン)。
Next, there is a step of removing the etching-resistant film 2 (an oxide film in this example) on the substrate 1, and an anisotropic etching of the substrate 1 using the layered film 51, which is a vertical 5iOt film, as a mask. The removal of the etching-resistant film 2 and the anisotropic etching of the substrate 1 may be performed continuously or in two steps ('! t tl (i-n)).

本実施例は上記の各工程を経るが、本実施例では特に、
次のように具体的に実施した。
This example goes through each of the above steps, but in this example, in particular,
The specific implementation was as follows.

即ち、基体である基板1に耐エツチング膜2(第1図(
a))を形成するのは、シリコン基板E酸化し、例えば
500人の厚さで酸化膜を形成し、これを耐エツチング
膜2とした。
That is, an etching-resistant film 2 (Fig. 1 (
A)) was formed by oxidizing a silicon substrate E, forming an oxide film with a thickness of, for example, 500 mm, and using this as the etching-resistant film 2.

また、マスク形成用層3を設けるには、ポリシリコンを
、例えば3000人の厚さでCVDすることによった(
第1図(b))。
Further, in order to provide the mask forming layer 3, polysilicon was CVDed to a thickness of, for example, 3000 nm (
Figure 1(b)).

上記マスク形成用層3である第1のポリシリコン層をパ
ターニングするには、フォトレジスト4をマスクにして
、ポリシリコンをRIHすることによった(第1図(c
))。
To pattern the first polysilicon layer, which is the mask forming layer 3, the polysilicon was subjected to RIH using the photoresist 4 as a mask (see Fig. 1(c).
)).

更にマスクとなる層5の形成は、該レジストを除去し、
ポリシリコンを酸化することにより形成した(第1図(
d))。
Furthermore, the formation of the layer 5 serving as a mask involves removing the resist,
It was formed by oxidizing polysilicon (Fig. 1 (
d)).

サイドウオール形成用層6は、ポリシリコンを例えば3
000人厚でCVD L、て形成した(第1図(e))
The sidewall forming layer 6 is made of polysilicon, for example, 3
It was formed by CVD L with a thickness of 0.000 mm (Fig. 1(e)).
.

サイドウオール61の形成は、RIEにより上記層6を
全面エツチングすることによった(第1図(f ))。
The sidewall 61 was formed by etching the entire surface of the layer 6 by RIE (FIG. 1(f)).

マスク形成用層3の上面のマスクとなる層5(SiO□
膜)はRIEによりエツチングした。このときマスク形
成用層3の上の5i01、及びサイドウオール61とマ
スク形成用層3とに挟まれた部分のSiO!の上部若干
がエツチングされた。
Layer 5 (SiO□
The film was etched by RIE. At this time, SiO1 on the mask forming layer 3 and the portion sandwiched between the side wall 61 and the mask forming layer 3! The upper part was slightly etched.

サイドウオール61及びマスク形成用層3であるポリシ
リコンはRIBによりエツチングした。これにより、5
iotのマスク51が形成された(第1図(h))。
The sidewalls 61 and the polysilicon forming the mask forming layer 3 were etched by RIB. This results in 5
An IoT mask 51 was formed (FIG. 1(h)).

次いで、まず、SingのRIIEにより、基体l上の
耐エツチングマスク2であるSiO□を除去し、残った
SiO2のマスク51により、基体1であるシリコン基
板をRIB加工し、所望の加工形状11を得た。
Next, first, SiO□, which is the etching-resistant mask 2, on the substrate 1 is removed by Sing's RIIE, and the silicon substrate, which is the substrate 1, is subjected to RIB processing using the remaining SiO2 mask 51 to form a desired processed shape 11. Obtained.

このようにして実際に得られた加工形状11を第1図(
j)に示す0本実施例では、その幅lが約480人の、
微細で、しかも図の如く極めて良好なエツチング形状の
加工形状11が得られた。
The processed shape 11 actually obtained in this way is shown in Figure 1 (
In this embodiment shown in j), the width l is approximately 480 people,
As shown in the figure, a finely etched pattern 11 having an extremely good etching shape was obtained.

マスク51の幅は、第1図(d)に示すマスクとなる層
5の形成時に決まり、本実施例ではポリシリコンから戒
るマスク形成用層3の酸化によりこの層5を得るので、
該酸化の手段及び度合いによって定まる。即ち、酸化法
(dry (hを用いるか、水蒸気を含む0□を用いる
か、等)、酸化温度、酸化時間、それに第1図(b)の
マスク形成用層3を構成するポリシリコンに必要に応じ
て行うドーピング濃度等のパラメータによって定まるの
で、所望の厚さを得られるように設定する。これにより
、マスク51の幅は高い精度で再現性良く制御できる。
The width of the mask 51 is determined at the time of forming the layer 5 which becomes the mask shown in FIG.
It depends on the means and degree of oxidation. In other words, the oxidation method (dry (using h or 0□ containing water vapor, etc.), oxidation temperature, oxidation time, and the polysilicon that constitutes the mask forming layer 3 in FIG. 1(b) is necessary. The width of the mask 51 is determined by parameters such as the doping concentration and the like, so it is set so as to obtain the desired thickness.Thereby, the width of the mask 51 can be controlled with high accuracy and good reproducibility.

なお、本実施例において、各工程で用いるポリシリコン
のRIBには、異方性が高く、対Singの選択比の高
い装置を用いるのが好ましい。
Note that in this embodiment, it is preferable to use a device with high anisotropy and a high selectivity to Sing for the polysilicon RIB used in each step.

実施例−2 この実施例は、本出願の請求項2の発明を具体化したも
のであり、実施例−1と同様、半導体装置の微細加工技
術に当該発明を適用したものである。
Example 2 This example embodies the invention of claim 2 of the present application, and similarly to Example 1, the invention is applied to microfabrication technology for semiconductor devices.

本実施例においても、基体lはシリコン基板、耐エツチ
ングマスク2はSiO□膜、マスク形成用層3はポリシ
リコンとして具体化した。
In this embodiment as well, the base 1 is a silicon substrate, the etching-resistant mask 2 is a SiO□ film, and the mask forming layer 3 is polysilicon.

本実施例の工程は第2図(A)〜(G)に示すが、第2
図(A)〜(C)までは実施例−1と同様である。即ち
、基体1である基板上に耐エツチング膜2として酸化膜
(Sift膜)を形成する(第2図(A) ) 。
The steps of this example are shown in FIGS. 2(A) to 2(G).
Figures (A) to (C) are the same as in Example-1. That is, an oxide film (Sift film) is formed as the etching-resistant film 2 on the substrate 1 (FIG. 2(A)).

次に、耐エツチング膜2上に、第1のポリシリコン層を
選択的に形成して、該ポリシリコン層をマスク形成用層
3とする(第2図(B)(C))−上記の工程は実施例
−1におけると同様にすることができるので、詳しい説
明は省略する。
Next, a first polysilicon layer is selectively formed on the etching-resistant film 2, and this polysilicon layer is used as a mask forming layer 3 (FIGS. 2B and 2C) - as described above. Since the steps can be the same as those in Example-1, detailed explanation will be omitted.

第2図(C)のフォトレジストパターニング工程で、側
壁31を有するマスク形成用層3が設けられるが、その
後、ポリシリコン層であるマスク形成用層3の表面、即
ち上面及び側壁に、耐エツチング膜2(第2図(A))
よりエツチングレートの小さな保護膜7を形成する。本
例では、LP−SiN即ち低圧CvDで形成したシリコ
ンナイトライドにより、この保護膜7を形成した。LP
−3iNはSin、に対して選択比がとれるので、後の
工程の耐エツチング膜(SiO2膜)2をエツチングす
る時も、このLP−3iNから成るマスク71のエツチ
ング量を小さくできるのである。
In the photoresist patterning step of FIG. 2(C), the mask forming layer 3 having the sidewalls 31 is provided, but after that, the surface of the mask forming layer 3 which is a polysilicon layer, that is, the top surface and sidewalls, is etched with anti-etching. Membrane 2 (Figure 2 (A))
A protective film 7 with a smaller etching rate is formed. In this example, the protective film 7 is formed of LP-SiN, that is, silicon nitride formed by low pressure CvD. LP
Since -3iN has a selectivity with respect to Sin, the amount of etching of the mask 71 made of LP-3iN can be reduced when etching the etching-resistant film (SiO2 film) 2 in a later step.

即ち、第2図(D)に示す如くマスク形成用層3の表面
に保護膜7を形成した後、ポリシリコンから威る該マス
ク形成用層3の上面の保護膜7を除去し、マスク形成用
層3の側壁のみに、保護膜7を残す、この状態を第2図
(E)に示す、保護膜の残された部分は符号71で示す
That is, after forming the protective film 7 on the surface of the mask forming layer 3 as shown in FIG. This state in which the protective film 7 is left only on the side walls of the protective layer 3 is shown in FIG.

次いで、マスク形成用層3をエツチングし除去する。こ
れにより第2図(F)の構造が得られる。
Next, the mask forming layer 3 is etched and removed. As a result, the structure shown in FIG. 2(F) is obtained.

次に、上記残された保護膜71をマスクにして、耐エツ
チングy42及び基体lのエツチングを行う。
Next, using the remaining protective film 71 as a mask, the etching resistor y42 and the substrate l are etched.

ここで、保護膜と耐エツチングマスクとはエツチングレ
ートが異なるものであり、本実施例では残された保護膜
であるマスク71はLP−SiNから戒り、耐エツチン
グ膜2はSiO□から成るので、耐エツチング膜2のエ
ツチング除去においても、これよりエツチングレートの
小さいマスク71のエツチング量は小さくできる。
Here, the protective film and the etching-resistant mask have different etching rates, and in this embodiment, the mask 71, which is the remaining protective film, is made of LP-SiN, and the etching-resistant film 2 is made of SiO□. Also, when removing the etching-resistant film 2 by etching, the amount of etching for the mask 71 having a lower etching rate can be made smaller.

この耐エツチング膜2のエツチングと、残された側壁部
分の保護膜71をマスクとする基体1のエツチング加工
は、連続的に行うことができる。
Etching of the etching-resistant film 2 and etching of the substrate 1 using the remaining side wall portion of the protective film 71 as a mask can be performed continuously.

エツチングガスとしては、例えばCF4 と0□の混合
ガスを用いればよい。
As the etching gas, for example, a mixed gas of CF4 and 0□ may be used.

本実施例によっても、第1図(j)に示された如き良好
なエツチング形状が得られる。
Also in this embodiment, a good etching shape as shown in FIG. 1(j) can be obtained.

上記例では保護膜7としてLP−5iNを用いたが、そ
の他エツチングレートが耐エツチング膜2より小さいも
のであれば用いることができる。例えばSiO□の耐エ
ツチング膜2に対し、金属(A1、Ti等)を用いると
、耐エツチング膜2の剥離時に、例えばRIEの、金属
/耐エツチング膜の高選択比がとれる。
In the above example, LP-5iN was used as the protective film 7, but any other material having an etching rate lower than that of the etching-resistant film 2 can be used. For example, if a metal (A1, Ti, etc.) is used for the etching-resistant film 2 of SiO□, a high metal/etching-resistant film selectivity can be obtained during peeling of the etching-resistant film 2, for example, by RIE.

上記の如く本実施例では、マスクとなる物質とエツチン
グ対象である基体を保護する耐エツチング膜の材料とを
異ならせ、耐エツチング膜を除去するRIB等によって
もマスクがエツチングされないように、またはされづら
くなるようにしたので、従来の如きマスクがエツチング
により消失したり、マスクとしての機能を失ってしまう
ようなことが防止できる。
As described above, in this embodiment, the material that serves as the mask and the material of the etching-resistant film that protects the substrate to be etched are made different to prevent the mask from being etched even by RIB or the like that removes the etching-resistant film. This makes it possible to prevent a conventional mask from disappearing due to etching or losing its function as a mask.

実施例−3 本実施例では、上記実施例−1と実施例−2とを組み合
わせた技術を実施した。即ち、工程は第1図に記したも
のと同じであり、耐エツチング膜2としてS+0□を用
いるが、マスクとなる層5の材料として耐エツチング膜
2とエツチングレートの異なるものであるLP−3iN
 (金属を用いてもよい)を使用した。これにより、サ
イドウオール61によりマスク51が保護されるという
効果と、エツチングレートが異なることによる耐エツチ
ング膜2の除去の際もマスク51がエツチングされない
という効果とが、ともに発揮される。
Example-3 In this example, a technique that combines the above-mentioned Example-1 and Example-2 was implemented. That is, the process is the same as that shown in FIG. 1, and S+0□ is used as the etching-resistant film 2, but LP-3iN, which has an etching rate different from that of the etching-resistant film 2, is used as the material for the layer 5 that becomes a mask.
(metal may also be used). This provides both the effect that the mask 51 is protected by the sidewall 61 and the effect that the mask 51 is not etched even when the etching-resistant film 2 is removed due to the different etching rates.

この実施例によっても、実施例−1,2と同様、第1図
(j)の如き良好なエツチング形状が得られる。
In this example, as in Examples 1 and 2, a good etched shape as shown in FIG. 1(j) can be obtained.

なお上記実施例−1〜3は、半導体装置の微細加工に本
出願の各発明を適用したが、これに限られず、量子井戸
細線素子の形成や、シリコンマイクロ機械(シリコンモ
ータなどのシリコンアクチュエータ、これらについては
NIKKHI I!LtICTRONIC31989年
8月21日号(日経マグロウセル社)参照)の製作に利
用することができる。
In Examples 1 to 3 above, the inventions of the present application were applied to microfabrication of semiconductor devices, but the present invention is not limited to this, and is not limited to the formation of quantum well thin wire elements, silicon micro-machines (silicon actuators such as silicon motors, silicon actuators such as silicon motors, These can be used in the production of NIKKHI I!LtICTRONIC 3, August 21, 1989 issue (Nikkei McGrow Cell).

(発明の効果) 上述の如く、本発明のエツチング方法は、マスク形成用
層の側壁部にマスクを形成してこれによりエツチング加
工を行う場合も、マスクが倒れたり、エツチングされる
ことを防いで、確実に所望のエツチングを達威し得ると
いう効果を有する。
(Effects of the Invention) As described above, the etching method of the present invention prevents the mask from falling or being etched even when etching is performed by forming a mask on the side wall of the mask forming layer. This has the effect of reliably achieving the desired etching.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)〜(j)は本発明の実施例−1を示し、同
図の(a)〜(i)は工程順に被加工物を断面で示した
ものであり、同図(j)は、エツチング後の形状を示す
斜視図である。第2図(A)〜(G)は、本発明の実施
例−2を工程順で示したものである。第3図(a)〜(
d)は、従来技術を示す図である。 1・・・基体(基板)、2・・・耐エツチング膜、3・
・・マスク形成用層、4・・・フォトレジスト、5・・
・マスクとなる層、51・・・残された膜(マスク)、
6・・サイドウオール形成用層、61・・・サイドウオ
ール、7・・・保護膜、71・・・残された保護膜(マ
スク)。 実力士=4ダリー 寥 ・11)エッチツタ”方λテ 9 l 図 51彦J東だM(?スゲ) ( v’;ayリ−1のエツチング”方λ夫82・1、 従来攻術 第3図 2、発明の名称 基体のエツチング方法 3゜ 補正をする者 事件との関係
1 (a) to (j) show Example-1 of the present invention, (a) to (i) in the same figure are cross-sectional views of the workpiece in the order of steps, and (j) ) is a perspective view showing the shape after etching. FIGS. 2(A) to 2(G) show Example 2 of the present invention in the order of steps. Figure 3(a)-(
d) is a diagram showing the prior art. 1... Base (substrate), 2... Etching resistant film, 3...
... Mask forming layer, 4... Photoresist, 5...
・Layer to be a mask, 51... Remaining film (mask),
6... Sidewall forming layer, 61... Sidewall, 7... Protective film, 71... Remaining protective film (mask). Skilled sumo wrestler = 4 Dally Toko・11) Etchitsuta "way λte 9 l Figure 51 Hiko J East M (? Suge) (v'; ay Lee-1's etching" way λfu 82.1, conventional attack 3rd Figure 2. Etching method of the name of the invention 3゜Relationship with the case of the person making the amendment

Claims (1)

【特許請求の範囲】 1、基体上に耐エッチング膜を形成する工程と、該耐エ
ッチング膜上に垂直な側壁を有するマスク形成用層を選
択的に形成する工程と、 該マスク形成用層の表面にマスクとなる層を所望厚さで
形成する工程と、 サイドウォール形成用層を全面に形成する工程と、 サイドウォール形成用層をエッチバックして、マスク形
成用層の側壁部にのみ該層を残すことによりサイドウォ
ールを形成する工程と、 マスクとなる層のうちマスク形成用層の上面に位置する
部分を除去してマスクとなる層のうちマスク形成用層の
側壁部分に位置する部分のみを残す工程と、 マスク形成用層とサイドウォールとを除去する工程と、 基体上の耐エッチング膜を除去する工程と、マスクとな
る層のうち上記残された部分をマスクとして基体の異方
性エッチングを行う工程とを有することを特徴とする基
体のエッチング方法。 2、基体上に耐エッチング膜を形成する工程と、該耐エ
ッチング膜上に垂直な側壁をもつマスク形成用層を選択
的に形成する工程と、 該マスク形成用層の表面に前記耐エッチング膜よりエッ
チングレートの小さな保護膜を所望厚さで形成する工程
と、 保護膜のうちマスク形成用層の上面に位置する部分を除
去してマスク形成用層の側壁部に位置する部分のみを残
す工程と、 マスク形成用層を除去する工程と、 保護膜のうち上記残された部分をマスクとして耐エッチ
ング膜及び基体の異方性エッチングを行う工程と を有することを特徴とする基体のエッチング方法。
[Claims] 1. A step of forming an etching-resistant film on a substrate; a step of selectively forming a mask-forming layer having vertical sidewalls on the etching-resistant film; A step of forming a layer to serve as a mask on the surface to a desired thickness, a step of forming a layer for forming a sidewall over the entire surface, and a step of etching back the layer for forming a sidewall so that only the sidewalls of the layer for mask formation are covered. A step of forming a sidewall by leaving a layer, and removing a portion of the layer that will become a mask located on the upper surface of the mask forming layer and a portion of the layer that will become a mask that is located on the side wall of the mask forming layer. a step of removing the mask forming layer and the sidewalls, a step of removing the etching-resistant film on the substrate, and an anisotropy of the substrate using the remaining portion of the mask layer as a mask. 1. A method for etching a substrate, the method comprising the step of performing chemical etching. 2. Forming an etching-resistant film on the substrate; selectively forming a mask-forming layer having vertical sidewalls on the etching-resistant film; and forming the etching-resistant film on the surface of the mask-forming layer. A step of forming a protective film with a lower etching rate to a desired thickness, and a step of removing the portion of the protective film located on the upper surface of the mask forming layer, leaving only the portion located on the side wall of the mask forming layer. A method for etching a substrate, comprising: removing the mask-forming layer; and performing anisotropic etching of the etching-resistant film and the substrate using the remaining portion of the protective film as a mask.
JP1280250A 1989-10-27 1989-10-27 Substrate etching method Expired - Fee Related JP2973439B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1280250A JP2973439B2 (en) 1989-10-27 1989-10-27 Substrate etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1280250A JP2973439B2 (en) 1989-10-27 1989-10-27 Substrate etching method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP14463399A Division JP3279283B2 (en) 1999-05-25 1999-05-25 Substrate etching method

Publications (2)

Publication Number Publication Date
JPH03142829A true JPH03142829A (en) 1991-06-18
JP2973439B2 JP2973439B2 (en) 1999-11-08

Family

ID=17622386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1280250A Expired - Fee Related JP2973439B2 (en) 1989-10-27 1989-10-27 Substrate etching method

Country Status (1)

Country Link
JP (1) JP2973439B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645590A (en) * 1992-07-22 1994-02-18 Oki Electric Ind Co Ltd Formation of semiconductor quantum fine line

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645590A (en) * 1992-07-22 1994-02-18 Oki Electric Ind Co Ltd Formation of semiconductor quantum fine line

Also Published As

Publication number Publication date
JP2973439B2 (en) 1999-11-08

Similar Documents

Publication Publication Date Title
JPH03270227A (en) Formation of fine pattern
EP0076215B1 (en) Lift-off shadow mask
JPH04251925A (en) Manufacture of semiconductor device
JP2896072B2 (en) Method for forming field oxide film of semiconductor device
JPH03142829A (en) Etching of substrate
JPS61271839A (en) Pattern formation method
JP3279283B2 (en) Substrate etching method
JPH0531819B2 (en)
JPS602948A (en) Etching method
JPS63258020A (en) Formation of element isolation pattern
JPH0497523A (en) Manufacture of semiconductor device
JPS5871638A (en) Etching method
JP2677461B2 (en) Method for manufacturing semiconductor device
JPH01119028A (en) Manufacture of semiconductor device
JPH03108330A (en) Manufacture of semiconductor
JPH06224161A (en) Manufacture of semiconductor device
JPS583244A (en) Manufacture of semiconductor device
JPS62234333A (en) Formation of mask for processing fine groove
JPS597222B2 (en) Manufacturing method of semiconductor device
JPH01243426A (en) Etching method for resist film
JPS60128635A (en) Forming process of element isolation region
JPS6010732A (en) Manufacture of semiconductor device
JPH01162351A (en) Manufacture of semiconductor device
JPH04364726A (en) Pattern formation
JPH07245402A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees