JPH03142847A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH03142847A
JPH03142847A JP1279696A JP27969689A JPH03142847A JP H03142847 A JPH03142847 A JP H03142847A JP 1279696 A JP1279696 A JP 1279696A JP 27969689 A JP27969689 A JP 27969689A JP H03142847 A JPH03142847 A JP H03142847A
Authority
JP
Japan
Prior art keywords
electrode
wiring board
semiconductor chip
integrated circuit
needle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1279696A
Other languages
English (en)
Inventor
Takashi Ishida
尚 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1279696A priority Critical patent/JPH03142847A/ja
Publication of JPH03142847A publication Critical patent/JPH03142847A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体集積回路装置に関し、特にフェイスダ
ウンボンディング構造の半導体集積回路装置において、
電極接続部が柔軟な構造とされ、接続信頼性の向上が可
能とされる半導体集積回路装置に適用して有効な技術に
関する。
［従来の技術］ フェイスダウンボンディング構造の半導体集積回路装置
としては、たとえば、特開昭６２−２４９４２９号公報
などに記載されるように、集積回路が形成された半導体
チップと、この半導体チップが実装される配線基板とを
備え、半導体チップの主面およびこの半導体チップに相
対される配線基板の主面に電極部が形成されている。そ
して、たとえば半導体チップの電極部に、半田などから
なるバンプ電極が形成され、このバンプ電極が配線基板
の電極部に位置合わせされてボンディングされ、半導体
チップが配線基板に実装される構造とされている。
また、半導体チップの発熱量が大きい場合には、半導体
チップの裏面に放熱スタッドを接触させたり、または半
導体チップの裏面を放熱板に固着させることによって半
導体チップの放熱性を向上させる方法が用いられている
。
［発明が解決しようとする課題］ ところが、前記のような従来技術においては、半導体チ
ップを放熱スタッドに接触させる放熱構造の場合、熱伝
達損失が大きく、半導体集積回路装置の高パワー化に限
界がある。また、放熱板に固着させる放熱構造の場合に
は、半導体集積回路装置を構成する材料の熱膨張係数の
違いによって電極接続部に熱的応力が発生し、この応力
の発生によって半導体集積回路装置の寿命に大きな影響
を与えるという欠点がある。
また、電極接続部の熱的応力の発生を抑制するためには
、半導体集積回路装置を構成する材料が、たとえばＳｉ
Ｃ，ＡｉＮなどに限定されるという欠点がある。
従って、電極接続部の接続信頼性が得られず、半導体集
積回路装置の接続寿命が短縮されるという問題がある。
そこで、本発明の目的は、電極接続部を柔軟な構造とす
ることにより、熱膨張係数の違いによって発生する熱的
応力の集中を抑制することができると同時に、比較的簡
単な構造で電極接続部の接続信頼性を確保することが可
能とされる半導体集積回路装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述およｑ添付図面から明らかになるであろう
。
［課題を解決するための手段］ 本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
すなわち、本発明の半導体集積回路装置は、半導体チッ
プが接続部材を介して配線基板に接続されるフェイスダ
ウンボンディング構造の半導体集積り、漿装置であって
、前記接続部材が線状構造の針状電極とされ、前記針状
電極の一端側が前記配線基板の電極部に接続され、かつ
該針状電極の他端側が前記半導体チップの電極部に接続
されるものである。
また、本発明の他の半導体集積回路装置は、半導体チッ
プが接続部材を介して配線基板に接続されるフェイスダ
ウンボンディング構造の半導体集積回路装置であって、
前記接続部材が線状構造の針状電極とされ、前記配線基
板の配線孔に導電材料が充填され、前記針状電極が該導
電材料に垂設されることによって前記配線基板の電極部
に接続され、かつ該針状電極の先端が前記半導体チップ
の電極部に当接して接続されるものである。
［作用］ 前記した半導体集積回路装置によれば、半導体チップと
配線基板とが、線状構造の針状電極とされる接続部材を
介して、その一端側が配線基板の電極部に接続され、か
つ他端側が半導体チップの電極部に接続されることによ
り、電極接続構造を柔軟な構造とすることができる。こ
れにより、半導体チップおよび配線基板の材料に依存す
る熱膨張係数の違いによって、電極接続部に集中して発
生する熱的応力を抑制することができる。
また、前記した他の半導体集積回路装置によれば、半導
体チップと配線基板とが、線状構造の針状電極とされる
接続部材が配線基板の配線孔に充填される導電材料に垂
設されることによって配線基板の電極部に接続され、か
つ針状電極の先端が半導体チップの電極部に当接して接
続されることにより、電極接続構造を柔軟な構造とする
ことができる。これにより、前記の半導体集積回路装置
と同様に、半導体チップおよび配線基板の材料に依存す
る熱膨張係数の違いによって、電極接続部に集中して発
生する熱的応力を抑制することができる。
［実施例１］ 第１図は本発明の一実施例である半導体集積回路装置を
示す断面図、第２図は本実施例の半導体集積回路装置で
ある半導体チップと配線基板との接続を示す拡大断面図
である。
まず、第１図により本実施例の半導体集積回路装置の構
成を説明する。
本実施例の半導体集積回路装置は、たとえば複数の半導
体チップが実装されるモジュール構造の半導体集積回路
装置とされ、集積回路が形成された複数の半導体チップ
ｌと、これらの半導体チップ１が接続される配線基板２
とを備え、キャップ３によって気密封止されるように構
成されている。
半導体チップｌは、その主面に半田などからなる複数の
チップ電極（電極部）４が形成され、裏面が、たとえば
ＳｉＣ，ＡＩＮなどから形成される放熱板５に接合部材
６を介して固着されている。
配線基板２は、その主面に複数の針状電極７が形成され
、たとえば第２１！ｌに示すように、Ｃｕ。
ＡＩ、Ａｕなどのワイヤ（接続部材〉８の一端が、配線
基板２の電極（電極部）９に熱圧着法または超音波法な
どのボンディング方法によって圧着されている。
また、ワイヤ８の他端側も同様に、半導体チップｌのチ
ップ電極４に位置合わせされ、熱圧着法または超音波法
などのボンディング方法によって圧着されている。
配線基板２に針状電極７を介して接続された半導体チッ
プｌは、さらにシール部材ｌＯを介して、たとえばセラ
ミックなどのキャップ３によって気密封止されている。
シール部材ｌＯとしては、たとえばＰ　ｂ／Ｓ　ｎ半田
、Ａｕ−３ｉ、Ａｕ−３ｎ共晶合金、樹脂材料などが使
用されている。
次に、本実施例の作用について説明する。
始めに、所定の長さのワイヤ８を配線基板２の配線孔１
１を通し、配線基板２の電極９にワイヤ８の一端側を圧
着して針状電極７を形成する。そして、ワイヤ８の他端
側を、放熱板５に固着された半導体チップ１の対応する
チップ電極４に圧着する。これによって、半導体チップ
ｌのチップ電極４と配線基板２の電極９とが、第２図の
ように針状電極７によって電気的に接続される。
さらに、配線基板２の全ワイヤ８を圧着した後に、配線
基板２に針状電極７を介して接続された半導体チップｌ
を、シール部材ｌＯを介してキャップ３によって気密封
止することにより、モジュール構造の半導体集積回路装
置が製造される。
従って、本実施例の半導体集積回路装置においては、半
導体チップ１と配線基板２とが、電極部であるチップ電
極４および電極９に圧着された接続部材であるワイヤ８
による針状電極７によって接続されることにより、電極
接続部を柔軟な構造に形成することができるので、半導
体チップｌと配線基板２との電極接続部に発生する熱的
応力を抑制することができる。
また、複数の半導体チップ１が、放熱＠５に固着される
ことによって半導体チップｌの放熱性を向上させること
ができる。
［実施例２］ 第３図は本発明の他の実施例である半導体集積回路装置
を示す断面図、第４図は本実施例の半導体集積回路装置
である半導体チップと配線基板との接続を示す拡大断面
図である。
本実施例の半導体集積回路装置は、実施例１と同様に集
積回路が形成された複数の半導体チップ１と、これらの
半導体チップｌが接続される配線基板２とを備え、キャ
ップ３によって気密封止されるように構成され、実施例
１との相違点は、針状電極７が配線基板２の配線孔１１
に介在される導電部材１２によって配線基板２の電極９
に接続される点である。
従って、本実施例の配線基板２は、たとえば第４図に示
すように、半田などの導電部材１２が配線基板２の配線
孔１１に充填され、この導電部材１２に所定の長さのワ
イヤ〈接続部材〉８が垂設されて針状電極７が形成され
ている。そして、導電部材１２を介して配線基板２の電
極（電極部）９に接続され、またワイヤ８の先端が、半
導体チップ１のチップ電極（電極部〉４に当接して固定
されることによって半導体チップ１に接続されている。
また、本実施例の半導体集積回路装置の製造方法につい
ては、始めに、配線基板２の配線孔１１に導電部材１２
を充填した後に、半導体チップ１のチップ電極４と配線
基板２の配線孔１１とを位置合わせする。そして、導電
部材１２を溶融状態にして、所定の長さのワイヤ８を半
導体チップｌのチップ電極４に当接するまで挿入する。
これによって、半導体チップ１のチップ電極４と配線基
板２の電極９とが、第４図のように針状電極７によって
電気的に接続されろ。
従って、本実施例の半導体集積回路装置においては、半
導体チップｌと配線基板２とが、導電部材１２に垂設さ
れた接続部材であるワイヤ８による針状電極７によって
接続されることにより、電極接続部を柔軟な構造に形成
することができるので、半導体チップｌと配線基板２と
の電極接続部に発生する熱的応力を抑制することができ
る。
以上、本発明者によってなされた発明を実施例１および
２に基づき具体的に説明したが、本発明は前記各実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
たとえば、実施例１および２の半導体集積回路装置につ
いては、複数の半導体チップ１が実装されるモジュール
構造の半導体集積回路装置である場合について説明した
が、本発明は前記各実施例に示したモジュール構造に限
定されるものではなく、たとえば１個の半導体チップｌ
が実装される半導体集積回路装置についても広く適用可
能である。
［発明の効果コ 本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
（１）、半導体チップが接続部材を介して配線基板に接
続されるフェイスダウンボンディング構造の半導体集積
回路装置において、接続部材が線状構造の針状電極とさ
れ、この針状電極の一端側が配線基板の電極部に接続さ
れ、かつ他端側か半導体チップの電極部に接続されるこ
とにより、半導体チップと配線基板との電極接続構造を
柔軟な構造とすることができるので、半導体チップおよ
び配線基板の材料に依存する熱膨張係数の違いによって
電極接続部に集中して発生する熱的応力を抑制すること
が可能である。
（２）、接続部材が線状構造の針状電極とされ、配線基
板の配線孔に導電材料が充填され、針状電極がこの導電
材料に垂設されることによって配線基板の電極部に接続
され、かつ針状電極の先端が半導体チップの電極部に当
接して接続されることにより、半導体チップと配線基板
との電極接続構造を柔軟な構造とすることができるので
、半導体チップおよび配線基板の材料に依存する熱膨張
係数の違いによって電極接続部に集中して発生する熱的
応力を抑制することが可能である。
（３）、前記（１）および（２）により、半導体チップ
が配線基板に柔軟な構造において接続されるので、半導
体チップの交換を容易に行うことが可能である。
（４）、前記（１）および（２）により、半導体チップ
および配線基板の材料に影響されることなく、半導体チ
ップと配線基板との接続部への熱的応力の集中が抑制さ
れるので、電極接続部の接続寿命を延長することが可能
である。
（５）、前記（４）により、電極接続部の接続信頼性が
向上され、信頼性の高い半導体集積回路装置を得ること
ができる。
【図面の簡単な説明】
第１図は本発明の実施例１である半導体集積回路装置を
示す断面図、 第２図は実施例１の半導体集積回路装置である半導体チ
ップと配線基板との接続を示す拡大断面図、 第３図は本発明の実施例２である半導体集積回路装置を
示す断面図、 第４図は実施例２の半導体集積回路装置である半導体チ
ップと配線基板との接続を示す拡大断面図である。 １・・・半導体チップ、２・・・配線基板、３・・・キ
ャップ、４・・・チップ電極（電極部）、５・・・放熱
板、６・・・接合部材、７・・・針状電極、８・・・ワ
イヤ（接続部材〉、９・・・電極（電極８Ｂ）、１０・
・・シール部材、１１・・・配線孔、１２・・・導電部
材。 −〜寸

Claims (2)

    【特許請求の範囲】
  1. １．半導体チップが接続部材を介して配線基板に接続さ
    れるフェイスダウンボンディング構造の半導体集積回路
    装置であって、前記接続部材が線状構造の針状電極とさ
    れ、前記針状電極の一端側が前記配線基板の電極部に接
    続され、かつ該針状電極の他端側が前記半導体チップの
    電極部に接続されることを特徴とする半導体集積回路装
    置。
  2. ２．半導体チップが接続部材を介して配線基板に接続さ
    れるフェイスダウンボンディング構造の半導体集積回路
    装置であって、前記接続部材が線状構造の針状電極とさ
    れ、前記配線基板の配線孔に導電材料が充填され、前記
    針状電極が該導電材料に垂設されることによって前記配
    線基板の電極部に接続され、かつ該針状電極の先端が前
    記半導体チップの電極部に当接して接続されることを特
    徴とする半導体集積回路装置。
JP1279696A 1989-10-30 1989-10-30 半導体集積回路装置 Pending JPH03142847A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1279696A JPH03142847A (ja) 1989-10-30 1989-10-30 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1279696A JPH03142847A (ja) 1989-10-30 1989-10-30 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH03142847A true JPH03142847A (ja) 1991-06-18

Family

ID=17614601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1279696A Pending JPH03142847A (ja) 1989-10-30 1989-10-30 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH03142847A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996017378A1 (en) * 1994-11-15 1996-06-06 Formfactor, Inc. Electrical contact structures from flexible wire
EP0792463A4 (en) * 1994-11-15 1998-06-24 Formfactor Inc ASSEMBLY OF SPRING ELEMENTS ON SEMICONDUCTOR COMPONENTS AND WAFERTEST PROCEDURE
US6150186A (en) * 1995-05-26 2000-11-21 Formfactor, Inc. Method of making a product with improved material properties by moderate heat-treatment of a metal incorporating a dilute additive
US6252175B1 (en) 1993-11-16 2001-06-26 Igor Y. Khandros Electronic assembly comprising a substrate and a plurality of springable interconnection elements secured to terminals of the substrate
US6336269B1 (en) * 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
US6534856B1 (en) 1997-06-30 2003-03-18 Formfactor, Inc. Sockets for “springed” semiconductor devices
US6627483B2 (en) 1998-12-04 2003-09-30 Formfactor, Inc. Method for mounting an electronic component
US6759311B2 (en) 2001-10-31 2004-07-06 Formfactor, Inc. Fan out of interconnect elements attached to semiconductor wafer
US6778406B2 (en) 1993-11-16 2004-08-17 Formfactor, Inc. Resilient contact structures for interconnecting electronic devices
US6956174B2 (en) 1993-11-16 2005-10-18 Formfactor, Inc. Tip structures
KR100517256B1 (ko) * 1994-11-15 2005-12-16 폼팩터, 인크. 가요성와이어로부터전기접점구조물의제조
US7084656B1 (en) 1993-11-16 2006-08-01 Formfactor, Inc. Probe for semiconductor devices
US7142000B2 (en) 1993-11-16 2006-11-28 Formfactor, Inc. Mounting spring elements on semiconductor devices, and wafer-level testing methodology
US7202677B2 (en) 1995-05-26 2007-04-10 Formfactor, Inc. Socket for mating with electronic component, particularly semiconductor device with spring packaging, for fixturing, testing, burning-in or operating such a component
US7200930B2 (en) 1994-11-15 2007-04-10 Formfactor, Inc. Probe for semiconductor devices
US7601039B2 (en) 1993-11-16 2009-10-13 Formfactor, Inc. Microelectronic contact structure and method of making same

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7082682B2 (en) 1993-11-16 2006-08-01 Formfactor, Inc. Contact structures and methods for making same
US7142000B2 (en) 1993-11-16 2006-11-28 Formfactor, Inc. Mounting spring elements on semiconductor devices, and wafer-level testing methodology
US6252175B1 (en) 1993-11-16 2001-06-26 Igor Y. Khandros Electronic assembly comprising a substrate and a plurality of springable interconnection elements secured to terminals of the substrate
US6336269B1 (en) * 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
US7084656B1 (en) 1993-11-16 2006-08-01 Formfactor, Inc. Probe for semiconductor devices
US6778406B2 (en) 1993-11-16 2004-08-17 Formfactor, Inc. Resilient contact structures for interconnecting electronic devices
US6956174B2 (en) 1993-11-16 2005-10-18 Formfactor, Inc. Tip structures
US7601039B2 (en) 1993-11-16 2009-10-13 Formfactor, Inc. Microelectronic contact structure and method of making same
KR100517256B1 (ko) * 1994-11-15 2005-12-16 폼팩터, 인크. 가요성와이어로부터전기접점구조물의제조
WO1996017378A1 (en) * 1994-11-15 1996-06-06 Formfactor, Inc. Electrical contact structures from flexible wire
EP0792463A4 (en) * 1994-11-15 1998-06-24 Formfactor Inc ASSEMBLY OF SPRING ELEMENTS ON SEMICONDUCTOR COMPONENTS AND WAFERTEST PROCEDURE
US7200930B2 (en) 1994-11-15 2007-04-10 Formfactor, Inc. Probe for semiconductor devices
US7534654B2 (en) 1995-05-26 2009-05-19 Formfactor, Inc. Socket for making with electronic component, particularly semiconductor device with spring packaging, for fixturing, testing, burning-in or operating such a component
US7202677B2 (en) 1995-05-26 2007-04-10 Formfactor, Inc. Socket for mating with electronic component, particularly semiconductor device with spring packaging, for fixturing, testing, burning-in or operating such a component
US6150186A (en) * 1995-05-26 2000-11-21 Formfactor, Inc. Method of making a product with improved material properties by moderate heat-treatment of a metal incorporating a dilute additive
US6642625B2 (en) 1997-06-30 2003-11-04 Formfactor, Inc. Sockets for “springed” semiconductor devices
US7059047B2 (en) 1997-06-30 2006-06-13 Formfactor, Inc. Sockets for “springed” semiconductor devices
US6534856B1 (en) 1997-06-30 2003-03-18 Formfactor, Inc. Sockets for “springed” semiconductor devices
US6627483B2 (en) 1998-12-04 2003-09-30 Formfactor, Inc. Method for mounting an electronic component
US6644982B1 (en) 1998-12-04 2003-11-11 Formfactor, Inc. Method and apparatus for the transport and tracking of an electronic component
US7217580B2 (en) 1998-12-04 2007-05-15 Formfactor Inc. Method for processing an integrated circuit
US6887723B1 (en) 1998-12-04 2005-05-03 Formfactor, Inc. Method for processing an integrated circuit including placing dice into a carrier and testing
US6759311B2 (en) 2001-10-31 2004-07-06 Formfactor, Inc. Fan out of interconnect elements attached to semiconductor wafer

Similar Documents

Publication Publication Date Title
US5381039A (en) Hermetic semiconductor device having jumper leads
JPH03142847A (ja) 半導体集積回路装置
CN100380652C (zh) 功率半导体器件
US6331738B1 (en) Semiconductor device having a BGA structure
JP2936819B2 (ja) Ｉｃチップの実装構造
JPH0936167A (ja) 半導体装置
JPH0974158A (ja) 高電力混成集積回路用パッケージ
JP2654035B2 (ja) 半導体ｉｃ装置
JPH10261735A (ja) 半導体装置およびその製造方法
JP2822990B2 (ja) Ｃｓｐ型半導体装置
KR100503277B1 (ko) 플립칩 패키지 형성 방법
JPH0951051A (ja) 半導体装置
JP2715974B2 (ja) 半導体装置及びその製造方法
JPH0778903A (ja) 混成集積回路におけるバイアス電圧の供給方法
JP2551243B2 (ja) 半導体装置
JPS63310149A (ja) 高集積化ｉｃ用パッケ−ジおよびその製造方法
JP2007027645A (ja) 半導体装置
JP2001044326A (ja) 半導体装置およびその製造方法
JP2975783B2 (ja) リードフレームおよび半導体装置
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JP2970085B2 (ja) 半導体装置
JPH03231435A (ja) 半導体集積回路装置
JP2748776B2 (ja) Ｌｓｉ実装体
JPH09283696A (ja) 半導体混載実装方法
JP3115432B2 (ja) 半導体装置