JPH03143178A - 画像信号処理装置 - Google Patents
画像信号処理装置Info
- Publication number
- JPH03143178A JPH03143178A JP1283240A JP28324089A JPH03143178A JP H03143178 A JPH03143178 A JP H03143178A JP 1283240 A JP1283240 A JP 1283240A JP 28324089 A JP28324089 A JP 28324089A JP H03143178 A JPH03143178 A JP H03143178A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- image signal
- differential amplifier
- output
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はイメージセンサの画像信号を増幅しその黒基準
ビット部を所定の電位にクランプする画像信号処理装置
に関すん 従来の技術 従来の画像信号処理装置としてＧＥＬ 例えば特開昭
６４−６２９６９号公報に示されていも第３図はこの従
来の画像信号処理装置のブロック図を示すものであり、
１０１はＣＣＤセンサの出力信号を入力信号ＩＮとし
て＋側端子に取り込へ また 一端子に後述のバッファ
アンプ１０８の出力信号を取り込むアン”２’、 １
０２はアンプｌＯ１の出力端子に接続し かス 所定の
パルスの入力毎にアンプ１０１の出力信号を保持するサ
ンプルホールド回Ｋ １０３はサンプルホールド回路
１０２の出力側に接続したバッファアンＩｔ０４はバッ
ファアンプ１０３の出力側に配設したアナログスイッチ
、 １０５、１０６はそれぞれ抵拡 コンデンサであり
、抵抗１０５及びコンデンサ１０６でローパスフィルタ
１０７を構成していも まな バッファアンプ１０８は
ローパスフィルタ１０７の後段に配設されており、その
出力端子はアンプｌＯｌの一入力端子に接続していもま
た サンプルホールド回路１０２にはパルス発生回路１
０９が接続されていも 第４図は従来の画像信号処理装置の動作を説明するタイ
ミング図であも 以上のように構成された従来の画像信号処理装置におい
てその動作を説明すも ま哄 この画像信号処理装置をＣＣＤセンサに接続すも
そして、ＣＣＤセンサを作動して読み取りを行なうと
、アンプ１０１にＣＣＤセンサの画像信号が入力されも
この画像信号にはＣＣＤセンサのＤＣドリフト分とオ
フセット分を含んでいも 次に アナログスイッチ１０４をオンすも そして、黒
基準ビットの出力区間にパルス発生回路１０９はパルス
を発生し これを所定のパルスとしてサンプルホールド
回路１０２は入力したパルスに応じてアンプ１０１の出
力を保持すも この場合、保持する電圧レベルは第４図
に示すように黒基準ビットレベルＶ＋となっていも そ
して、サンプルホールド回路１０２は黒基準ビットレベ
ルＶ＋と略同等値であるサンプルホールド出力ｖ２をア
ンプ１０３へ送出する。な叙 このサンプルホールド出
力Ｖ２はアンプ１０３で増幅され さらにアナログスイ
ッチ１０４を介して、コンデンサ１０６へ送られて保持
されも この結果 ローパスフィルタ１０７では第４図
のレベルｖ１に示すように直流レベルの所定の値を保持
することになん次に 黒基準ビット以外の区間で（上
アナログスイッチ１０４をオフＬ、ＣＣＤセンサから画
像信号を入力する。すると、アンプ１０１はコンデンサ
１０６に保持された所定レベルの電圧値をアンプ１０８
を介して取り込へ この取り込んだ値をこの取り込んだ
値をＣＣＤセンサの画像信号から減算り、ＣＣＤセンサ
出力信号からＤＣドリフト分とオフセット分が除かれて
補正された画像信号を出力すも 発明が解決しようとする課題 しかしながら前記のような構成でｃヨ アンプＩ０１
の出力の誤差を入力で減算して補償するた△アンプ１０
１に任意のゲインを持たせることができな（〜 また
一般にＣＣＤセンサ等の高周波の信号を扱う増幅器等は
ゲインの変動が大きいものであるパ これに対して従来
の技術ではアンプｌＯ１のオフセットの変化は補償でき
るがゲインの変化は補償できな八 さらに アンプ１０
１の後にゲインが１でなしＸ、また（友 ゲインの変動
のあるサンプルホールド手段やバッファアンプやローパ
スフィルタ等の信号処理素子を挿入することができな（
１加えて、ＣＣＤセンサの出力信号から黒基準ビットレ
ベルを減算するためアンプ１０１の出力信号の黒基準ビ
ット出力はＯｖとなり後段のＡ／Ｄ変換器の入力電圧範
囲が３〜５ｖのようにＯｖ基準でないものなどは使用で
きないの玄汎用性にかけム またイメージセンサの画像
信号を所定の増幅率で増幅し このイメージセンサの黒
信号ビットを所定のＤＣ電位にクランプする場合に 温
度特性に対して安定してクランプできないという課題を
有していｔ４ 本発明はかかる点に鑑へ イメージセンサの画像信号を
所定のゲインで増幅し このイメージセンサの黒基準ビ
ットを所定のＤＣ電位に アンプ等の素子のゲイン変動
に対しても安定してクランプすることのできる画像信号
処理装置を提供することを目的とすも 課題を解決するための手段 本発明の画像信号処理装置は イメージセンサからの画
像信号を一方の入力とする第１の差動増幅器と、この第
１の差動増幅器の出力信号を画素毎にサンプルホールド
する第１のサンプルホールド手段と、この第１のサンプ
ルホールド手段の出力信号の黒基準ビット部のＤＣ電位
を保持する第２のサンプルホールド手段と、この第２の
サンプルホールド手段に保持されたＤＣ電位と所定の基
準電圧を差動増幅する第２の差動増幅器と、この第２の
差動増幅器の出力を所定の時定数をもって第１の差動増
幅器の他方の入力端子に入力するローパスフィルタとを
備えたものであも 作用 本発明は前記した構成により、まず、イメージセンサか
らの画像信号を各画素毎にサンプルホールドし この画
像信号の黒基準ビット部のＤＣ電位をサンプルホールド
して、 この黒ビツト部のＤＣ電位と所定の基準電圧と
を所定のゲインで差動増幅した出力を所定の時定数をも
って出力し この出力とイメージセンサの画像信号を所
定のゲインで差動増幅し 再び各画素毎にサンプルホー
ルドして後段の回路に出力するもので、サンプルホール
ドした黒基準ビット部のＤＣ電位が所定の基準電圧より
低い場合はこの黒基準ビット部のＤＣ電位を上げる方向
にフィードバックが掛かり、サンプルホールドした黒基
準ビット部のＤＣ電位が所定の基準電圧より高い場合は
この黒基準ビット部のＤＣ電位を下げる方向にフィード
バックが掛かり、イメージセンサの画像信号を所定のゲ
インで増幅し このイメージセンサの黒基準ビットを所
定のＤＣ電位に アンプ等の素子のゲイン変動に対して
も安定してクランプすることができも実施例 第１図は本発明の第１の実施例における画像信号処理装
置のブロック図を示すものであａ第１図において、 １
はイメージセンサからの画像信号を＋側の入力とし 後
述する第２のローパスフィルタの出力を一側の入力とし
てゲインＡで差動増幅する第１の差動増幅器 ２は第１
の差動増幅器′ｌで増幅された黒基準ビットを含む画像
信号を画素毎にサンプルホールドする第１のサンプルホ
ールド手段であり、アナログスイッチ２ａとコンデンサ
２ｂで構成されていも ３は第１のバッファアンプ、４
は第１のローパスフィル久 ５は第２のバッファアンプ
であも ６は第２のバッフ７アンブ５の出力の黒基準ビ
ット部のＤＣ電位を保持する第２のサンプルホールド手
段であり、アナログスイッチ６ａとコンデンサ６ｂで構
成されていも ７はバッファアン’７８はバッファアン
プ７の出力から所定の基準電圧を減算し ゲインＢで増
幅する第２の差動増輻徴 ９はこの所定の基準電圧を供
給するＤＣ電源であも １０は第２のサンプルホールド
手段６のサンプリングとサンプリングの間の回路の安定
性を保つための第２のローパスフィルタであり、抵抗１
０ ａ、 コンデンサ１０ｂで構成されていも １１
は第２のバッファアンプ５の出力をアナログ／デジタル
変換するＡ／Ｄ変換沫 １２は第１のサンプルホールド
手段２及び第２のサンプルホールド手段６に必要なパル
スを供給するパルス発生手段であム第２図はこの実施例
の動作を説明するタイミング図であ瓜 以上のように構成されたこの実施例の画像信号処理装置
において、以下その動作を説明すも最初に イメージセ
ンサの画像信号を説明すもイメージセンサの画像信号は
第２図に示すように黒基準ビット訊 有効出力ビット敵
無効出力ビツト部に分かれており、黒基準ビット部は
画像信号の黒基準を示していも まず、第１の差動増幅器ｌの＋側端子に第２図（ａ）に
示すイメージセンサの画像信号を入力すると第１の差動
増幅器ｌはゲインＡで増幅し 第２図（ｂ）に示すよう
な画像信号を第１のサンプルホールド手段２に入力すも
第１のサンプルホールド手段２はパルス発生手段１２
から供給されるパルス（第２図（Ｃ））が”ｔ”の間ア
ナログスイッチ２ａをオンして増幅された黒基準ビット
を含む画像信号のノイズのない部分を画素毎にサンプル
ホールドして第２図（ｄ）に示すような画像信号を第１
のバッファアンプ３を介して第１のローパスフィルタ４
に入力すも そして、第１のローパスフィルタ４はサン
プルホールド時に発生したスイッチングノイズを取り除
き第２図（ｅ）に示すような画像信号を第２のバッファ
アンプ５を介して第２のサンプルホールド手段６に入力
する。
ビット部を所定の電位にクランプする画像信号処理装置
に関すん 従来の技術 従来の画像信号処理装置としてＧＥＬ 例えば特開昭
６４−６２９６９号公報に示されていも第３図はこの従
来の画像信号処理装置のブロック図を示すものであり、
１０１はＣＣＤセンサの出力信号を入力信号ＩＮとし
て＋側端子に取り込へ また 一端子に後述のバッファ
アンプ１０８の出力信号を取り込むアン”２’、 １
０２はアンプｌＯ１の出力端子に接続し かス 所定の
パルスの入力毎にアンプ１０１の出力信号を保持するサ
ンプルホールド回Ｋ １０３はサンプルホールド回路
１０２の出力側に接続したバッファアンＩｔ０４はバッ
ファアンプ１０３の出力側に配設したアナログスイッチ
、 １０５、１０６はそれぞれ抵拡 コンデンサであり
、抵抗１０５及びコンデンサ１０６でローパスフィルタ
１０７を構成していも まな バッファアンプ１０８は
ローパスフィルタ１０７の後段に配設されており、その
出力端子はアンプｌＯｌの一入力端子に接続していもま
た サンプルホールド回路１０２にはパルス発生回路１
０９が接続されていも 第４図は従来の画像信号処理装置の動作を説明するタイ
ミング図であも 以上のように構成された従来の画像信号処理装置におい
てその動作を説明すも ま哄 この画像信号処理装置をＣＣＤセンサに接続すも
そして、ＣＣＤセンサを作動して読み取りを行なうと
、アンプ１０１にＣＣＤセンサの画像信号が入力されも
この画像信号にはＣＣＤセンサのＤＣドリフト分とオ
フセット分を含んでいも 次に アナログスイッチ１０４をオンすも そして、黒
基準ビットの出力区間にパルス発生回路１０９はパルス
を発生し これを所定のパルスとしてサンプルホールド
回路１０２は入力したパルスに応じてアンプ１０１の出
力を保持すも この場合、保持する電圧レベルは第４図
に示すように黒基準ビットレベルＶ＋となっていも そ
して、サンプルホールド回路１０２は黒基準ビットレベ
ルＶ＋と略同等値であるサンプルホールド出力ｖ２をア
ンプ１０３へ送出する。な叙 このサンプルホールド出
力Ｖ２はアンプ１０３で増幅され さらにアナログスイ
ッチ１０４を介して、コンデンサ１０６へ送られて保持
されも この結果 ローパスフィルタ１０７では第４図
のレベルｖ１に示すように直流レベルの所定の値を保持
することになん次に 黒基準ビット以外の区間で（上
アナログスイッチ１０４をオフＬ、ＣＣＤセンサから画
像信号を入力する。すると、アンプ１０１はコンデンサ
１０６に保持された所定レベルの電圧値をアンプ１０８
を介して取り込へ この取り込んだ値をこの取り込んだ
値をＣＣＤセンサの画像信号から減算り、ＣＣＤセンサ
出力信号からＤＣドリフト分とオフセット分が除かれて
補正された画像信号を出力すも 発明が解決しようとする課題 しかしながら前記のような構成でｃヨ アンプＩ０１
の出力の誤差を入力で減算して補償するた△アンプ１０
１に任意のゲインを持たせることができな（〜 また
一般にＣＣＤセンサ等の高周波の信号を扱う増幅器等は
ゲインの変動が大きいものであるパ これに対して従来
の技術ではアンプｌＯ１のオフセットの変化は補償でき
るがゲインの変化は補償できな八 さらに アンプ１０
１の後にゲインが１でなしＸ、また（友 ゲインの変動
のあるサンプルホールド手段やバッファアンプやローパ
スフィルタ等の信号処理素子を挿入することができな（
１加えて、ＣＣＤセンサの出力信号から黒基準ビットレ
ベルを減算するためアンプ１０１の出力信号の黒基準ビ
ット出力はＯｖとなり後段のＡ／Ｄ変換器の入力電圧範
囲が３〜５ｖのようにＯｖ基準でないものなどは使用で
きないの玄汎用性にかけム またイメージセンサの画像
信号を所定の増幅率で増幅し このイメージセンサの黒
信号ビットを所定のＤＣ電位にクランプする場合に 温
度特性に対して安定してクランプできないという課題を
有していｔ４ 本発明はかかる点に鑑へ イメージセンサの画像信号を
所定のゲインで増幅し このイメージセンサの黒基準ビ
ットを所定のＤＣ電位に アンプ等の素子のゲイン変動
に対しても安定してクランプすることのできる画像信号
処理装置を提供することを目的とすも 課題を解決するための手段 本発明の画像信号処理装置は イメージセンサからの画
像信号を一方の入力とする第１の差動増幅器と、この第
１の差動増幅器の出力信号を画素毎にサンプルホールド
する第１のサンプルホールド手段と、この第１のサンプ
ルホールド手段の出力信号の黒基準ビット部のＤＣ電位
を保持する第２のサンプルホールド手段と、この第２の
サンプルホールド手段に保持されたＤＣ電位と所定の基
準電圧を差動増幅する第２の差動増幅器と、この第２の
差動増幅器の出力を所定の時定数をもって第１の差動増
幅器の他方の入力端子に入力するローパスフィルタとを
備えたものであも 作用 本発明は前記した構成により、まず、イメージセンサか
らの画像信号を各画素毎にサンプルホールドし この画
像信号の黒基準ビット部のＤＣ電位をサンプルホールド
して、 この黒ビツト部のＤＣ電位と所定の基準電圧と
を所定のゲインで差動増幅した出力を所定の時定数をも
って出力し この出力とイメージセンサの画像信号を所
定のゲインで差動増幅し 再び各画素毎にサンプルホー
ルドして後段の回路に出力するもので、サンプルホール
ドした黒基準ビット部のＤＣ電位が所定の基準電圧より
低い場合はこの黒基準ビット部のＤＣ電位を上げる方向
にフィードバックが掛かり、サンプルホールドした黒基
準ビット部のＤＣ電位が所定の基準電圧より高い場合は
この黒基準ビット部のＤＣ電位を下げる方向にフィード
バックが掛かり、イメージセンサの画像信号を所定のゲ
インで増幅し このイメージセンサの黒基準ビットを所
定のＤＣ電位に アンプ等の素子のゲイン変動に対して
も安定してクランプすることができも実施例 第１図は本発明の第１の実施例における画像信号処理装
置のブロック図を示すものであａ第１図において、 １
はイメージセンサからの画像信号を＋側の入力とし 後
述する第２のローパスフィルタの出力を一側の入力とし
てゲインＡで差動増幅する第１の差動増幅器 ２は第１
の差動増幅器′ｌで増幅された黒基準ビットを含む画像
信号を画素毎にサンプルホールドする第１のサンプルホ
ールド手段であり、アナログスイッチ２ａとコンデンサ
２ｂで構成されていも ３は第１のバッファアンプ、４
は第１のローパスフィル久 ５は第２のバッファアンプ
であも ６は第２のバッフ７アンブ５の出力の黒基準ビ
ット部のＤＣ電位を保持する第２のサンプルホールド手
段であり、アナログスイッチ６ａとコンデンサ６ｂで構
成されていも ７はバッファアン’７８はバッファアン
プ７の出力から所定の基準電圧を減算し ゲインＢで増
幅する第２の差動増輻徴 ９はこの所定の基準電圧を供
給するＤＣ電源であも １０は第２のサンプルホールド
手段６のサンプリングとサンプリングの間の回路の安定
性を保つための第２のローパスフィルタであり、抵抗１
０ ａ、 コンデンサ１０ｂで構成されていも １１
は第２のバッファアンプ５の出力をアナログ／デジタル
変換するＡ／Ｄ変換沫 １２は第１のサンプルホールド
手段２及び第２のサンプルホールド手段６に必要なパル
スを供給するパルス発生手段であム第２図はこの実施例
の動作を説明するタイミング図であ瓜 以上のように構成されたこの実施例の画像信号処理装置
において、以下その動作を説明すも最初に イメージセ
ンサの画像信号を説明すもイメージセンサの画像信号は
第２図に示すように黒基準ビット訊 有効出力ビット敵
無効出力ビツト部に分かれており、黒基準ビット部は
画像信号の黒基準を示していも まず、第１の差動増幅器ｌの＋側端子に第２図（ａ）に
示すイメージセンサの画像信号を入力すると第１の差動
増幅器ｌはゲインＡで増幅し 第２図（ｂ）に示すよう
な画像信号を第１のサンプルホールド手段２に入力すも
第１のサンプルホールド手段２はパルス発生手段１２
から供給されるパルス（第２図（Ｃ））が”ｔ”の間ア
ナログスイッチ２ａをオンして増幅された黒基準ビット
を含む画像信号のノイズのない部分を画素毎にサンプル
ホールドして第２図（ｄ）に示すような画像信号を第１
のバッファアンプ３を介して第１のローパスフィルタ４
に入力すも そして、第１のローパスフィルタ４はサン
プルホールド時に発生したスイッチングノイズを取り除
き第２図（ｅ）に示すような画像信号を第２のバッファ
アンプ５を介して第２のサンプルホールド手段６に入力
する。
第２のバッファアンプ５から第２図（ｅ）に示す画像信
号が入力されると、第２のサンプルホールド手段６はパ
ルス発生手段１２から供給されるパルス（第２図（ｆ）
）が″ １″′の間アナログスイッチ６ａをオンして黒
基準ビット部をサンプルホールドし 黒基準ビット部の
ＤＣ電位Ｖｂ２を保持し第３のバッファアンプ７を介し
て第２の差動増幅器８に入力すも 第２の差動増幅器８
ではＤＣ電源９の電圧をＶｋ、 出力電圧を特徴とす
る特許ｖ０２＝Ｂ・ （Ｖｋ２−ｖｋ） ・ ・ ・
（１）（１）式の電圧を第２のローパスフィルタ１０を
介して第１の差動増幅器ｌの一側端子に人力すも この
ときＤＣ電源９の電圧ＶｋはＡ／Ｄ変換器１１のリファ
レンス電圧に設定しておく。第２のローパスフィルタ１
０は第２のサンプルホールド手段６のサンプリングとサ
ンプリングの間の安定性を保１ この第２のローパスフ
ィルタ１０の時定数（よ 第２のサンプルホールド手段
６のサンプリング周期より十分長い値に設定するとよ八
そして、第１の差動増幅器１ではイメージセンサの画像
信号の入力電圧をＶｉａ 出力電圧をＶｏｌとすると
、 ｖ０１＝Ａ・ （■１ｎ−ｖ０２） ・・ （２）（
２）式の電圧を第１のサンプルホールド手段２に入力す
も 第１のサンプルホールド手段２は前述と同じく第１の差
動増幅器１から入力される画像信号をサンプルホールド
し その画像信号を第１のバッファアンプ３、第１のロ
ーパスフィルタ４、第２のバッファアンプ５を介してＡ
／Ｄ変換器１１に入力する。
号が入力されると、第２のサンプルホールド手段６はパ
ルス発生手段１２から供給されるパルス（第２図（ｆ）
）が″ １″′の間アナログスイッチ６ａをオンして黒
基準ビット部をサンプルホールドし 黒基準ビット部の
ＤＣ電位Ｖｂ２を保持し第３のバッファアンプ７を介し
て第２の差動増幅器８に入力すも 第２の差動増幅器８
ではＤＣ電源９の電圧をＶｋ、 出力電圧を特徴とす
る特許ｖ０２＝Ｂ・ （Ｖｋ２−ｖｋ） ・ ・ ・
（１）（１）式の電圧を第２のローパスフィルタ１０を
介して第１の差動増幅器ｌの一側端子に人力すも この
ときＤＣ電源９の電圧ＶｋはＡ／Ｄ変換器１１のリファ
レンス電圧に設定しておく。第２のローパスフィルタ１
０は第２のサンプルホールド手段６のサンプリングとサ
ンプリングの間の安定性を保１ この第２のローパスフ
ィルタ１０の時定数（よ 第２のサンプルホールド手段
６のサンプリング周期より十分長い値に設定するとよ八
そして、第１の差動増幅器１ではイメージセンサの画像
信号の入力電圧をＶｉａ 出力電圧をＶｏｌとすると
、 ｖ０１＝Ａ・ （■１ｎ−ｖ０２） ・・ （２）（
２）式の電圧を第１のサンプルホールド手段２に入力す
も 第１のサンプルホールド手段２は前述と同じく第１の差
動増幅器１から入力される画像信号をサンプルホールド
し その画像信号を第１のバッファアンプ３、第１のロ
ーパスフィルタ４、第２のバッファアンプ５を介してＡ
／Ｄ変換器１１に入力する。
以上説明した動作により、第２のサンプルホールド手段
６でサンプルホールドされた黒基準ビット部のＤＣ電位
Ｖｂ２がＡ／Ｄ変換器ｔｉのリファレンス電圧であるＶ
ｋよりも大きいとき、即−＆Ｖｂ２＞ＶｋのときＣヨ
第２の差動増幅器８でＶｏ２を増Ｌ Ｖｏ２を増す
ことにより第１の差動増幅器ｌでＶｏｌを減らしてＶｋ
２をＡ／Ｄ変換器１１のリファレンス電圧にクランプし
また第２のサンプルホールド手段６でサンプルホール
ドされた黒基準ビット部のＤＣ電位Ｖｂ２がＡ／Ｄ変換
器１１のリファレンス電圧であるＶｋよりも小さいとき
、節板Ｖ ｂ２＜ Ｖ ｋのときば 第２の差動増幅器
８でＶｏ２を減らり、、Ｖｏ２を減らすことにより第１
の差動増幅器ｌでＶｏｌを増してＶｋ２をＡ／Ｄ変換器
１１のリファレンス電圧にクランプすることができもそ
して、回路が平衡状態にある時は 第２のバッファアン
プ５の出力をＶＯｕｔ、第１のサンプルホールド手段２
と第１のバッファアンプ３と第１のローパスフィルタ４
のゲインをまとめてＣと置くと、 （１） 式、
（２） 式よ リ、Ｖｏｕｔ＝Ａ −Ｃ（Ｖｉｎ−
Ｖｏ２） ・ ・ （３）ｖｏ２＝Ｂ （ｖＯｕ
ｔ−ｖｋ） ・ ・ （４）となり、 （
３）式を（４）式に代入して変形すると、 ・ ・ （５） となも よって、第２の差動増幅器８のゲインＢを大きくするほ
ど、ＶｋとＶｏｕｔとの誤差は小さくなり、より精度よ
くクランプすることができも しかしゲインを大きくす
ると、相反して回路の安定性は悪くなるのでゲインは安
定性との兼ね合いで決めなくてはいけな鴇 とくに サ
ンプルホールド手段颯 回路を繰り返し開ルーズ 閉ル
ープの状態にする素子が回路内にある場合ζよ 安定性
が悪いのでこのゲインの設定は任意に設定できるように
しておかなくてはいけなし１ 以上説明したようにこの実施例でζよ 最終的に使用す
る信号部＆ Ａ／Ｄ変換器１１の入力の黒基準ビット
のＤＣ電位と、Ａ／Ｄ変換器１１のリファレンス電位で
あるＤＣ電源９の電圧とを比較してその差がＯｖになる
ようにフィードバックがかかるので、第１の差動増幅器
１や第１のサンプルホールド手段２や第１のバッファア
ンプ３や第１のローパスフィルタ４や第２のバッファア
ンプ５のゲインを任意に設定でき、かス この第１の差
動増幅器ｌや第１のサンプルホールド手段２や第１のバ
ッファアンプ３や第１のローパスフィルタ４や第２のバ
ッファアンプ５のゲインが変動してもＡ／Ｄ変換器１１
の入力の黒基準ビットのＤＣ電位をＡ／Ｄ変換器１１の
リファレンス電位に安定にクランプすることができも また この実施例で（上 第２の差動増幅器８の一側入
力のＤＣ電源９の電圧を変えることにより、Ａ／Ｄ変換
器１１の入力の黒基準ビット部の電圧を自由に変えるこ
とができ、また上述のように第１の差動増幅器ｌや第１
のサンプルホールド手段２や第１のバッファアンプ３や
第１のローパスフィルタ４や第２のバッファアンプ５の
ゲインを任意に設定できるので、どの様な電圧範囲のＡ
／Ｄ変換器でも使用することができ、汎用性に富んでい
も さらに この実施例でＧ−１第１のサンプルホールド手
段２はイメージセンサの画像信号のノイズのない部分を
画素毎にサンプルホールドしているので、後段の回廠
例えばＡ／Ｄ変換器１１でＳ／Ｎのよい画像信号を扱う
ことができる。
６でサンプルホールドされた黒基準ビット部のＤＣ電位
Ｖｂ２がＡ／Ｄ変換器ｔｉのリファレンス電圧であるＶ
ｋよりも大きいとき、即−＆Ｖｂ２＞ＶｋのときＣヨ
第２の差動増幅器８でＶｏ２を増Ｌ Ｖｏ２を増す
ことにより第１の差動増幅器ｌでＶｏｌを減らしてＶｋ
２をＡ／Ｄ変換器１１のリファレンス電圧にクランプし
また第２のサンプルホールド手段６でサンプルホール
ドされた黒基準ビット部のＤＣ電位Ｖｂ２がＡ／Ｄ変換
器１１のリファレンス電圧であるＶｋよりも小さいとき
、節板Ｖ ｂ２＜ Ｖ ｋのときば 第２の差動増幅器
８でＶｏ２を減らり、、Ｖｏ２を減らすことにより第１
の差動増幅器ｌでＶｏｌを増してＶｋ２をＡ／Ｄ変換器
１１のリファレンス電圧にクランプすることができもそ
して、回路が平衡状態にある時は 第２のバッファアン
プ５の出力をＶＯｕｔ、第１のサンプルホールド手段２
と第１のバッファアンプ３と第１のローパスフィルタ４
のゲインをまとめてＣと置くと、 （１） 式、
（２） 式よ リ、Ｖｏｕｔ＝Ａ −Ｃ（Ｖｉｎ−
Ｖｏ２） ・ ・ （３）ｖｏ２＝Ｂ （ｖＯｕ
ｔ−ｖｋ） ・ ・ （４）となり、 （
３）式を（４）式に代入して変形すると、 ・ ・ （５） となも よって、第２の差動増幅器８のゲインＢを大きくするほ
ど、ＶｋとＶｏｕｔとの誤差は小さくなり、より精度よ
くクランプすることができも しかしゲインを大きくす
ると、相反して回路の安定性は悪くなるのでゲインは安
定性との兼ね合いで決めなくてはいけな鴇 とくに サ
ンプルホールド手段颯 回路を繰り返し開ルーズ 閉ル
ープの状態にする素子が回路内にある場合ζよ 安定性
が悪いのでこのゲインの設定は任意に設定できるように
しておかなくてはいけなし１ 以上説明したようにこの実施例でζよ 最終的に使用す
る信号部＆ Ａ／Ｄ変換器１１の入力の黒基準ビット
のＤＣ電位と、Ａ／Ｄ変換器１１のリファレンス電位で
あるＤＣ電源９の電圧とを比較してその差がＯｖになる
ようにフィードバックがかかるので、第１の差動増幅器
１や第１のサンプルホールド手段２や第１のバッファア
ンプ３や第１のローパスフィルタ４や第２のバッファア
ンプ５のゲインを任意に設定でき、かス この第１の差
動増幅器ｌや第１のサンプルホールド手段２や第１のバ
ッファアンプ３や第１のローパスフィルタ４や第２のバ
ッファアンプ５のゲインが変動してもＡ／Ｄ変換器１１
の入力の黒基準ビットのＤＣ電位をＡ／Ｄ変換器１１の
リファレンス電位に安定にクランプすることができも また この実施例で（上 第２の差動増幅器８の一側入
力のＤＣ電源９の電圧を変えることにより、Ａ／Ｄ変換
器１１の入力の黒基準ビット部の電圧を自由に変えるこ
とができ、また上述のように第１の差動増幅器ｌや第１
のサンプルホールド手段２や第１のバッファアンプ３や
第１のローパスフィルタ４や第２のバッファアンプ５の
ゲインを任意に設定できるので、どの様な電圧範囲のＡ
／Ｄ変換器でも使用することができ、汎用性に富んでい
も さらに この実施例でＧ−１第１のサンプルホールド手
段２はイメージセンサの画像信号のノイズのない部分を
画素毎にサンプルホールドしているので、後段の回廠
例えばＡ／Ｄ変換器１１でＳ／Ｎのよい画像信号を扱う
ことができる。
加えて、この実施例で（よ 第２の差動増幅器８のゲイ
ンは任意に設定できるので、常に回路の安定性のよい状
態で最大のゲインに設定することができ、 ＶｋとＶｂ
２との誤差は最小となり、精度よくクランプすることが
できも 発明の詳細 な説明したように 本発明によれζＬ 第１の差動増幅
器あるいは信号処理のため回路中に挿入するサンプルホ
ールド手段やバッファアンプやローパスフィルタ等のゲ
インを任意に設定でき、かス この第１の差動増幅器や
サンプルホールド手段ヤバッファアンプやローパスフィ
ルタ等のゲインが変動してＬ 後段の回路に出力する画
像信号の黒基準ビットのＤＣ電位を所定の基準電圧に安
定にクランプすることができると共に どの様な電圧範
囲のＡ／Ｄ変換器でも使用することができ、汎用性に富
んでいも また 第１のサンプルホールド手段はイメージセンサの
画像信号のノイズのない部分を画素毎にサンプルホール
ドしているので、後段の回跋 例えばＡ／Ｄ変換器でＳ
／Ｎのよい画像信号を扱うことができも さらに 第２の差動増幅器のゲインは任意に設定できる
の式 回路の安定性のよい状態で最大のゲインに設定す
ることができ、後段の回路に出力する画像信号の黒基準
ビットのＤＣ電位と第２の差動増幅器に入力する所定の
基準電圧との誤差は最小となり、精度よくクランプする
ことができもよって、その実用的効果は大き鶏 また このイメージセンサの黒基準ビットを所定のＤＣ
電位に 温度特性等に対しても安定してクランプできも
ンは任意に設定できるので、常に回路の安定性のよい状
態で最大のゲインに設定することができ、 ＶｋとＶｂ
２との誤差は最小となり、精度よくクランプすることが
できも 発明の詳細 な説明したように 本発明によれζＬ 第１の差動増幅
器あるいは信号処理のため回路中に挿入するサンプルホ
ールド手段やバッファアンプやローパスフィルタ等のゲ
インを任意に設定でき、かス この第１の差動増幅器や
サンプルホールド手段ヤバッファアンプやローパスフィ
ルタ等のゲインが変動してＬ 後段の回路に出力する画
像信号の黒基準ビットのＤＣ電位を所定の基準電圧に安
定にクランプすることができると共に どの様な電圧範
囲のＡ／Ｄ変換器でも使用することができ、汎用性に富
んでいも また 第１のサンプルホールド手段はイメージセンサの
画像信号のノイズのない部分を画素毎にサンプルホール
ドしているので、後段の回跋 例えばＡ／Ｄ変換器でＳ
／Ｎのよい画像信号を扱うことができも さらに 第２の差動増幅器のゲインは任意に設定できる
の式 回路の安定性のよい状態で最大のゲインに設定す
ることができ、後段の回路に出力する画像信号の黒基準
ビットのＤＣ電位と第２の差動増幅器に入力する所定の
基準電圧との誤差は最小となり、精度よくクランプする
ことができもよって、その実用的効果は大き鶏 また このイメージセンサの黒基準ビットを所定のＤＣ
電位に 温度特性等に対しても安定してクランプできも
第１図は本発明の一実施例における画像信号処理装置の
ブロック飄 第２図は同装置の動作を説明するタイミン
グは 第３図は従来の画像信号処理装置のブロックは
第４図は同装置の動作を説明するタイミング図であも ｌ・・・第１の差動増幅器 ２・・・第１のサンプルホ
ールド手誌 ６・・・第２のサンプルホールド手比８・
・・第２の差動増幅器 ＩＯ・・・第２のローパスフィ
ルタ。
ブロック飄 第２図は同装置の動作を説明するタイミン
グは 第３図は従来の画像信号処理装置のブロックは
第４図は同装置の動作を説明するタイミング図であも ｌ・・・第１の差動増幅器 ２・・・第１のサンプルホ
ールド手誌 ６・・・第２のサンプルホールド手比８・
・・第２の差動増幅器 ＩＯ・・・第２のローパスフィ
ルタ。
Claims (1)
- イメージセンサからの画像信号を一方の入力とする第１
の差動増幅器と、この第１の差動増幅器の出力信号を画
素毎にサンプルホールドする第１のサンプルホールド手
段と、この第１のサンプルホールド手段の出力信号の黒
基準ビット部のＤＣ電位を保持する第２のサンプルホー
ルド手段と、この第２のサンプルホールド手段に保持さ
れたＤＣ電位と所定の基準電圧を差動増幅する第２の差
動増幅器と、この第２の差動増幅器の出力を所定の時定
数をもって第１の差動増幅器の他方の入力端子に入力す
るローパスフィルタとを備えた画像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1283240A JPH03143178A (ja) | 1989-10-30 | 1989-10-30 | 画像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1283240A JPH03143178A (ja) | 1989-10-30 | 1989-10-30 | 画像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03143178A true JPH03143178A (ja) | 1991-06-18 |
Family
ID=17662908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1283240A Pending JPH03143178A (ja) | 1989-10-30 | 1989-10-30 | 画像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03143178A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001049020A3 (en) * | 1999-12-28 | 2002-02-14 | Burr Brown Japan Ltd | Method and apparatus for processing front end signal for image sensor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60145773A (ja) * | 1984-01-07 | 1985-08-01 | Canon Inc | クランプ回路 |
| JPS6462969A (en) * | 1987-09-02 | 1989-03-09 | Matsushita Graphic Communic | Level correcting circuit for ccd sensor |
-
1989
- 1989-10-30 JP JP1283240A patent/JPH03143178A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60145773A (ja) * | 1984-01-07 | 1985-08-01 | Canon Inc | クランプ回路 |
| JPS6462969A (en) * | 1987-09-02 | 1989-03-09 | Matsushita Graphic Communic | Level correcting circuit for ccd sensor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001049020A3 (en) * | 1999-12-28 | 2002-02-14 | Burr Brown Japan Ltd | Method and apparatus for processing front end signal for image sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW563292B (en) | DC offset calibration for a digital switching amplifier | |
| JP2779267B2 (ja) | 前置増幅回路 | |
| US5736886A (en) | Input clamping method and apparatus with a correlated double-sampling circuit | |
| US5757440A (en) | Method and apparatus for providing an offset level to an image signal | |
| JPH06237471A (ja) | 電子画像形成システムの改良アナログ信号処理装置 | |
| US6617567B2 (en) | Analog pre-processor with improved input common mode range | |
| JPH02250564A (ja) | クランプ装置と自動利得制御装置 | |
| US6608583B1 (en) | Analog signal input circuit in analog signal processing apparatus | |
| JPH03143178A (ja) | 画像信号処理装置 | |
| JP2006074084A (ja) | 増幅回路 | |
| JPH11205632A (ja) | サンプルホールド回路及びクランプ回路 | |
| JP2811704B2 (ja) | Ｃｃｄ出力回路 | |
| JPH0595287A (ja) | 減算回路および減算回路を備えるａ／ｄコンバータ | |
| JPH06150685A (ja) | サンプルホールド回路 | |
| JPS637081A (ja) | 映像信号処理装置 | |
| JP2006191211A (ja) | クランプ回路 | |
| JP2927837B2 (ja) | 光電変換装置出力信号検出装置 | |
| JP2006303601A (ja) | 相関二重サンプリング回路およびこれを用いた固体撮像装置 | |
| JP2861191B2 (ja) | Ｃｃｄ信号処理装置 | |
| US6362758B1 (en) | Combined input circuit for analog to digital conversion | |
| JPH02268009A (ja) | 直流オフセット補償回路を有するアナログ回路 | |
| JPS61208386A (ja) | ビデオ信号のアナログ−デイジタル変換装置 | |
| JPH02192278A (ja) | Ｃｃｄ出力回路 | |
| JP2000188724A (ja) | イメ―ジセンサ―インタ―フェ―ス回路 | |
| JPH05153431A (ja) | クランプ回路 |