JPH02268009A - 直流オフセット補償回路を有するアナログ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、直流オフセットを補償する回路を有するアナ
ログ回路に関し、特に、直流オフセット補傷信号を生成
するための特別な期間を設ける必要をなくした回路構成
に関する。

［従来の技術］ 従来の直流オフセットの補償は、信号入力期間と直流オ
フセット補償信号発生期間とを時分割により分け、直流
オフセット補償信号発生期間において、アナログ回路の
入力端子に接地電圧（ＡＣグランド）を加えたときに出
力端子に発生する直流オフセット電圧をサンプリングし
、このサンプリングした電圧を信号入力期間に入力信号
から差し引くことによって行うものであった。

［発明が解決しようとする問題点］ 上述した従来の直流オフセット補償回路は、入力信号の
ある一定期間内に接地電圧を入力し、その期間のアナロ
グ回路の出力電圧をサンプリングする構成となっている
ので、入力信号の一定期間を接地電圧に切り換える必要
があり、時分割処理等の複雑な制御系が必要となる。特
に、通信システムの場合のように複数の回路が関係して
いるときには、それらの回路間で上記切り換えの同期を
とる必要があるので制御系は一層複雑になる。

［問題点を解決するための手段］ 本発明によるアナログ回路は、アナログ入力信号が入力
される第１の入力端子、これとは差動的に機能する第２
の入力端子および出力端子を有し出力端子と第２の入力
端子との間には直流オフセット補償回路が接続されたも
のであって、この直流オフセット補償回路は、出力端子
における出力信号の正負に応じて正負の２値の値を出力
する変換器と、この変換器の出力を積分する積分器と、
この積分器の出力をアナログ入力信号の周波数より低い
周波・数の周期でサンプリングしこれを保持するサンプ
ルアンドホールド回路から構成されている。

［実施例］ 次に、本発明の実施例について図面を参照して説明する
。

第１図は、本発明の一実施例を示す回路図である。同図
に示されるように、入力端子１に入力したアナログ信号
は、スイッチ２１．２２、コンデンサ２３．２４および
演算増幅器２５によって構成される増幅回路２を介して
出力端子３からとり出される。出力端子３には、増幅回
路２の出力を受けその正負に応じて゛′１パあるいは”
　ｏ　”を出力するＡ／Ｄ変換回路４が接続されており
、このＡ／Ｄ変換回路４の出力９はラッチ回路５にラッ
チされる。ラッチ回路５の出力１０は、切換回路６に取
り込まれ、出力１０の値に応じてスイッチ６３の接点を
正電源電圧６１あるいは負電源電圧６２側へ切り換える
。切換回路６の正負の出力はスイッチ７１．７２、コン
デンサ８２．８３および演算増幅器７５から構成される
積分器７に入力され、積分器７の出力１１は、スイッチ
８１およびコンデンサ８２．８３からなるサンプルアン
ドホールド回路８を介して演算増幅器２５の非反転入力
端子に入力される。スイッチ２１．２２．７１．７２お
よびラッチ回路５は、アナログ入力信号より高い周波数
のクロックφ１で駆動され、また、スイッチ８１は、ア
ナログ入力信号より低い周波数のクロックφ２で駆動さ
れる。

次に、第１図の回路の動作を第２図を参照して説明する
。いま、第２図（ｃ）に示すアナログ入力信号が入力端
子１に加えられたものとする。この入力信号に対してオ
フセット補償を行わないとすると、第２図（ｄ）に示す
ようなオフセットを含んだ出力が得られる。この信号は
、正あるいは負電圧に応じてＡ／Ｄ変換回路４によって
、第２図（ｅ）に示すように、”　１　”あるいは０″
′のディジタル信号に変換される。Ａ／Ｄ変換回路４の
出力は第２図（ａ）に示すクロックφｌの周期で、ラッ
チ回路５にとり込まれ、第２図（ｆ＞に示すラッチ回路
の出力が、そのディジタル値に応じて切換回路６のスイ
ッチ６３を正電源電圧６１あるいは負電源電圧６２に切
り換える。切換回路６の出力は、クロックφｌのタイミ
ングで積分器７にとり込まれ積分され、第２図（ｇ）に
示すその出力電圧がクロックφ２のタイミングでサンプ
ルアンドホールド回路８によってサンプリングされ、演
算増幅器２５の非反転入力端子に入力される。その結果
、アナログ入力信号からこの電圧が引きさられ、出力端
子３の出力波形は第２図（ｈ）に示すものとなる。この
ような過程を繰り返すことにより、増幅回路２の直流オ
フセット電圧を自動的に補償することができる。ここで
、補償回路および増幅回路２のループゲインを十分大き
くとるならば、直流オフセットを実質的に無視しうる程
度のものとすることができる。

また、本実施例において、積分器７と増幅回路２と４の
間にクロックφ２によって駆動されるサンプルアンドホ
ールド回路を設けているのは、入力信号から差し引く量
を一定期闇内は一定に保持するためであり、このことに
よって、安定した出力信号を得ることができる。

第３図は、本発明の他の実施例を示す回路図である。同
図において、第１図の実施例と同様の部分については同
一記号が付されている。この実施例の先の実施例と相違
する点は、増幅回路２が演算増幅器２５および抵抗２６
．２７により構成されている点である。先の実施例にお
いては、増幅回路２は、スイッチおよびコンデンサを用
いて離散アナログ信号を扱う回路になされていたが、本
発明は、この実施例のように連続波形も同様にして扱う
ことができ、この実施例でも、先の実施例での説明と同
様の効果を奏することができる。

以上の実施例ではアナログ回路が増幅回路である場合に
ついて説明したが、本発明はこれに限定されるものでは
なく、例えば演算増幅器を用いたフィルタ回路等地のア
ナログ回路に対しても適用しうるちのである。

［発明の効果］ 以上説明したように、本発明は、積分回路を含むオフセ
ット補償回路によって、アナログ回路におけるオフセッ
トを補償するものであるので、本発明によれば、入′力
信号の特定期間を時分割によって直流オフセット補償信
号生成期間として設定する必要がなくなり、簡素な回路
によって直流オフセットを補償することができる。

１・・・入力端子、　　２・・・増幅回路、　　３・・
・出力端子、　　４・・・Ａ／Ｄ変換回路、　　５・・
・ラッチ回路、　　６・・・切換回路、　　７・・・積
分器、８・・・サンプルアンドホールド回路、　　９・
・・変換回路出力、　　　１０・・・ラッチ回路出力、
１１・・・積分器出力、　　　　２１．２２．６３．７
１．７２．８１・・・スイッチ、　　　２３．２４．７
３．７４．８２．８３・・・コンデンサ、６１・・・正
電源電圧、　　　６２・・・負電源電圧、２６．２７・
・・抵抗。

Claims (1)

【特許請求の範囲】
1. アナログ入力信号が入力される第１の入力端子と第１の
   入力端子とは差動的に機能する第２の入力端子と出力端
   子とを有するアナログ回路において、前記出力端子と前
   記第２の入力端子との間には積分回路を含む直流オフセ
   ット補償回路が接続されていることを特徴とする直流オ
   フセット補償回路を有するアナログ回路。