JPH031431A - 陰極線表示パネル - Google Patents
陰極線表示パネルInfo
- Publication number
- JPH031431A JPH031431A JP13468289A JP13468289A JPH031431A JP H031431 A JPH031431 A JP H031431A JP 13468289 A JP13468289 A JP 13468289A JP 13468289 A JP13468289 A JP 13468289A JP H031431 A JPH031431 A JP H031431A
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- electrode
- display panel
- control electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、コンピュータ等の図形、文字を表示するため
の端末機、メツセージボードの如き多桁の文字、数字を
表示するのに用いられる陰極線表示パネルの改良に関す
るものである。
の端末機、メツセージボードの如き多桁の文字、数字を
表示するのに用いられる陰極線表示パネルの改良に関す
るものである。
(従来の技術)
最近、画素数が増加しても低電圧駆動することができ且
つ大画面化することができる積層型蛍光表示パネルか提
案されている(特願昭63−111,633号)、この
蛍光表示パネルは、ガラス等の透明絶縁基板の上に陽極
を介して蛍光層が設けられた陽極基板と、この陽極基板
の上に多数の透孔またはスリットを有するスペーサ基板
を介して順次積層された制御電極群及び陰極と、この陰
極の上に積層され内面に導電性Q膜が形成された裏面基
板とから戊っている、これらの基板の積層体は、周縁部
をフリットガラスの如き封止材でコーティングし400
〜450°Cの温度で熱間圧着して一体化され、その内
部を真空排気して陰極線表示パネルが形成される。
つ大画面化することができる積層型蛍光表示パネルか提
案されている(特願昭63−111,633号)、この
蛍光表示パネルは、ガラス等の透明絶縁基板の上に陽極
を介して蛍光層が設けられた陽極基板と、この陽極基板
の上に多数の透孔またはスリットを有するスペーサ基板
を介して順次積層された制御電極群及び陰極と、この陰
極の上に積層され内面に導電性Q膜が形成された裏面基
板とから戊っている、これらの基板の積層体は、周縁部
をフリットガラスの如き封止材でコーティングし400
〜450°Cの温度で熱間圧着して一体化され、その内
部を真空排気して陰極線表示パネルが形成される。
この蛍光表示パネルにおいて、陰極は、フィラメントあ
るいは薄膜状に作られ、その電子発生部は常に600〜
700℃に通電加熱されている。一方、制御電極群は、
相互に直交して設けられた走査電極とデータ電極とから
成り、陰極部に接近して配置されている。この制御電極
群は、陰極から放射される電子を通過または遮断するた
めにメツシュ状または透孔状の開口を電極の交点に有し
ており、それぞれの電極の電位を線順次に制御しながら
印加することによって陽極上の蛍光層の発光状態、非発
光状態を制御する。このように電子を制御するために印
加する電圧は、陰極部と制御電極部との形状、陰極部と
制御電極部と陽極との位置関係によって異なるが、電子
を通過するためには正の電圧または低い負の電圧を印加
し、電子を遮断するためには負の電圧を印加し、また中
r#It階調で表示するためにはこれらの中間の値の電
圧が印加される。
るいは薄膜状に作られ、その電子発生部は常に600〜
700℃に通電加熱されている。一方、制御電極群は、
相互に直交して設けられた走査電極とデータ電極とから
成り、陰極部に接近して配置されている。この制御電極
群は、陰極から放射される電子を通過または遮断するた
めにメツシュ状または透孔状の開口を電極の交点に有し
ており、それぞれの電極の電位を線順次に制御しながら
印加することによって陽極上の蛍光層の発光状態、非発
光状態を制御する。このように電子を制御するために印
加する電圧は、陰極部と制御電極部との形状、陰極部と
制御電極部と陽極との位置関係によって異なるが、電子
を通過するためには正の電圧または低い負の電圧を印加
し、電子を遮断するためには負の電圧を印加し、また中
r#It階調で表示するためにはこれらの中間の値の電
圧が印加される。
また、最近、本出願人は、陰極から負の電位で駆動され
る制御電極群を通して電子を効率よく引き出すために制
御電極の直下に引き出し電極を設けることを提案してい
る。この引き出し電極は、制御電極の電子通過用透孔と
同じパターンの透孔を有し正のバイアス電圧を印加して
この電位によって制御電極群の透孔から陰極に達する正
の等電位面を形成して陰極から放出される電子を制御電
極群の透孔を効率よく通過して引き出す働きを有する。
る制御電極群を通して電子を効率よく引き出すために制
御電極の直下に引き出し電極を設けることを提案してい
る。この引き出し電極は、制御電極の電子通過用透孔と
同じパターンの透孔を有し正のバイアス電圧を印加して
この電位によって制御電極群の透孔から陰極に達する正
の等電位面を形成して陰極から放出される電子を制御電
極群の透孔を効率よく通過して引き出す働きを有する。
(発明が解決しようとする課題)
しかし、従来技術の蛍光表示パネルは、メモリー性のな
い陰極ルミネセンスの原理に基いて動作するので、走査
電極、データ電極それぞれの電極リードに対応した数の
駆動り、SIを必要とし、このため表示容量の増大に比
例して駆動LSIの数が大幅に増大する欠点があった。
い陰極ルミネセンスの原理に基いて動作するので、走査
電極、データ電極それぞれの電極リードに対応した数の
駆動り、SIを必要とし、このため表示容量の増大に比
例して駆動LSIの数が大幅に増大する欠点があった。
また、引き出し電極を有する陰極線表示パネルは、引き
出し電極に印加された正の電位が電子を吸収して発光に
は無効なグリッド電流となるため、この引き出し電極の
電圧は低いことがよく、またその厚みも小さいのがよい
、しかし、引き出し電極を薄くすると、その上に絶縁膜
を介してストライプ状の制御電極を形成する際に、その
成膜時に生ずる応力によって引き出し電極の基板が変形
し、引き続いて行なわれるフォトエツチング、マスクア
ラインメント作業に大きな支障を生じ、成膜条件が厳し
くなって作業性が低くなる欠点があった。
出し電極に印加された正の電位が電子を吸収して発光に
は無効なグリッド電流となるため、この引き出し電極の
電圧は低いことがよく、またその厚みも小さいのがよい
、しかし、引き出し電極を薄くすると、その上に絶縁膜
を介してストライプ状の制御電極を形成する際に、その
成膜時に生ずる応力によって引き出し電極の基板が変形
し、引き続いて行なわれるフォトエツチング、マスクア
ラインメント作業に大きな支障を生じ、成膜条件が厳し
くなって作業性が低くなる欠点があった。
本発明の目的は、上記の欠点を回避し、駆動LSIの数
を増加することなく表示容量を増大させることができ、
また消費電力を低減するこができる陰極線表示パネルを
提供することにある。
を増加することなく表示容量を増大させることができ、
また消費電力を低減するこができる陰極線表示パネルを
提供することにある。
(課題を解決するための手段)
本発明は、上記の課題を解決するために、陽極を介して
設けられた蛍光層を有する陽極基板と、この陽極基板の
上に設けられた第1と第2の制御電極と引き出し電極と
を含む制御電極群と陰極とから成る陰極線表示パネルに
おいて、陰極の近傍に設けられ陰極から放射される熱電
子を制御する陰極選択電極を備えたことを特徴とする陰
極線表示パネルを提供するものである(作用) このように、陰極の近傍に陰極選択電極を設けると、ア
ドレスされている画素とアドレスされていない画素に相
応する陰極の電位を別個に制御するので制御電極のリー
ドを画素毎に別個にする必要がなく、従って駆動LSI
の数を低減することができる。
設けられた蛍光層を有する陽極基板と、この陽極基板の
上に設けられた第1と第2の制御電極と引き出し電極と
を含む制御電極群と陰極とから成る陰極線表示パネルに
おいて、陰極の近傍に設けられ陰極から放射される熱電
子を制御する陰極選択電極を備えたことを特徴とする陰
極線表示パネルを提供するものである(作用) このように、陰極の近傍に陰極選択電極を設けると、ア
ドレスされている画素とアドレスされていない画素に相
応する陰極の電位を別個に制御するので制御電極のリー
ドを画素毎に別個にする必要がなく、従って駆動LSI
の数を低減することができる。
(実施例)
本発明の実施例を図面を参照して詳細に説明すると、第
1図は本発明に係る陰極線表示パネル10を示し、この
陰極線表示パネル1oは、ソーダライム等の材料から作
られたガラス基板の如き透明絶縁基板12の上に陽極1
4を介して設けられた蛍光層16を有する陽極基板18
と、この陽極基板18の上にスペーサ基板2゜を介して
設けられた制御電極群22と、この制御電極群22の上
に設けられた陰極24と、この陰極24の上に配置され
制御電極群22にスペーサ基板22°を介して設けられ
た裏面基板26とから成っている。
1図は本発明に係る陰極線表示パネル10を示し、この
陰極線表示パネル1oは、ソーダライム等の材料から作
られたガラス基板の如き透明絶縁基板12の上に陽極1
4を介して設けられた蛍光層16を有する陽極基板18
と、この陽極基板18の上にスペーサ基板2゜を介して
設けられた制御電極群22と、この制御電極群22の上
に設けられた陰極24と、この陰極24の上に配置され
制御電極群22にスペーサ基板22°を介して設けられ
た裏面基板26とから成っている。
陽極14は、ガラスの透明絶縁基板12の上にスパッタ
リング法、スプレー法またはCVD法等の薄膜技術によ
ってSnO,またはITO(I n20s−5n02
)等の透明導電膜を2゜00〜3000人の厚みに所定
の電極パターンで成膜して形成される。
リング法、スプレー法またはCVD法等の薄膜技術によ
ってSnO,またはITO(I n20s−5n02
)等の透明導電膜を2゜00〜3000人の厚みに所定
の電極パターンで成膜して形成される。
制御電極群22は、陰極24から放出される電子の通過
、遮断を行うように透孔28a、28bをそれぞれ有し
X、Y方向に相互に交差する第1と第2との2つの制御
電極(走査電極とデータ電極)28A、28Bから成膜
ている。
、遮断を行うように透孔28a、28bをそれぞれ有し
X、Y方向に相互に交差する第1と第2との2つの制御
電極(走査電極とデータ電極)28A、28Bから成膜
ている。
また、この制御電極群24は、第2の制御電極28Bの
直下に一体に設けられ正のバイアス電位が印加される引
き出し電極30を含み、この引き出し電極30は制御電
極28A、28Bの透孔28a、28bに整列する透孔
30aを有する。制御電極28Aと28Bの間及び制御
電極28Bと引き出し電極30との間には絶縁膜27.
29がそれぞれ設けられている。この制御電極群22は
、426合金の金属薄板の上にスパッタリング法、プラ
ズマCVD法またはゾルゲル法等の薄膜技術によってA
I、O,,5iot等の絶縁材料、ニッケル、アルミニ
ウム等の薄膜金属を成膜して形成される。尚、図示の実
施例では、引き出し電極30は、透孔30a付近のみ薄
くするようにへこみ31を設けて発光には無効なグリ・
ンド電流を低減し、また透孔30a以外の厚い部分によ
ってその上に絶縁膜を介してストライプ状の制御電極2
8Bを形成する際に、その成膜時に生ずる応力によって
引き出し電極30が変形し、その後のフォトエツチング
、マスクアライメント作業を大きな支障なく行なうこと
かできるようにしている。第4図はこのような引き出し
電極30を形成する方法を工程順に示し、引き出し電極
の基板30Aの厚みを0.3〜0.5mm程度とし、そ
の上にへこみ31を設ける部分(第4図(A)参照)及
び透孔30aを設ける部分(第4図(B)参照)を除い
て両面にレジスト36を塗布し、化学ミリング法によっ
てへこみ31及び透孔30aを形成する。この方法によ
ると、2段階にエツチングするためへこみ31を形成し
た上で透孔30aを形成することができ、またこのへこ
み31の深さは第1段階のエツチング条件を変えること
によって任意にとることができる、また、電極基板は全
体的に厚く、薄板の面積を小さくすることができるので
基板の変形が生ずることはない、尚、引き出し電極30
の形成後制御電極を作る外、引き出し電極基板上に絶縁
膜を介して電極膜を形成した後、引き出し電極をエツチ
ングによって形成してもよい。
直下に一体に設けられ正のバイアス電位が印加される引
き出し電極30を含み、この引き出し電極30は制御電
極28A、28Bの透孔28a、28bに整列する透孔
30aを有する。制御電極28Aと28Bの間及び制御
電極28Bと引き出し電極30との間には絶縁膜27.
29がそれぞれ設けられている。この制御電極群22は
、426合金の金属薄板の上にスパッタリング法、プラ
ズマCVD法またはゾルゲル法等の薄膜技術によってA
I、O,,5iot等の絶縁材料、ニッケル、アルミニ
ウム等の薄膜金属を成膜して形成される。尚、図示の実
施例では、引き出し電極30は、透孔30a付近のみ薄
くするようにへこみ31を設けて発光には無効なグリ・
ンド電流を低減し、また透孔30a以外の厚い部分によ
ってその上に絶縁膜を介してストライプ状の制御電極2
8Bを形成する際に、その成膜時に生ずる応力によって
引き出し電極30が変形し、その後のフォトエツチング
、マスクアライメント作業を大きな支障なく行なうこと
かできるようにしている。第4図はこのような引き出し
電極30を形成する方法を工程順に示し、引き出し電極
の基板30Aの厚みを0.3〜0.5mm程度とし、そ
の上にへこみ31を設ける部分(第4図(A)参照)及
び透孔30aを設ける部分(第4図(B)参照)を除い
て両面にレジスト36を塗布し、化学ミリング法によっ
てへこみ31及び透孔30aを形成する。この方法によ
ると、2段階にエツチングするためへこみ31を形成し
た上で透孔30aを形成することができ、またこのへこ
み31の深さは第1段階のエツチング条件を変えること
によって任意にとることができる、また、電極基板は全
体的に厚く、薄板の面積を小さくすることができるので
基板の変形が生ずることはない、尚、引き出し電極30
の形成後制御電極を作る外、引き出し電極基板上に絶縁
膜を介して電極膜を形成した後、引き出し電極をエツチ
ングによって形成してもよい。
陰極24は、詳細に図示していないが、陰極基板の上に
引き留め部を介して細線状のフィラメントをスポット溶
接するか薄膜状に金属膜を蒸着法またはスパッタリング
法によって堆積して形成される。
引き留め部を介して細線状のフィラメントをスポット溶
接するか薄膜状に金属膜を蒸着法またはスパッタリング
法によって堆積して形成される。
尚、第1図において符号32は裏面基板28の内面に設
けられた導電性薄膜である。
けられた導電性薄膜である。
本発明の陰極線表示パネル10は、第1図及び第2図に
示すように、陰極24の近傍に設けられ陰極24を選択
的に制御する陰極選択電極34を備えている。この陰極
選択電極34は、第2図に示すように1w1極24.に
相応する第1の画素セル(第1図の蛍光層16□、16
□、16.、が含まれる画素ユニット)が選択される時
にはこの陰極24.に相応する陰極選択電極34.がこ
の陰極24.からの電子が有効に放射されるように陰極
24.の電位と等しい電位に印加され、アドレスされて
いない画素セル(第1図の蛍光層16□8.16.□、
16.3が含まれる画素ユニット)に相応する陰極選択
電極342が充分に負に選択された電位を有していて正
の電位にバイアスがかけられている引き出し電極30か
らの正の等電位面が陰極24に到達するのを妨げるよう
に陰極24を制御する。
示すように、陰極24の近傍に設けられ陰極24を選択
的に制御する陰極選択電極34を備えている。この陰極
選択電極34は、第2図に示すように1w1極24.に
相応する第1の画素セル(第1図の蛍光層16□、16
□、16.、が含まれる画素ユニット)が選択される時
にはこの陰極24.に相応する陰極選択電極34.がこ
の陰極24.からの電子が有効に放射されるように陰極
24.の電位と等しい電位に印加され、アドレスされて
いない画素セル(第1図の蛍光層16□8.16.□、
16.3が含まれる画素ユニット)に相応する陰極選択
電極342が充分に負に選択された電位を有していて正
の電位にバイアスがかけられている引き出し電極30か
らの正の等電位面が陰極24に到達するのを妨げるよう
に陰極24を制御する。
次に、本発明の陰極線表示パネルの動作をのべると、蛍
光F 1611,16 I2.16.3が含まれる第1
の画素セル内では相応する第1の制御電極(走査電極)
28A11.28A1□、28A13の順に線順次に制
御電極の電位が引き出し電極30に印加されている正の
電位を打ち消すことができる負の電位が印加され、画素
がアドレスされていない時には常に印加されている制御
電極の電位が陰極の電位と等しくなるように印加され、
そのタイミングに応じて適宜第2の制御電極28Bに負
と零の電位が印加され任意の画像パターンを表示する0
次に、隣の第2の画素セルが選択され、第1の画素セル
と同じ要領で第1の制御電極が走査され、これに応じて
第2の制御電極28Bに信号電圧が印加される。
光F 1611,16 I2.16.3が含まれる第1
の画素セル内では相応する第1の制御電極(走査電極)
28A11.28A1□、28A13の順に線順次に制
御電極の電位が引き出し電極30に印加されている正の
電位を打ち消すことができる負の電位が印加され、画素
がアドレスされていない時には常に印加されている制御
電極の電位が陰極の電位と等しくなるように印加され、
そのタイミングに応じて適宜第2の制御電極28Bに負
と零の電位が印加され任意の画像パターンを表示する0
次に、隣の第2の画素セルが選択され、第1の画素セル
と同じ要領で第1の制御電極が走査され、これに応じて
第2の制御電極28Bに信号電圧が印加される。
第3図は制御電極28A、28Bの接続状態を示し、画
素セルは陰極24の近傍に配置された陰極選択電極34
によって行なわれるために、例えば、第1の制御電極2
8 A 、tと28A、。
素セルは陰極24の近傍に配置された陰極選択電極34
によって行なわれるために、例えば、第1の制御電極2
8 A 、tと28A、。
と28A31.28 A l*と28A□と28 A
zff。
zff。
28 A + 3と28At3と28A0は共通に接続
することができる。従って、蛍光層16.Iをアドレス
するためには相応する陰極選択電極34にオン電位を印
加し、制御電極28 A 、I、288■にオン電位を
印加すればよい。
することができる。従って、蛍光層16.Iをアドレス
するためには相応する陰極選択電極34にオン電位を印
加し、制御電極28 A 、I、288■にオン電位を
印加すればよい。
従って1例えば、4つの画素セルがあって各画素セルに
3つの画素がある場合には、従来では12のリードが必
要であったが、本発明では7つのリードて済み、従って
駆動LSIの数が少なくてよいことが解る。
3つの画素がある場合には、従来では12のリードが必
要であったが、本発明では7つのリードて済み、従って
駆動LSIの数が少なくてよいことが解る。
また、この陰極選択電極34は、陰極24から放射され
る赤外線を陰極選択電極34の金属反射作用によって陰
極24に向けて有効に反射するので陰極24の消費電力
を大きく低減することができる。
る赤外線を陰極選択電極34の金属反射作用によって陰
極24に向けて有効に反射するので陰極24の消費電力
を大きく低減することができる。
尚、上記実施例では、1つの画素セルに1つの陰極が設
けられているが、1画素セル内に多数の陰極を設けても
よい、また、図示の実施例では、i暦型IIJ1極線表
示パネルに本発明を適用したが、1つの陰極に多数の制
御電極が対応する陰極線管式の陰極線表示パネルにも本
発明を適用することができる。
けられているが、1画素セル内に多数の陰極を設けても
よい、また、図示の実施例では、i暦型IIJ1極線表
示パネルに本発明を適用したが、1つの陰極に多数の制
御電極が対応する陰極線管式の陰極線表示パネルにも本
発明を適用することができる。
(発明の効果)
本発明によれば、上記のように、陰極近傍に配置された
陰極選択電極によって陰極の電位を制御するのて制御電
極の接続状態を簡素化して制御電極に接続される駆動L
SIの数を低減することができるため陰極線表示パネル
を経済的に製造することができ、また陰極選択電極の赤
外線反射作用によって消費電力を低減することができる
ので経済的に使用することができる実益がある。
陰極選択電極によって陰極の電位を制御するのて制御電
極の接続状態を簡素化して制御電極に接続される駆動L
SIの数を低減することができるため陰極線表示パネル
を経済的に製造することができ、また陰極選択電極の赤
外線反射作用によって消費電力を低減することができる
ので経済的に使用することができる実益がある。
第1図は本発明の陰極線表示パネルの断面図、第2図は
本発明のパネルの動作状態を示す拡大断面図、第3図は
制御電極群の接続状態の系統図、第4図(A)乃至(C
)は本発明に用いられる引き出し電極の製造工程を順次
示す断面図である。 1o−−−−一陰極線表示パネル、12−−−m−透明
絶縁基板、14−−−−一陽極、16−−−−−蛍光層
、1B−−−m−陽極基板、22−−−−一制御電極群
、24−−−−−陰極、30−一−−−引き出し電極、
34−−−−一陰極選択電極。 第1図 第2図
本発明のパネルの動作状態を示す拡大断面図、第3図は
制御電極群の接続状態の系統図、第4図(A)乃至(C
)は本発明に用いられる引き出し電極の製造工程を順次
示す断面図である。 1o−−−−一陰極線表示パネル、12−−−m−透明
絶縁基板、14−−−−一陽極、16−−−−−蛍光層
、1B−−−m−陽極基板、22−−−−一制御電極群
、24−−−−−陰極、30−一−−−引き出し電極、
34−−−−一陰極選択電極。 第1図 第2図
Claims (1)
- 陽極を介して設けられた蛍光層を有する陽極基板と、前
記陽極基板の上に設けられた第1と第2の制御電極と引
き出し電極とを含む制御電極群と陰極とから成る陰極線
表示パネルにおいて、前記陰極の近傍に設けられ前記陰
極から放射される熱電子を制御する陰極選択電極を備え
たことを特徴とする陰極線表示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13468289A JPH031431A (ja) | 1989-05-30 | 1989-05-30 | 陰極線表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13468289A JPH031431A (ja) | 1989-05-30 | 1989-05-30 | 陰極線表示パネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH031431A true JPH031431A (ja) | 1991-01-08 |
Family
ID=15134108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13468289A Pending JPH031431A (ja) | 1989-05-30 | 1989-05-30 | 陰極線表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH031431A (ja) |
-
1989
- 1989-05-30 JP JP13468289A patent/JPH031431A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5153483A (en) | Display device | |
| US6225732B1 (en) | Dual-layer metal for flat panel display | |
| JPH08264109A (ja) | 粒子放出装置、電界放出型装置及びこれらの製造方法 | |
| US5955833A (en) | Field emission display devices | |
| JP2006156356A (ja) | 電子放出表示装置 | |
| JPH0316202Y2 (ja) | ||
| US7385344B2 (en) | Electron emission device including dummy electrodes | |
| CN1722352A (zh) | 电子发射装置和防止静电电荷积聚的方法 | |
| US7704117B2 (en) | Electron emission display and method of fabricating mesh electrode structure for the same | |
| JPH01298629A (ja) | 平板状ディスプレイ装置及びその製造方法 | |
| KR20050104643A (ko) | 전자 방출 표시장치용 캐소드 기판, 전자 방출 표시장치및 이의 제조 방법 | |
| KR20050112818A (ko) | 전자 방출 소자와 이의 제조 방법 | |
| US20050264167A1 (en) | Electron emission device | |
| US7459843B2 (en) | Electron emission device with multilayered insulating layers | |
| US20070159075A1 (en) | Image display device | |
| JP3556919B2 (ja) | 発光素子 | |
| KR940011723B1 (ko) | Fed의 제조방법 | |
| US7622857B2 (en) | Electron emission display | |
| JP2000122571A (ja) | タイル型画像表示装置 | |
| JP2595408B2 (ja) | 表示装置用極薄基板及び表示装置 | |
| US7468577B2 (en) | Electron emission display having a spacer with inner electrode inserted therein | |
| JP2000030640A (ja) | 表示装置の発光素子 | |
| JPH01298628A (ja) | 平板状ディスプレイ装置 | |
| JP2002203475A (ja) | 電子源基板、電子源基板の製造方法、および電子源基板を備えた画像表示装置 | |
| JPS62170135A (ja) | 画像表示装置 |