JPH08264109A

JPH08264109A - 粒子放出装置、電界放出型装置及びこれらの製造方法

Info

Publication number: JPH08264109A
Application number: JP8754695A
Authority: JP
Inventors: Hidetoshi Watanabe; 英俊渡辺
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-03-20
Filing date: 1995-03-20
Publication date: 1996-10-11

Abstract

(57)【要約】【構成】カソード電極13上に、絶縁層15、ゲート電極
14が順次被着し、ゲート電極14と絶縁層15とを貫通する
微小孔20が形成されて電子放出源の主要部を構成する。
絶縁層15の厚さｔ₁は、１μｍ未満、例えば 0.3μｍと
してある。カソード電極13の上面は平坦であり、その微
小孔20で露出する部分13Ａが電子放出面として機能す
る。【効果】両電極間に電圧を印加すると、電子放出面13
Ａ上にこの面に略平行に等電位面Ｅ_mが形成される。電
子ｅは等電位面に垂直方向に移動するので、大部分の電
子ｅは、微小孔20を通って放出され、電子放出面13Ａが
平坦であるが故に放出電子の量が多くなり、電子放出効
率が高い。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、粒子放出装置（例え
ば、極薄型のディスプレイ装置に使用して好適な電子放
出源）、電界放出型装置（例えば、前記電子放出源を有
するディスプレイ装置）及びこれらの製造方法に関する
ものである。

【０００２】

【従来の技術】従来、例えば極薄型のディスプレイ装置
としては、電界放出型カソードを電子放出源とする電界
放出型ディスプレイ（ＦＥＤ：Field Emission Displa
y）が知られている。

【０００３】公知のＦＥＤでは、スクリーン内部に電子
放出源を設け、その各画素領域内に電子放出材料からな
る多数のマイクロチップを形成し、所定の電気信号に応
じて対応する画素領域のマイクロチップを励起すること
により、スクリーンの螢光面を発光させている。

【０００４】上記の電子放出源においては、帯状に形成
された複数本のカソード電極ラインと、このカソード電
極ラインの上部においてカソード電極ラインと交差して
帯状に形成された複数本のゲート電極ラインとが設けら
れ、上記カソード電極ラインの上記ゲート電極ラインと
の各交差領域がそれぞれ１画素領域として形成されてい
る。

【０００５】従来のスピント型と呼ばれる縦形の電子放
出源によれば、具体的には図24、図25に示すように、例
えばガラス材からなる下部基板101 の表面上に帯状の複
数本のカソード電極ライン103 が形成されている。

【０００６】これらのカソード電極ライン103 には各接
続部 103ａを除いて絶縁層105 が成膜され、この上に各
カソード電極ライン103 と交差して帯状に複数本のゲー
ト電極ライン104 が形成されていて、各カソード電極ラ
イン103 と共にマトリクス構造を構成している。絶縁層
の厚さｔ₃は約１μｍである。

【０００７】更に、各カソード電極ライン103 の接続端
部 103ａ及び各ゲート電極ライン104 の接続端部 104ａ
が制御手段107 に夫々接続され、電気的に導通してい
る。

【０００８】ここで、各カソード電極ライン103 の各ゲ
ート電極ライン104 との各交差領域122 において、絶縁
層105 には、カソード電極ライン103 からゲート電極ラ
イン104 へ通じる孔径ｗ₂の多数の円形の微小孔120 が
カソードホールとして形成され、これらの各孔内に電界
放出型カソードとしてのマイクロチップ（エミッタコー
ンとも呼ばれる。）106 が数μｍ以下の微小サイズに設
けられている。

【０００９】これらの各マイクロチップ106 は、電子放
出材料、例えばモリブデンからなっていて、略円錐体に
形成され、夫々カソード電極ライン103 上に配されてい
る。そして、各マイクロチップ106 の円錐体の先端部
は、ゲート電極ライン104 に形成されている電子通過用
のゲート部 104ｂに略位置している。

【００１０】このように、各カソード電極ライン103 の
各ゲート電極ライン104 との各交差領域122 には、多数
のマイクロチップ106 が設けられて画素領域が形成さ
れ、個々の画素領域が１つの画素（ピクセル）に対応し
ている。

【００１１】上記のように構成された電子放出源（電界
放出型カソード）においては、制御手段107 により所定
のカソード電極ライン103 及びゲート電極ライン104 を
選択し、これらの間に所定の電圧を印加することによっ
て、この印加電圧を対応する画素領域内の各マイクロチ
ップ106 に印加すると、各マイクロチップ106 の先端か
らトンネル効果によって電子が放出される。なお、この
所定の印加電圧値は、各マイクロチップ106 がモリブデ
ンからなっている場合、各マイクロチップ106の円錐体
の先端部付近の電界の強さが10⁸〜10¹⁰Ｖ／ｍとなる程
度のものである。

【００１２】このとき、この電子放出源が内蔵されたデ
ィスプレイ装置（ＦＥＤ）においては、所定の画素領域
を励起することによって各マイクロチップ106 から放出
された電子が、制御手段107 によりカソード電極ライン
103 とアノード（螢光面パネルの透明電極）との間に印
加された電圧によって更に加速され、ゲート電極ライン
104 とアノードとの間に形成された真空部を通って螢光
面に到達する。そして、この電子線により螢光面から可
視光が放出される。

【００１３】ここで、図25においてこのディスプレイ装
置の構成を説明すると、例えばＲ（赤）、Ｇ（緑）、Ｂ
（青）の三原色の各螢光体素子がＩＴＯ（Indium Tin O
xide：Ｉｎ及びＳｎの混合酸化物）等からなる透明電極
100Ｒ、 100Ｇ、 100Ｂを介してストライプ状に配列さ
れてカラー螢光面123 が形成された光透過性の螢光面パ
ネル114 と、電界放出型カソードを有する電極構体115
(電子放出源）が形成された背面パネル101 とがシール
材等により気密に封止され、所定の真空度に保持され
る。

【００１４】螢光面パネル114 と背面パネル101 とは、
その間隔を一定に保持するために所定の高さの柱（所謂
ピラー、図示省略）を介して封止される。

【００１５】このＦＥＤによりカラー表示を行う方法と
しては、選択された交差部122 の各カソードと一色の螢
光体とを対応させる方法と、各カソードと複数の色の螢
光体とを対応させるいわゆる色選別方法がある。この場
合の色選別の動作を図26及び図27を用いて説明する。

【００１６】図26において、螢光面パネル114 の内面の
複数のストライプ状の透明電極100上には各色に対応す
るＲ、Ｇ、Ｂの螢光体が順次配列されて形成され、各色
の電極はそれぞれ赤色は３Ｒ、緑色は３Ｇ、青色は３Ｂ
の端子に集約されて導出されている。

【００１７】対向する背面パネル101 上には、上記した
ようにカソード電極103 及びゲート電極104 が直交して
ストライプ状に設けられ、マイクロチップ先端に 10⁸〜
10¹⁰Ｖ／ｍの電界がかかるようにカソード電極103 −ゲ
ート電極104 間に電圧を印加すると、各電極の交差部12
2 に形成されたマイクロチップ（電界放出型カソード）
106 から電子が放出される。

【００１８】一方、透明電極100(即ち、アノード電極）
とカソード電極103 との間には 100〜1000Ｖの電圧を印
加して、電子を加速し、螢光体を発光させる。図26の例
においては、赤色螢光体Ｒにのみ電圧を印加して、電子
を矢印ｅで示すように加速させた場合を示している。

【００１９】このように、三端子化された各色Ｒ、Ｇ、
Ｂを時系列で選択することによってカラー表示を行うこ
とができる。各カソード電極列上のある一点のカソー
ド、ゲート及びアノード（螢光体ストライプ）のＮＴＳ
Ｃ方式での色選別タイミングチャートを図27に示す。

【００２０】各カソード電極103 を１Ｈの周期で線順次
駆動させるときに、各色螢光体Ｒ、Ｇ、Ｂに対しそれぞ
れ周期ＨのうちＨ／３ずつ＋ｈＶの信号を与える一方、
ゲート信号及びカソード信号をＨ／３周期でゲート信号
として＋αＶ、カソード信号として−αＶ〜−βＶを同
期してそれぞれ与え、ゲートカソード間電圧Ｖ_PP＝＋２
αＶのときに電子を放出する。かくして、Ｈ／３毎に選
択されるＲ、Ｇ、Ｂの各螢光体を発光させて色選別を行
うことができ、これによりフルカラー表示を行うことが
できる。

【００２１】しかしながら、本発明者が上記した電子放
出源について検討を加えた結果、以下に述べるような種
々の欠点が存在することを突き止めた。

【００２２】まず、図28に示すように、カソード電極10
3 上の微細孔120 内に配したマイクロチップ106 がほぼ
絶縁層105 の厚みに亘ってほぼ円錐体に形成されている
ために、ゲート電極104 −カソード電極103 間に電圧を
印加した際に等電位面Ｅ_Cはマイクロチップ106 の円錐
面に沿って微細孔120 内に形成されることになる。

【００２３】この電子放出源は、 10⁶V/cmオーダの電界
強度で電子が物質表面のポテンシャル障壁を通り抜けて
真空中に放出される現象を利用したものである。マイク
ロチップ106 の先端とゲート104 との距離をｄ₂ 、マイ
クロチップ先端の曲率半径をｒ、ゲート104 −カソード
103 間の印加電圧をＶ_g、マイクロチップ先端の電界強
度をＦ₂とすると、Ｆ₂は次の近似式で求めることがで
きる。Ｆ₂＝２Ｖ_g／｛ｒ・ｌｎ（２ｄ／ｒ）｝ここで、ｄ₂＝0.5 μｍ、ｒ＝0.1 μｍ、Ｖ_g＝100 Ｖ
とすると、Ｆ₂＝8.7 ×10⁶V/cm となり、電界放出が起
こることになる。

【００２４】ところが、マイクロチップ106 から放出さ
れる電子ｅは等電位面Ｅ_Cと直交して進行するので、孔
120 から放出される電子ｅの進路は大きく振れ、その振
れ角θは±30度にもなってしまう。この結果、螢光面で
は、電子ビームｅが所定の螢光体（例えば赤色螢光体）
に到達せず、不所望な螢光体（例えば、隣接する緑色螢
光体）に到達し、ミスランディングを起こし易くなる。
これでは、目的とする色の発光が得られず、ディスプレ
イの性能が損なわれ、その精細化において問題となる。

【００２５】しかも、上記した電子放出源においては、
各マイクロチップ106 から放出される電子の量（即ち、
電流量）がばらつき、不均質なものとなり易い。このた
め、このようなディスプレイ装置はスクリーン上に生じ
る光輝点が不均質となり、非常に目障りなものとなる。

【００２６】また、上記した電子放出源は、マイクロチ
ップが円錐形を呈し、その頂点から電子を放出するの
で、使用中に真空中の僅かなイオンによってスパッタさ
れて消耗し易く、電子放出能が変化したり、甚だしくは
破壊することがある。

【００２７】更に、上記した電子放出源には、後に図29
〜図32によって説明する製造過程から、次のような問題
が在る。

【００２８】円錐形のマイクロチップを形成するのに、
垂直方向からの蒸着によっているので、マイクロチップ
の形状がばらつき、正しい円錐形から可成り変形した形
状になることがある。

【００２９】また、上記した電子放出源は、金属粒子等
により、マイクロチップ106 とゲート電極ライン104 と
が接続されてカソード電極ライン103 とゲート電極ライ
ン104 とが短絡し、マイクロチップ106 が破壊される場
合があることが分かった。これに加えて、ゲート電極ラ
イン104 と螢光面114 との間の高真空領域130 に存在す
るイオンがマイクロチップ106 をスパッタし、ディスプ
レイとしての寿命を縮めることもある。

【００３０】また、１μｍ程度の高さのマイクロチップ
を蒸着で形成するのに長時間を要し、後述するリフトオ
フによる材料の無駄が大きい。

【００３１】ディスプレイが大型になると蒸着装置が大
型になり、大型化を避けようとすると蒸着が甚だしく長
時間を要することになる。

【００３２】次に、上記の電子放出源の製造工程を、図
29〜図30によって説明する。まず図29に示すように、ガ
ラス等からなる下部基板101 上にニオブ等を材料として
厚さ約2000Å程度の導体膜103 を成膜し、その後、写真
製版法及び反応性イオンエッチング法により、この導体
膜をライン形状にパターニングしてカソード電極103と
する。

【００３３】そして、絶縁層105(例えば、二酸化珪素）
をスパッタリング又は化学蒸着法により上記導体膜上に
成膜し、この絶縁層105 上にゲート電極材料（例えば、
ニオブ）を成膜し、その後、写真製版法及び反応性イオ
ンエッチング法によりこの導体膜をカソード電極ライン
103 と交差するようなゲート電極ライン104 に加工す
る。しかる後、図30に示すように、ゲート電極ライン10
4 及び絶縁層105 を貫通する円形の微細孔120 を写真製
版法及び反応性イオンエッチング法により形成する。

【００３４】その後、図31に示すように、剥離層124(例
えば、アルミニウム）を電子放出源の主面部に対して斜
め方向から真空蒸着により成膜する。

【００３５】そして、図32に示すように、微小孔120 中
のカソード電極103 上にモリブデンを円錐形に蒸着法に
より堆積させ、マイクロチップ106 を形成する。このと
き、剥離層124 上にモリブデン106 が堆積するが、この
堆積の進行に伴って孔120 の上方が堆積モリブデンによ
り徐々に閉じられ、これと同時にマイクロチップ106が
円錐状に堆積する。マイクロチップ106 は高さが１μｍ
程度であり、この形成には長時間を要する。

【００３６】次いで、剥離層124 を溶解することによ
り、剥離層124 上のモリブデン106 を剥離し、除去（リ
フトオフ）し、図24に示した如き構造を作製する。この
リフトオフされるモリブデンは、マイクロチップよりも
大量であり、これが無駄になる。このため、モリブデン
（マイクロチップ材料）の利用率は、数％止まりで、と
きとして１％未満にもなる。

【００３７】図32に示した方法では、マイクロチップの
形状にばらつきを生ずることが避け難い。例えば、図33
（ａ）に示すようにマイクロチップ106 が傾斜したり、
同図（ｂ）に示すようにマイクロチップ周面に溝 106ａ
が生じたり、同図（ｃ）に示すように頂点 106ｂが複数
形成されたり、同図（ｄ）に平面図で示すように周面に
襞 106ｃが生じたりすることがある。これでは、電子放
出特性が悪くなってしまう。

【００３８】更に、図34に示すように、前述のリフトオ
フ時等に生じた金属片125 等がマイクロチップ106 とゲ
ート電極ライン104 との間に付着し、これらを短絡す
る。このため、作動時にカソード103 −ゲート104 間に
電圧を印加し、この電圧を上げていった場合に、マイク
ロチップ106 は非常に高温になり、ついには耐えきれな
いほどの温度となる。

【００３９】この結果、図35に示すように、マイクロチ
ップ106 自体と、その周りの半径数十μｍに亘る領域の
ゲート104 やカソード103 までも矢印126 のように溶断
され、破壊を生じてしまう。これでは、かなりの領域が
動作しなくなり、有効な領域が減少してしまう。

【００４０】蒸着にあっては、小面積の蒸着源（蒸着タ
ーゲット）から蒸着材料を被蒸着材（ワーク）上に堆積
させるので、ディスプレイを大型化（即ちワークを大型
化）すると、蒸着ターゲットとワークとの距離を大きく
とらねばならず、蒸着装置が大型化する。これを図36に
よって説明する。

【００４１】相似形で表面積が異なるワーク131(表面積
Ｓ₁)、ワーク132(表面積Ｓ₂)に対し、蒸着ターゲット13
0 から蒸着を行う場合を考えると、蒸着ターゲット130
から±α₁の角度範囲内で蒸着を行う場合、蒸着ターゲ
ット130 からのワーク131 、132 の距離Ｌ₁、Ｌ₂は、
ワーク表面積Ｓ₁、Ｓ₂と次のような関係になる。Ｓ₁：Ｓ₂＝Ｌ₁：Ｌ₂ Ｌ₂＝（Ｓ₂／Ｓ₁）×Ｌ₁ 即ち、蒸着ターゲットとワークとの距離は、ワーク表面
積に比例して変化することになり、ディスプレイを大型
化しようとすれば蒸着装置が大型化することが理解でき
る。

【００４２】ワークを大きくしかつ蒸着装置の大型化を
避けるためには、図37に示すように、一対のスリット13
3 、133 を用いて蒸着角度α₂を狭く絞り、ワーク132
を移動させながら蒸着を行うことが考えられる。然し、
この方法では装置を大型化せずに済むのであるが、所定
面積に蒸着を行うのに長時間を要することになる。即
ち、蒸着エリアの長さをｒ₁、ワーク132 の長さをｒ₂
とすると、ワーク全面に同時に蒸着する場合に対し、ｒ
₂／ｒ₁倍の時間がかかることになる。その上、蒸着角
度をＸ、Ｙ方向に同じα₂とするならば、ワークの移動
もＸ、Ｙの２方向に行わねばならず、蒸着に益々時間が
かかってしまう。

【００４３】電子放出源は、前記の方法によるほか、図
38（ａ）〜（ｇ）に示す方法によって作製することがで
きる。

【００４４】先ず、珪素の基板140 を熱酸化してその表
面に酸化珪素膜 144Ａを形成し（図38（ａ））、次いで
酸化珪素膜をパターニングしてマスク 144Ｂとする（同
図（ｂ））。次に珪素基板140 をエッチングしてマスク
144Ｂ下の珪素を略円形にし（図38（ｃ））、次いで熱
酸化によって珪素表面に酸化珪素膜141 を形成する（度
同図（ｄ））。次に酸化珪素膜141 上に絶縁層142 とゲ
ート金属膜（後にゲートとなる金属)143Ａとを順次被着
し（図38（ｅ））、次いで酸化珪素膜141 を弗酸でエッ
チング除去すると共に、マスク 144Ｂ及びその上に被着
した絶縁層部分とゲート金属膜部分とをリフトオフし、
マイクロチップ 140ａを形成する（同図（ｆ））。最後
にゲート金属の膜をパターニングしてゲート 143Ｂとす
る（図38（ｇ））。

【００４５】この方法は、マイクロチップの形状、寸法
にばらつきが生じ易い上に、作製に手数がかかる。

【００４６】図39（ａ）〜（ｆ）は、電子放出源の他の
作製方法を示す。

【００４７】先ず、絶縁基板150 上にタンタルの層151
を形成し、その上にＳｉＯ₂のマスク156 を形成し（図
39（ａ））、次いでタンタル層151 をエッチングしてマ
スク156 の下のタンタル部分を略円錐形にする（同図
（ｂ））。次にタンタル層151を陽極酸化してタンタル
層151 上にＴａ₂Ｏ₃の膜153 を形成し（図39
（ｃ））、次いでＴａ₂Ｏ₃の膜153 上にＳｉＯ₂の絶
縁層154 、クロムの膜（後にゲートとなる)155Ａを順次
被着する（同図（ｄ））。次にＴａ₂Ｏ₃の膜153 の露
出部分をエッチング除去してマイクロチップ 151ａを形
成すると共に、マスク156及びその上のＳｉＯ₂層部
分、クロム膜部分をリフトオフする（図39（ｅ））。最
後にクロム膜 155Ａをパターニングしてゲート 155Ｂと
する（図39（ｆ））。

【００４８】この電子放出源も、図36の電子放出源と同
様の欠点を有している。

【００４９】上記のほか、図40（ａ）〜（ｅ）に示す種
々の電子放出源が在るが、これらは、珪素の異方性エッ
チングによってマイクロチップを形成している。図中、
Ｅはマイクロチップ（エミッタコーン）、Ｇはゲート、
Ａはアノードを示す（後述の図41でも同じ）。これらの
タイプの電子放出源も、前記の図38、図39の電子放出源
におけると同様の欠点を有している。

【００５０】以上説明した電子放出源は、スピント型の
ものであるが、これとは別の平面型の電子放出源が在
る。図41（ａ）〜（ｆ）は平面型の電子放出源の要部を
示す概略斜視図である。

【００５１】このタイプの電子放出源は、平面的な微細
加工のみのプロセスによって作製でき、作製が容易であ
るが、平面的構造であるため、次のような欠点を有して
いる。

【００５２】カソードやエミッタの密度を高くするこ
とが困難であり、画素の高密度化に適さない。大面積
での均一加工が難しい。スピント型に較べて電界のか
かり方が複雑であり、電子放出の対称性が崩れる。エ
ミッタ部に高い電界強度をかけるのが困難である。

【００５３】

【発明が解決しようとする課題】本発明の目的は、上記
したような従来技術の欠点を解決し、電子等の放出能力
とその方向性を良好とし、低電圧駆動を可能にして、放
出される電流量の均質化を図り、しかも、高信頼性、長
寿命であり、極薄型ディスプレイ装置にも十分対応可能
であり、製造が容易な粒子放出装置、電界放出型装置及
びこれらの製造方法を提供することにある。

【００５４】

【課題を解決するための手段】本発明は、第一の電極
（例えば、後述のカソード電極13）と第二の電極（例え
ば、後述のゲート電極14）とが絶縁層（例えば、後述の
ＳｉＯ₂層15）を介して互いに対向して設けられ、前記
第二の電極及び前記絶縁層を夫々貫通する微小孔（例え
ば、後述のカソードホール20）が形成され、前記第一の
電極と前記第二の電極との間に電圧を印加することによ
り、所定の粒子（特に電子）が前記第一の電極の粒子放
出面（特に電子放出面）から前記微小孔を通して放出さ
れるように構成されている粒子放出装置（例えば、電界
放出型カソード）において、前記絶縁層の厚さが１μｍ
未満であり、かつ、前記粒子放出面が実質的に平坦にな
っていることを特徴とする粒子放出装置に係る。

【００５５】本発明において、絶縁層の厚さが 0.5μｍ
以下であることが望ましい。

【００５６】また本発明において、絶縁層の厚さが、
0.1μｍ以上であることが望ましい。これが 0.1μｍ未
満であると、第一、第二の電極間にリークが起こり易く
なり、充分な電圧を印加し難くなる。

【００５７】本発明において、第一の電極の表面を粒子
放出面とすることができる。

【００５８】また本発明において、粒子放出面が、第一
の電極を被覆しかつこの第一の電極の構成材料よりも仕
事関数が小さい粒子放出物質からなる薄膜（例えば、後
述の薄膜16）の表面であるように構成することができ
る。

【００５９】上記において、上記薄膜が微小孔下にのみ
設けられているように構成することかできる。

【００６０】また、これとは異なって、上記薄膜が、少
なくとも第一の電極と第二の電極とが重なり合う領域の
略全域に亘って設けられているように構成することもで
きる。

【００６１】本発明は、前述した第一の電極、第二の電
極、複数の微小孔及び絶縁層を有する粒子放出装置にお
いて、前記絶縁層のうち、前記複数の微小孔間の領域が
除去された構造を少なくとも一部に有することを特徴と
する粒子放出装置をも提供するものである。

【００６２】上記において、第一の電極と第二の電極と
が互いに重なり合う領域において絶縁層の実質的に全部
が除去されているように構成することもできる。

【００６３】また、上記において、微小孔が設けられた
第二の電極がハニカム状又は格子状を呈しているように
構成することができる。

【００６４】また、上記において、第一の電極と第二の
電極との間隙が１μｍ未満であることが望ましい。

【００６５】また、上記において、第一の電極と第二の
電極との間隙が 0.5μｍ以下であることが一層望まし
い。

【００６６】更に上記において、第一の電極と第二の電
極との間隙が 0.1μｍ以上であることが前述したと同様
の理由から望ましい。

【００６７】本発明は、前述した粒子放出面又は薄膜を
有し、かつ、絶縁層の少なくとも一部が除去された粒子
放出装置をも提供するものである。

【００６８】本発明は、前述した粒子放出装置を具備す
る電界放出型装置をも提供するものである。

【００６９】本発明に基づく電界放出型装置は、カソー
ド電極ライン、ゲート電極ライン、これら両電極ライン
間の絶縁層及び粒子放出用の微小孔からなる第一のパネ
ルと、複数の発光体及びこれら発光体が夫々被着された
電極からなる第二のパネルとによって電界放出型発光装
置として構成することができる。

【００７０】上記において、発光体が螢光体である電界
放出型ディスプレイ装置として構成することができる。

【００７１】本発明は、基体上に第一の電極を形成する
工程と、前記第一の電極上に絶縁層を形成する工程と、
前記絶縁層上に第二の電極を形成する工程と、前記第二
の電極及び前記絶縁層を夫々貫通する微小孔を形成する
工程とを有する、前記した粒子放出装置又は電界放出型
装置の製造方法をも提供するものである。

【００７２】本発明は更に、基体上に第一の電極を形成
する工程と、前記第一の電極上に絶縁層を形成する工程
と、前記絶縁層上に第二の電極を形成する工程と、前記
第二の電極及び前記絶縁層を夫々貫通する複数の微小孔
を形成する工程と、前記絶縁層のうちの前記複数の微小
孔間の領域の少なくとも一部の絶縁層を除去する工程と
を有する、前記した絶縁層の少なくとも一部を除去した
粒子放出装置又は電界放出型装置の製造方法をも提供す
るものである。

【００７３】上記の方法において、第二の電極の微小孔
を介してオーバーエッチングすることによって絶縁層部
分を除去することができる。

【００７４】

【実施例】以下、本発明の実施例を説明する。

【００７５】図１〜図７は、本発明を電子放出源（電界
放出型カソードを含む電極構体）及び極薄型のディスプ
レイ装置（ＦＥＤ）に適用した第一の実施例を示すもの
である。

【００７６】本実施例によるディスプレイ装置は、図22
に示したものと同様に、図１に示す電子放出源（電界放
出型カソードを含む電極構体25）と、真空部を介して電
子放出源に対向したアノードとなる螢光面パネル３との
組み合わせによって構成され、既述したようにしてディ
スプレイ動作を行うものである。

【００７７】電子放出源25においては、その要部を縦断
面で表す図１及び図23と同様の斜視図である図３に示す
ように、例えばガラス材からなる下部基板11の表面上に
帯状の複数本のカソード電極ライン13が形成されてい
る。

【００７８】これらのカソード電極ライン13上に絶縁層
15と各カソード電極ライン13に対し領域22で交差した帯
状の複数本のゲート電極ライン14とが形成され、これら
のゲート電極ラインは各カソード電極ライン13と共にマ
トリクス構造を構成している。

【００７９】更に、各カソード電極ライン13の接続端部
（図示省略）及び各ゲート電極ライン14の接続端部（図
示省略）が制御手段（図17の107 と同様のもの）に夫々
接続され、電気的に導通している。

【００８０】ここで、絶縁層15にはゲート電極ライン14
からカソード電極ライン13に達する孔径ｗ₁の多数の円
形の微小孔20がカソードホールとして形成されている。

【００８１】カソード電極13は、高融点のモリブデン又
はタングステンからなる。ゲート電極14は、クロム、タ
ンタル、モリブデン、タングステン、ＷＳ_ix、アルミニ
ウム等で形成でき、その厚さは 0.1〜0.5 μｍとしてい
る。絶縁層15は、ＳｉＯ₂、Ｓｉ₃Ｎ₄等を真空蒸着、
スパッタ、ＣＶＤ等により、厚さｔ₁が１μｍ未満（好
ましくは 0.1〜0.5 μｍ、この例では 0.3μｍ）として
形成されたものである。微小孔20は、径ｗ₁が 0.1μｍ
〜数μｍで、ピッチｐを数μｍ〜数十μｍとして、ゲー
ト電極14が格子状又はハニカム状になるように配列され
ている。

【００８２】なお、螢光面パネル３側の基板２は、その
一主面である下面部において上記真空部を介して上記電
子放出源の主面部と対向して設けられている。この上部
基板の下面部には、螢光面が塗布され、各ゲート電極ラ
イン14と夫々平行な帯状の螢光面Ｒ、Ｇ、Ｂが夫々透明
電極１Ｒ、１Ｇ、１Ｂに被着形成されている。

【００８３】上記電子放出源においては、上記制御手段
により所定のカソード電極ライン13及びゲート電極ライ
ン14を選択し、これらの間に所定の電圧を印加すること
によって、対応する画素領域内の各微小孔20内のカソー
ド電極13に所定の電界がかかると、各微小孔20内のカソ
ード電極13からトンネル効果によって電子が放出され
る。

【００８４】このとき、上記電子放出源が内蔵されたデ
ィスプレイ装置において、所定の画素領域を励起するこ
とによって各微小孔20内のカソード電極13から放出され
た電子が上記制御手段によりカソード電極ライン13とア
ノードである螢光面パネル３の透明電極１Ｒ、１Ｇ又は
１Ｂとの間に印加された電圧によって更に加速され、ゲ
ート電極ライン14と螢光面パネル３との間に形成された
真空部30を通って螢光面に到達する。そして、この電子
線により螢光面Ｒ、Ｇ又はＢから可視光が放出される。

【００８５】ここで、図２に示すように、カソード電極
13上の微細孔20内に露出した部分の上面13Ａがフラット
であるために、ゲート電極14−カソード電極13間に電圧
を印加した際に等電位面Ｅ_mは上面13Ａに沿って略フラ
ットに微細孔20内に形成されることになる。

【００８６】従って、上面（電子放出面）13Ａから放出
される電子ｅは等電位面Ｅ_mと直交して進行するので、
微小孔20から放出される電子ｅは進路があまり振れるこ
となく、真空部（高真空領域）30を通して所定の螢光体
（例えば赤色螢光体Ｒ）に到達し、ミスランディングを
起こすことはない。この結果、常に目的とする色の発光
が得られ、ディスプレイの性能が向上し、高精細化が可
能になる。更に、電子ｅは、マイクロチップの頂点から
ではなく、カソード電極13の微小孔20に臨む部分の上面
13Ａから放出されるので、放出電子の量が大きくなり、
高い効率を以て発光がなされる。その上、マイクロチッ
プの頂点のような１点にイオンが集中することがなく、
高真空領域に存在するイオンによるスパッタも激減し、
装置の耐久性が改善される。

【００８７】更に、電子を放出する部分をカソード電極
13の微小孔20に臨む部分の上面13Ａとしているので、こ
の上面13Ａとゲート電極14との間が十分離れており、こ
れらの間に金属片が付着して短絡が生じることがない。
しかも、後述の製造方法から明らかなように、予め基板
11上に成膜しておけるから、リフトオフの必要がなく、
リフトオフ時に生じる金属片の問題もなくなる。この結
果、印加電圧を上昇させた場合に電極が溶断されること
はなく、信頼性の良い動作を行わせることができる。

【００８８】図４は、電子放出源と螢光面パネルとによ
って組み立てられてなるＦＥＤの要部概略斜視図であ
る。電子放出源25と螢光面パネル３とは、多数のピラー
（柱状のスペーサ）４を介して対向し、周縁部がフリッ
トシール７によって封止される。そして、電子放出源25
と螢光面パネル３との間の空間（図１の30）は、排気管
８から排気されて10^-6〜10^-9Torr（10^-4〜10^-7Pa）の真
空度になる。カソード電極ライン13とゲート電極14と
は、夫々ＦＰＣ（フレキシブルプリントサーキット）
５、６によって外部に電気的に導出される。

【００８９】画素ピッチを 0.4mmとし、カソード電極、
ゲート電極の幅をいずれも 0.2mmとした（即ち、両電極
の交差部（図３の22）領域を 0.2mm×0.2mm とした）場
合、交差部から放出された電子が収束電極等の作用に頼
ることなく螢光体面に引きつけられるとすると、電子が
移動する経過は約±30度の角度範囲に広がる。放出電子
が、 0.4mmピッチで配された螢光体画素上に到達し、隣
の画素の螢光体には到達しない（即ち、クロストークを
起こさない）ようにするには、前記間隙は 0.3mm以下で
あることを要する。そこで、高さ 0.3mm以下のピラー
を、螢光体が存在しない箇所に形成配置する必要があ
る。

【００９０】次に、この例による電子放出源の作製手順
について説明する。

【００９１】先ず、図５に示すように、ガラス基板11上
に、カソード電極13、絶縁層15、ゲート電極14を順次被
着した積層体を製造する。このとき、両電極を電極ライ
ンにパターニングしておく。絶縁層15は、両電極の交差
部にのみ設ける。次いで、ゲート電極14上に微小孔形成
のためのレジストマスク19を形成する。

【００９２】次に、図６に示すように、反応性イオンエ
ッチング等の異方性エッチングにより、レジストマスク
19が存在しない箇所のゲート電極14の部分及び絶縁層15
の部分をエッチング除去し、微小孔20を形成する。

【００９３】次に、レジストマスク19を除去し、図１に
示した電子放出源25とする。この方法では、約１μｍの
高さのマイクロチップを形成する工程やリフトオフの工
程が不要であり、製造が簡単で材料の甚だしい無駄も起
こらない。

【００９４】従来の電子放出源にあっては、後のマイク
ロチップ蒸着のために、絶縁層の微小孔をオーバーエッ
チしてゲート電極の微小孔よりも大きくする必要があっ
たが、本発明に基づく電子放出源では、図７（ａ）に示
すように、垂直に同径にエッチングして良く、仮想線で
示すように絶縁層部分を傾斜してエッチングしても良
い。また、図７（ｂ）に示すように、オーバーエッチン
グしても良い。

【００９５】図８は、本発明の第二の実施例を示す図１
と同様の断面図である。

【００９６】この例では、カソード電極13上に、カソー
ド電極の構成材料よりも仕事関数が小さい電子放出物質
からなる薄膜16を、少なくとも電極交差部22の略全域に
設けている。そして、薄膜16の微小孔20に臨む部分の上
面16Ａが電子放出面となり、電子放出源35が構成され
る。

【００９７】薄膜16を構成する電子放出物質の仕事関数
がカソード電極13の構成材料よりも小さくすることによ
り、電子の放出のためのカソード電極とゲート電極との
間に印加する電圧を低減（例えば数十Ｖに低減）するこ
とができ、低電圧駆動で必要な放出量を安定して得るこ
とができる。

【００９８】また、電子を放出する部分を上記の薄膜と
し、この薄膜を少なくともカソード電極及びゲート電極
の重なり合う領域の略全域に亘って設けることにより、
この薄膜は、既述したようなマイクロホール120 の形成
後の蒸着によらずに、予め成膜した後に絶縁層の形成→
ゲート電極及び微小孔の形成といった簡単な工程を経る
ことができる。薄膜16は、図５、図６に仮想線で示して
ある。

【００９９】上記した粒子放出物質からなる薄膜が、絶
縁層の２分の１以下の厚みに設けられているのがよく、
例えば、絶縁層が１μｍに近い厚みであれば、薄膜は50
00Å以下の厚みを有している。この薄膜の厚みは、上記
したこの例による作用効果を有効に発揮できるように設
定するのがよく、また、成膜時の蒸着量等によって制御
可能である。この例では、絶縁層の厚さｔ₁ 0.3μｍに
対し、薄膜16の厚さを2000Åとしている。

【０１００】上記した粒子放出物質の仕事関数は、カソ
ード電極の構成材料の仕事関数よりも小さいことが望ま
しく、 3.0ｅＶ以下であることが特に望ましく、 2.0ｅ
Ｖ以下が更によい。これは、両電極（カソード電極及び
ゲート電極）間の印加電圧を低くし、特に数十Ｖでも必
要な電流量を得、例えばディスプレイ用として十分に動
作可能となるからである。なお、カソード電極の構成材
料としては、ニオブ（仕事関数4.02〜4.87ｅＶ）、モリ
ブデン（仕事関数4.53〜4.95ｅＶ）、クロム（仕事関数
4.5ｅＶ）等が挙げられる。

【０１０１】こうした粒子放出物質としては、ダイヤモ
ンド（特にアモルファスダイヤモンド：仕事関数 1.0ｅ
Ｖ以下）がよい。薄膜がアモルファスダイヤモンド薄膜
である場合には、５×10⁷Ｖ／ｍ以下の電界の強さでデ
ィスプレイとして必要な電流量を得ることができるの
で、一層の低電圧駆動が可能となる。

【０１０２】また、こうしたアモルファスダイヤモンド
薄膜は電気的に抵抗体であるから、各微小孔内の薄膜か
ら放出される電流量の均質化を図ることができる。そし
て、アモルファスダイヤモンド薄膜は化学的に不活性で
あり、イオンによりスパッタリングされにくいので、安
定なエミッションを長い時間維持できる。

【０１０３】ダイヤモンド以外に使用可能な粒子放出物
質としては、ＬａＢ₆（仕事関数2.66〜2.76ｅＶ）、Ｂ
ａＯ（仕事関数 1.6〜2.7 ｅＶ）、ＳｒＯ（仕事関数1.
25〜1.6 ｅＶ）、Ｙ₂Ｏ₃（仕事関数 2.0ｅＶ）、Ｃａ
Ｏ（仕事関数 1.6〜1.86ｅＶ）、ＢａＳ（仕事関数2.05
ｅＶ）、ＴｉＮ（仕事関数2.92ｅＶ）、ＺｒＮ（仕事関
数2.92ｅＶ）等が挙げられる。

【０１０４】こうした粒子放出物質は、既述したマイク
ロチップ106 の構成材料であるモリブデン（仕事関数
4.6ｅＶ）等に比べて仕事関数がかなり小さいことが特
徴的である。なお、この仕事関数は 3.0ｅＶ以下とする
のが望ましいが、これは両電極間の印加電圧との相関性
で決めることができ、仕事関数が小さめである場合は印
加電圧を低くでき（例えば、仕事関数を 2.0ｅＶ以下と
すれば印加電圧は 100Ｖ以下にでき）、或いは仕事関数
が大きめである場合は印加電圧を高くすればよい。

【０１０５】この場合、カソード電極ライン13が冷陰極
薄膜16の微小冷陰極に被覆され、ゲート電極ライン14及
び絶縁層15を貫通する円形の微小孔20が形成されている
が、薄膜16が特にアモルファスダイヤモンドである場
合、冷陰極自体が抵抗体であるため、各微小孔20内の薄
膜16から放出される電流量が均質化される。この結果、
ディスプレイ装置のスクリーン上に生じる光輝点が均質
となり、見栄えが非常に良好なものとなる。

【０１０６】更に、アモルファスダイヤモンド薄膜は化
学的に不活性であり、真空部30に生じるイオンによって
もスパッタリングされ難いので、安定なエミッションを
長い時間維持できる。こうしたスパッタリングについて
は、薄膜16自体が薄くて微小孔20の底面に存在している
ために、薄膜16はスパッタリングされ難い構造となって
いる。

【０１０７】その他は、前記第一の実施例におけると同
様である。

【０１０８】図９は、第三の実施例を示す図８と同様の
断面図である。

【０１０９】この例では、カソード電極13の微小孔20に
臨む領域にのみ例えばアモルファスダイヤモンドの薄膜
36を真空蒸着によって形成し、その上面36Ａを電子放出
面として電子放出源45を構成している。薄膜36は、微小
孔20を形成した後に設ける。この例にあっては、アルミ
ニウムの膜37（仮想線で示す）をゲート電極14上に形成
し、薄膜蒸着時にアルミニウム膜37上に堆積した薄膜材
料の堆積層38（仮想線で示す）をアルミニウム膜37を除
去すると共にリフトオフする。

【０１１０】この例にあっては、低電圧駆動が可能であ
るという前記第二の実施例による効果に加えて、上記の
リフトオフ時に堆積層38の一部が微小孔20内に侵入した
としても、これは導電性ではないので何の障害にもなら
ない。その他は、前記第二の実施例におけると同様であ
る。

【０１１１】図10は、第四の実施例を示す図９と同様の
断面図である。

【０１１２】この例では、図９の薄膜36に替えて、絶縁
層15の高さよりも低い、例えばアモルファスダイヤモン
ドの円錐台形体46を形成し、その上面46Ａを電子放出面
とし、電子放出源55を構成している。図10中、仮想線で
示す47はリフトオフ用のアルミニウム膜、仮想線で示す
48はアルミニウム膜47上に堆積した堆積物の層である。

【０１１３】この例にあっては、アモルファスダイヤモ
ンドの円錐台形体46の高さを高精度に制御する必要がな
く、製造が容易である。その他は、前記第三の実施例に
おけると同様である。

【０１１４】図11は第五の実施例を示す図１と同様の断
面図、図13は図３と同様の斜視図である。

【０１１５】この例にあっては、電子放出源65の電極交
差部22の絶縁層15を、交差部の周縁部を残してこの周縁
部に囲まれる領域の絶縁層部分が総って除去され、電子
放出源65が構成されている。残された絶縁層の厚さ（即
ち、カソード電極13とゲート電極14との間の間隙）ｔ₂
は、１μｍ程度でも良いのであるが、小さい方が望まし
く、この例にあっては、前記の各実施例におけると同様
に 0.3μｍとしている。

【０１１６】図12は電子放出の状況を示す図２と同様の
拡大断面図である。

【０１１７】この例にあっては、カソード電極13上に形
成される等電位面Ｅ_mは、カソード電極13の微小孔20下
の領域の中央部でカソード電極表面と平行になり、同周
縁部及びこれに隣接するゲート電極14下の領域で上昇す
るように形成される。このため、放出電子ｅは、等電位
面Ｅ_mと直交する方向に移動するため、等電位面の上昇
部分が恰もレンズのように作用して、ゲート電極14の微
小孔20に近い部分の下のカソード電極部分から放出する
電子も、微小孔20を通って螢光面パネルへ移動するよう
になる。

【０１１８】このため、螢光面パネルへ向かう有効な電
子を放出する電子放出面13Ｂは、ゲート電極下の部分の
一部に迄及ぶようになって、前記第一の実施例における
電子放出面13Ａ（図２参照）よりも広くなり、有効な放
出電子の量が多くなる。

【０１１９】図12において、ゲート電極とカソード電極
との最短距離をｄ、両電極間の印加電圧をＶ_gとする
と、電界強度Ｆ₁は、近似的にＦ₁＝Ｖ_g／ｄ₁ で求められる。ここで、ｄ₁(即ち、ｔ₂)＝0.3 μｍ、Ｖ
_g＝100 Ｖとすると、Ｆ₁＝3.4 ×10^-6Ｖ／cm となり、電界放出が起こることになる。この電界強度Ｆ
₁は、先に図26で説明した従来のマイクロチップでの電
界強度Ｆ₂の半分以下（即ち、電界放出に要する電界強
度が半分以下）である。

【０１２０】上記のように絶縁層15が交差部の周縁部の
みに存在しているので、多数の微小孔20が形成されたゲ
ート電極14は、製造中や使用中に応力を受けて捩れ易
く、間隙ｔ₂が変化し易い。従って、ゲート電極14は、
図15（ａ）、（ｂ）のように格子状としても良いが、寧
ろ図14（ａ）、（ｂ）に示すように、ハニカム状とする
のが望ましい。また、ハニカム状にすることにより、微
小孔20の密度が高くなり、放出電子の量が多くなって好
都合である。

【０１２１】上記の例では、ゲート電極とカソード電極
との間隙ｔ₂を 0.3μｍとしているが、この間隙を 1.0
μｍ程度にすることも可能である。図16の電子放出源66
は、上記間隙（符号ｔ₃で示す）を 1.0μｍとした例を
示す電子放出源65と同様の断面図である。

【０１２２】図11、図16の電子放出源は、図17〜図19に
示す手順で作製される。

【０１２３】先ず、図17に示すように、ガラス基板11上
に、カソード電極13、絶縁層15、ゲート電極14を順次被
着した積層体を製造する。このとき、両電極を電極ライ
ンにパターニングしておく。絶縁層15は両電極の交差部
にのみ設ける。次いで、ゲート電極14上に微小孔形成の
ためのレジストマスク99を形成する。

【０１２４】次に、図18に示すように、反応性イオンエ
ッチング等の異方性エッチングにより、レジストマスク
99が存在しない箇所のゲート電極14の部分及び絶縁層15
の部分をエッチング除去し、微小孔20を形成する。

【０１２５】次に、図19に示すように、例えば弗酸を用
いての微小孔20からの等方性エッチングにより、交差部
の周縁部以外の領域の絶縁層を完全に除去する。

【０１２６】次に、レジストマスク99を除去し、図11、
図16に示した電子放出源65、66とする。

【０１２７】その他は、前記第一の実施例におけると同
様である。

【０１２８】図20は第六の実施例を示す図11と同様の断
面図である。

【０１２９】この例は、前記第二の実施例におけるカソ
ード電極上にこの構成材料よりも仕事関数の小さい材料
からなる薄膜を設けた構造を、前記第五の実施例に付加
した例である。

【０１３０】即ち、ニオブ、モリブデン、クロム等から
なるカソード電極13上の少なくとも電極交差部の全域に
亘ってアモルファスダイヤモンド等の薄膜16を被着し、
電極交差部の周縁部以外の領域で絶縁層を総て除去し、
電子放出源75としている。その他は、前記第二の実施例
及び前記第五の実施例におけると同様である。

【０１３１】電子放出源75を上記のように構成すること
により、低電圧駆動が可能になるという前記第二の実施
例による効果と、電子放出面16Ｂが広くなって電子放出
量が増加するという前記第五の実施例による効果との双
方の効果が併せて奏せられる。

【０１３２】図21は第七の実施例を示す図11と同様の断
面図である。

【０１３３】この例は、前記第三の実施例におけるカソ
ード電極の微小孔下の部分に、カソード電極構成材料よ
りも仕事関数の小さい材料からなる薄膜を設けた構造
を、前記第五の実施例に付加した例である。

【０１３４】即ち、ニオブ、モリブデン、クロム等から
なるカソード電極13上の微小孔20下の部分に、アモルフ
ァスダイヤモンド等の薄膜36を被着し、電極交差部の周
縁部以外の領域で絶縁層を総て除去し、電子放出源85と
している。その他は、前記第三の実施例及び前記第五の
実施例におけると同様である。

【０１３５】電子放出源85を上記のように構成すること
により、低電圧駆動が可能になるという前記第三の実施
例による効果と、薄膜36の上面36Ａと薄膜36の周囲のカ
ソード電極上面13Ｃとによって電子放出面が形成され、
電子放出面が広くなって電子放出量が増加するという効
果との双方の効果が併せて奏せられる。

【０１３６】図22は第八の実施例を示す図11と同様の断
面図である。

【０１３７】この例は、前記第四の実施例におけるカソ
ード電極13の微小孔20下の部分上に例えばアモルファス
ダイヤモンドの円錐台形体46を設けた構造を、前記第五
の実施例に付加した例である。

【０１３８】即ち、ニオブ、モリブデン、クロム等から
なるカソード電極13上の微小孔20下の部分に、アモルフ
ァスダイヤモンド等の円錐台形体46を設け、電極交差部
の周縁部以外の領域で絶縁層を総て除去し、電子放出源
95としている。その他は、前記第四の実施例及び前記第
五の実施例におけると同様である。

【０１３９】電子放出源95を上記のように構成すること
により、低電圧駆動が可能でかつ円錐台形体46の高さを
高精度に制御する必要がないという前記第四の実施例に
よる効果と、円錐台形体46の上面46Ａと円錐台形体46の
周囲のカソード電極上面13Ｃとによって電子放出面が形
成され、電子放出面が広くなって電子放出量が増大する
という効果との双方の効果が併せて奏せられる。

【０１４０】図23は第九の実施例を示す図11と同様の断
面図である。

【０１４１】この例では、前記第五の実施例において図
19に示した等方性エッチングを途中で中止し、カソード
電極13下に多数の絶縁層15を残し、電子放出源96として
いる。

【０１４２】電子放出源96を上記のように構成すること
により、カソード電極13は多数箇所で絶縁層15に支持さ
れるので、歪みが起こり易く、カソード電極を格子状と
しても応力に充分耐えられるようになる。その他は、前
記第五の実施例におけると同様である。なお、この例に
あって、前記第六、第七、第八の実施例におけると同様
に、カソード電極の交差部全面上にアモルファスダイヤ
モンド等の薄膜13、微小孔20下に薄膜36、円錐台形体46
（いずれも仮想線で示す）を設けて良いことは言う迄も
ない。

【０１４３】以上、本発明の実施例を説明したが、上述
の実施例は本発明の技術的思想に基いて更に変形が可能
である。

【０１４４】例えば、上述した薄膜16の形成領域は、カ
ソード電極ラインとゲート電極ラインとの交差領域のみ
であってよいし、カソード電極ラインと略同一パターン
に設けてもよい。これ以外の領域にも薄膜16が存在して
いてもよく、場合によっては基板11の全面にあってもよ
い。

【０１４５】薄膜16、カソード電極13等の材質や厚み、
その成膜方法等は種々変化させてよい。成膜方法には、
上述したＣＶＤ等だけでなく、レーザアブレーション法
（レーザ光照射によるエッチング現象を利用した堆積
法：ダイヤモンド薄膜の場合はターゲットはグラファイ
トが使用可能）、スパッタ法（例えばＡｒガスを用いた
スパッタリング：ダイヤモンド薄膜の場合はターゲット
はグラファイトが使用可能）等がある。

【０１４６】また、上述した電子放出源は、ＦＥＤに好
適であるが、対向する螢光面パネルの構造や各部のパタ
ーン及び材質等は上述したものに限られず、また、その
作製方法も種々採用できる。

【０１４７】なお、上述した電子放出源の用途は、ＦＥ
Ｄ又はそれ以外のディスプレイ装置に限定されることは
なく、真空管（即ち、カソードから放出される電子流を
ゲート電極（グリッド）によって制御し、増幅又は整流
する電子管）に使用したり、或いは、カソードから放出
される電子を信号電流として取り出すための回路素子
（これには、上述したＦＥＤの螢光面パネルに光電変換
素子を取付け、螢光面パネルの発光パターンを光電変換
素子で電気信号に変換する光通信用の素子も含まれ
る。）等にも応用可能である。

【０１４８】更に、放出される粒子は、通常は前記各実
施例におけるように電子であるが、必ずしも電子に限ら
れるものではなく、他の素粒子を対象としても良い。

【０１４９】

【発明の作用効果】本発明は、第一の電極と第二の電極
との間に位置する絶縁層の厚さが１μｍ未満であり、か
つ、第一の電極上に形成される粒子放出面を実質的に平
坦とすることにより、次の作用効果が奏せられる。

【０１５０】粒子放出面が実質的に平坦となっているの
で、粒子放出面から放出される粒子は、平坦な粒子放出
面と略平行に形成される等電位面に対して垂直方向に移
動するので、第二の電極に引き付けられずに第二の電極
の微小孔を通って放出されるようになる。また、粒子
は、点からではなく面から放出されるので、放出粒子の
量が多くなり、粒子放出が効率的になされて信頼性が高
くなる上に、粒子放出面の寿命が延び、かつ、装置製造
が容易である。

【０１５１】絶縁層の厚さが１μｍ未満と小さいため、
第一、第二の電極間の距離が小さく、第二の電極に引き
付けられずに微小孔を通って放出される放出粒子の量が
多くなり、これにより、前記の効果が増大する。また、
装置を薄型にできる。

【０１５２】本発明は、絶縁層のうち、複数の微小孔間
の領域が除去された構造を少なくとも一部に有するよう
に構成することにより、更に次の作用効果が奏せられ
る。

【０１５３】絶縁層が除去された領域では、第二の電極
の微小孔に近い部分の下で、等電位面が彎曲し、この彎
曲した等電位面が恰もレンズのように作用して放出粒子
の進路を曲げるようになる。そのため、微小孔を通って
放出される粒子には、第二の電極の微小孔に近い部分の
下に位置する第一の電極部分から放出される粒子が含ま
れるようになる。その結果、放出粒子の量が一層多くな
り、粒子放出が更に効率的になされる。

【図面の簡単な説明】

【図１】第一の実施例によるディスプレイ装置の要部拡
大部分断面図である。

【図２】同電子放出源の電子放出性能を説明するための
拡大概略断面図である。

【図３】同ディスプレイ装置の要部概略分解斜視図であ
る。

【図４】同ディスプレイ装置の概略斜視図である。

【図５】同電子放出源製造の第一ステップを示す拡大部
分断面図である。

【図６】同電子放出源製造の第二ステップを示す拡大部
分断面図である。

【図７】第一の実施例の変形例を示す電子放出源の拡大
部分断面図である。

【図８】第二の実施例によるディスプレイ装置の要部拡
大部分断面図である。

【図９】第三の実施例によるディスプレイ装置の要部拡
大部分断面図である。

【図10】第四の実施例によるディスプレイ装置の要部拡
大部分断面図である。

【図11】第五の実施例によるディスプレイ装置の要部拡
大部分断面図である。

【図12】同電子放出源の電子放出性能を説明するための
拡大概略断面図である。

【図13】同ディスプレイ装置の要部概略分解斜視図であ
る。

【図14】同微小孔をハニカム状に配した電子放出源の部
分拡大平面図である。

【図15】同微小孔を格子状に配した電子放出源の部分拡
大平面図である。

【図16】第五の実施例の変形例によるディスプレイ装置
の要部拡大部分断面図である。

【図17】第五の実施例による電子放出源製造の第一ステ
ップを示す拡大部分断面図である。

【図18】同電子放出源製造の第二ステップを示す拡大部
分断面図である。

【図19】同電子放出源製造の第三ステップを示す拡大部
分断面図である。

【図20】第六の実施例によるディスプレイ装置の要部拡
大部分断面図である。

【図21】第七の実施例によるディスプレイ装置の要部拡
大部分断面図である。

【図22】第八の実施例によるディスプレイ装置の要部拡
大部分断面図である。

【図23】第九の実施例によるディスプレイ装置の要部拡
大部分断面図である。

【図24】従来の電子放出源を適用したディスプレイ装置
の要部拡大部分断面図である。

【図25】同ディスプレイ装置の要部概略分解斜視図であ
る。

【図26】同ディスプレイ装置におけるＲ、Ｇ、Ｂ三端子
の切り換えによる色選別を説明するための一部分の概略
断面図である。

【図27】同色選別時のタイミングチャートである。

【図28】同電子放出源の電子放出性能を説明するための
概略断面斜視図である。

【図29】同電子放出源製造の第一ステップを示す拡大部
分断面図である。

【図30】同電子放出源製造の第二ステップを示す拡大部
分断面図である。

【図31】同電子放出源製造の第三ステップを示す拡大部
分断面図である。

【図32】同電子放出源製造の第四ステップを示す拡大部
分断面図である。

【図33】同マイクロチップ（エミッタコーン）を示し、
同図（ａ）、（ｂ）、（ｃ）は拡大正面図、同図（ｄ）
は拡大平面図である。

【図34】同電子放出源の製造工程の他のステップを示す
概略断面図である。

【図35】同電子放出源の製造工程において溶断が生じる
状況を示す概略断面図である。

【図36】同真空蒸着における被蒸着物のサイズと蒸発源
との関係を説明するための説明図である。

【図37】同被蒸着物を移動させながら蒸着を行う際の蒸
着源と蒸着領域との関係を説明するための説明図であ
る。

【図38】他の従来の電子放出源の製造工程を示す概略断
面図である。

【図39】更に他の従来の電子放出源の製造工程を示す概
略断面図である。

【図40】更に他の従来の電子放出源の数例を示す概略断
面図である。

【図41】更に他の従来の電子放出源の数例を示す概略断
面図である。

【符号の説明】

１Ｒ、１Ｇ、１Ｂ・・・透明電極２、11・・・ガラス基板３・・・螢光体パネル 13・・・カソード電極 13Ａ、13Ｂ、13Ｃ、16Ａ、16Ｂ、36Ａ、46Ａ・・・電子
放出面 14・・・ゲート電極 15・・・絶縁層 16、36・・・薄膜 19、99・・・レジストマスク 20・・・微小孔 22・・・電極交差部 25、35、45、55、65、66、75、85、95、96・・・電子放
出源 46・・・円錐台形体ｔ₁、ｔ₂・・・絶縁層の厚さｅ・・・放出電子Ｅ_m・・・等電位面Ｒ、Ｇ、Ｂ・・・螢光体

Claims

【特許請求の範囲】

【請求項１】第一の電極と第二の電極とが絶縁層を介
して互いに対向して設けられ、前記第二の電極及び前記
絶縁層を夫々貫通する微小孔が形成され、前記第一の電
極と前記第二の電極との間に電圧を印加することによ
り、所定の粒子が前記第一の電極の粒子放出面から前記
微小孔を通して放出されるように構成されている粒子放
出装置において、前記絶縁層の厚さが１μｍ未満であ
り、かつ、前記粒子放出面が実質的に平坦になっている
ことを特徴とする粒子放出装置。
【請求項２】絶縁層の厚さが 0.5μｍ以下である、請
求項１に記載された粒子放出装置。
【請求項３】絶縁層の厚さが 0.1μｍ以上である、請
求項１又は２に記載された粒子放出装置。
【請求項４】粒子放出面が第一の電極の表面である、
請求項１、２又は３に記載された粒子放出装置。
【請求項５】粒子放出面が、第一の電極を被覆しかつ
この第一の電極の構成材料よりも仕事関数が小さい粒子
放出物質からなる薄膜の表面である、請求項１、２又は
３に記載された粒子放出装置。
【請求項６】薄膜が微小孔下にのみ設けられている、
請求項５に記載された粒子放出装置。
【請求項７】薄膜が、少なくとも第一の電極と第二の
電極とが重なり合う領域の略全域に亘って設けられてい
る、請求項５に記載された粒子放出装置。
【請求項８】請求項１に記載された第一の電極、第二
の電極、複数の微小孔及び絶縁層を有する粒子放出装置
において、前記絶縁層のうち、前記複数の微小孔間の領
域が除去された構造を少なくとも一部に有することを特
徴とする粒子放出装置。
【請求項９】第一の電極と第二の電極とが互いに重な
り合う領域において絶縁層の実質的に全部が除去されて
いる、請求項８に記載された粒子放出装置。
【請求項10】微小孔が設けられた第二の電極がハニカ
ム状又は格子状を呈している、請求項８又は９に記載さ
れた粒子放出装置。
【請求項11】第一の電極と第二の電極との間隙が１μ
ｍ未満である、請求項８、９又は10に記載された粒子放
出装置。
【請求項12】第一の電極と第二の電極との間隙が 0.5
μｍ以下である、請求項11に記載された粒子放出装置。
【請求項13】第一の電極と第二の電極との間隙が 0.1
μｍ以上である、請求項11又は12に記載された粒子放出
装置。
【請求項14】請求項１〜７のいずれか１項に記載され
た粒子放出面又は薄膜を有する、請求項８〜13のいずれ
か１項に記載された粒子放出装置。
【請求項15】請求項１〜14のいずれか１項に記載され
た粒子放出装置を具備する電界放出型装置。
【請求項16】カソード電極ライン、ゲート電極ライ
ン、これら両電極ライン間の絶縁層及び粒子放出用の微
小孔からなる第一のパネルと、複数の発光体及びこれら
発光体が夫々被着された電極からなる第二のパネルとに
よって電界放出型発光装置として構成されている、請求
項15に記載された電界放出型装置。
【請求項17】発光体が螢光体である電界放出型ディス
プレイ装置として構成されている、請求項16に記載され
た電界放出型装置。
【請求項18】基体上に第一の電極を形成する工程と、
前記第一の電極上に絶縁層を形成する工程と、前記絶縁
層上に第二の電極を形成する工程と、前記第二の電極及
び前記絶縁層を夫々貫通する微小孔を形成する工程とを
有する、請求項１〜７のいずれか１項に記載された粒子
放出装置、又はこの粒子放出装置を具備する、請求項1
5、16若しくは17に記載された電界放出型装置の製造方
法。
【請求項19】基体上に第一の電極を形成する工程と、
前記第一の電極上に絶縁層を形成する工程と、前記絶縁
層上に第二の電極を形成する工程と、前記第二の電極及
び前記絶縁層を夫々貫通する複数の微小孔を形成する工
程と、前記絶縁層のうちの前記複数の微小孔間の領域の
少なくとも一部の絶縁層を除去する工程とを有する、請
求項８〜14のいずれか１項に記載さた粒子放出装置、又
はこの粒子放出装置を具備する、請求項15、16若しくは
17に記載された電界放出型装置の製造方法。
【請求項20】第二の電極の微小孔を介してオーバーエ
ッチングすることによって絶縁層部分を除去する、請求
項19に記載された、粒子放出装置又は電界放出型装置の
製造方法。