JPH03143261A - Ｄｃ／ｄｃコンバータ - Google Patents
Ｄｃ／ｄｃコンバータInfo
- Publication number
- JPH03143261A JPH03143261A JP28101189A JP28101189A JPH03143261A JP H03143261 A JPH03143261 A JP H03143261A JP 28101189 A JP28101189 A JP 28101189A JP 28101189 A JP28101189 A JP 28101189A JP H03143261 A JPH03143261 A JP H03143261A
- Authority
- JP
- Japan
- Prior art keywords
- converters
- parallel
- input
- component
- reactors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 230000010363 phase shift Effects 0.000 claims 1
- 230000001960 triggered effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 102220510630 APC membrane recruitment protein 1_Q14I_mutation Human genes 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＤＣ／ＤＣコンバータに関し、特にＤＣ／ＤＣ
変換回路を並列に接続して運転するＤＣ／ＤＣコンバー
タに関する。
変換回路を並列に接続して運転するＤＣ／ＤＣコンバー
タに関する。
第３図は従来のＤＣ／ＤＣコンバータの一例を示すブロ
ック図である。
ック図である。
従来のＤＣ／ＤＣコンバータは、第３図に示すように、
複数のＤＣ／ＤＣ変換回路Ｑ、、、 Ｑ、２Ｑ １３．
Ｑ Ｉ ４１ Ｑ ＋ ｓを並列に接続して運転する
回路構成を有している。
複数のＤＣ／ＤＣ変換回路Ｑ、、、 Ｑ、２Ｑ １３．
Ｑ Ｉ ４１ Ｑ ＋ ｓを並列に接続して運転する
回路構成を有している。
第３図を参照すると、入力端子５１から直流電圧が入力
され、信号発生回路Ｚ２の出力端子６２にはトリガパル
スとして電圧信号Ｅｌｆが発生するので、電圧信号Ｅ、
に同期して、ＤＣ／ＤＣ変換回路Ｑ、、、Ｑ、、、Ｑ、
３．Ｑ、４．Ｑ、５が同時にスイッチングし、それぞれ
の入力端子５２と５３との間、５４と５５との間、５６
と５７との間、５８と５９との間、６０と６１との間に
それぞれ加わる直流電圧を、ＤＣ／ＤＣ変換回路ＱＩＩ
＋ Ｑ１２＋Ｑ ＋ ｓ 、 Ｑ ｌ ４ Ｉ Ｑ ｔ
ｓがそれぞれ電圧変換して出力端子６３に出力する。
され、信号発生回路Ｚ２の出力端子６２にはトリガパル
スとして電圧信号Ｅｌｆが発生するので、電圧信号Ｅ、
に同期して、ＤＣ／ＤＣ変換回路Ｑ、、、Ｑ、、、Ｑ、
３．Ｑ、４．Ｑ、５が同時にスイッチングし、それぞれ
の入力端子５２と５３との間、５４と５５との間、５６
と５７との間、５８と５９との間、６０と６１との間に
それぞれ加わる直流電圧を、ＤＣ／ＤＣ変換回路ＱＩＩ
＋ Ｑ１２＋Ｑ ＋ ｓ 、 Ｑ ｌ ４ Ｉ Ｑ ｔ
ｓがそれぞれ電圧変換して出力端子６３に出力する。
第４図は第３図の各部の電圧及び電流の波形の−例を示
す信号波形図である。
す信号波形図である。
信号発生回路Ｚ２から出力されるトリガパルスである第
４図（ａ）に示す電圧信号Ｅ１１によって、ＤＣ／ＤＣ
変換回路Ｑ、、、 Ｑ、２． Ｑ、３． Ｑ１４Ｉ Ｑ
ｌｓが動作し、それぞれの入力端子５２．５４．５６５
８．６０には、第４図（ｂ）、 （ｃ）、 （ｄ）、
（ｅ）、 （ｆ）にそれぞれ示す電流信号Ｉ ｌｌ＋
Ｉ １２． １１３＋ Ｉ １４１１ｔ５が得られ
る。
４図（ａ）に示す電圧信号Ｅ１１によって、ＤＣ／ＤＣ
変換回路Ｑ、、、 Ｑ、２． Ｑ、３． Ｑ１４Ｉ Ｑ
ｌｓが動作し、それぞれの入力端子５２．５４．５６５
８．６０には、第４図（ｂ）、 （ｃ）、 （ｄ）、
（ｅ）、 （ｆ）にそれぞれ示す電流信号Ｉ ｌｌ＋
Ｉ １２． １１３＋ Ｉ １４１１ｔ５が得られ
る。
従って、ＤＣ／ＤＣ変換回路Ｑ、、・・・・・・Ｑｌ、
に流入する電流の総和は、電流信号Ｉ １１＋ 〜Ｌ、
の合成となり、第４図（ｇ）に示す電流信号Ｉｔｓとな
る。
に流入する電流の総和は、電流信号Ｉ １１＋ 〜Ｌ、
の合成となり、第４図（ｇ）に示す電流信号Ｉｔｓとな
る。
電流信号Ｉｃｅの実効値は、電流信号１１１＋ Ｉ
１２＋１１３１ １１４１ １ ＋ｓのそれぞれの実効
値の代数和である。
１２＋１１３１ １１４１ １ ＋ｓのそれぞれの実効
値の代数和である。
なお、第３図のコンデンサＣｓ 、Ｃ６、Ｃ？ 。
インダクタＬｓ 、 Ｌｓから戊る回路は、ローパス
型のノイズフィルタであり、上記の電流信号ＩＩ６の交
流分が、ノイズとして入力端子５１から電源側に伝わる
のを防いでいる。
型のノイズフィルタであり、上記の電流信号ＩＩ６の交
流分が、ノイズとして入力端子５１から電源側に伝わる
のを防いでいる。
上述した従来のＤＣ／ＤＣコンバータは、並列接続した
それぞれのＤＣ／ＤＣ変換回路が同一のタイミングで動
作するので、スイッチングノイズの基本波の周期がスイ
ッチング周波数に等しく、また、ノイズの振幅も大きい
ために、特にスイッチング周波数が充分に高くない場合
には、ノイズ断周波数を充分に低くするためのインダク
タに大型の物が必要になるという欠点を有している。
それぞれのＤＣ／ＤＣ変換回路が同一のタイミングで動
作するので、スイッチングノイズの基本波の周期がスイ
ッチング周波数に等しく、また、ノイズの振幅も大きい
ために、特にスイッチング周波数が充分に高くない場合
には、ノイズ断周波数を充分に低くするためのインダク
タに大型の物が必要になるという欠点を有している。
本発明のＤＣ／ＤＣコンバータは、入力端子及び出力端
子の間でそれぞれ並列に接続して並列運転するＮ個のＤ
Ｃ／ＤＣ変換回路と、前記入力端子に並列に接続するコ
ンデンサと、一方を前記入力端子に直列に接続して他方
をＮ個の前記ＤＣ／ＤＣ変換回路に接続するインダクタ
と、Ｎ個の前記ＤＣ／ＤＣ変換回路のそれぞれにほぼ１
／Ｎずつ位相がずれたＮ個のトリガパルスのそれぞれを
与える信号発生回路とを有して構成されている。
子の間でそれぞれ並列に接続して並列運転するＮ個のＤ
Ｃ／ＤＣ変換回路と、前記入力端子に並列に接続するコ
ンデンサと、一方を前記入力端子に直列に接続して他方
をＮ個の前記ＤＣ／ＤＣ変換回路に接続するインダクタ
と、Ｎ個の前記ＤＣ／ＤＣ変換回路のそれぞれにほぼ１
／Ｎずつ位相がずれたＮ個のトリガパルスのそれぞれを
与える信号発生回路とを有して構成されている。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明のＤＣ／ＤＣコンバータの一実施例を示
すブロック図である。
すブロック図である。
第１図を参照すると、本実施例は、コンデンサＣ＋ 、
Ｃ２＋ Ｃ３、インダクタＬ、 、 Ｌ２ 、ＤＣ／
ＤＣ変換回路Ｑ、 、 Ｃ２，Ｃ３、Ｃ４，Ｃ５、ＤＣ
／ＤＣ変換回路のそれぞれにトリガパルスを与える信号
発生回路Ｚ１を備えて構成されている。
Ｃ２＋ Ｃ３、インダクタＬ、 、 Ｌ２ 、ＤＣ／
ＤＣ変換回路Ｑ、 、 Ｃ２，Ｃ３、Ｃ４，Ｃ５、ＤＣ
／ＤＣ変換回路のそれぞれにトリガパルスを与える信号
発生回路Ｚ１を備えて構成されている。
次に本実施例の動作について説明する。入力端子１１か
ら直流電圧が入力され、この直流電圧は、コンデンサＣ
＋ 、Ｃ２、Ｃｓ及びインダクタＬ１゜Ｌ２によって構
成されるノイズフィルタを通過し、ＤＣ／ＤＣ変換回路
Ｑ１．〜Ｑ、のそれぞれの入力端子１２．〜２１に加え
られる。そこで、ＤＣ／ＤＣ変換回路ＱＩ、〜Ｑ、は、
入力端子２２〜２６のそれぞれに信号発生回路Ｚ１から
供給されるトリガパルスに同期して動作し、それぞれの
入力端子１２．〜２１に加わる直流電圧を変換し５ て出力端子２７に出力する。
ら直流電圧が入力され、この直流電圧は、コンデンサＣ
＋ 、Ｃ２、Ｃｓ及びインダクタＬ１゜Ｌ２によって構
成されるノイズフィルタを通過し、ＤＣ／ＤＣ変換回路
Ｑ１．〜Ｑ、のそれぞれの入力端子１２．〜２１に加え
られる。そこで、ＤＣ／ＤＣ変換回路ＱＩ、〜Ｑ、は、
入力端子２２〜２６のそれぞれに信号発生回路Ｚ１から
供給されるトリガパルスに同期して動作し、それぞれの
入力端子１２．〜２１に加わる直流電圧を変換し５ て出力端子２７に出力する。
第２図は第１図の各部の電圧及び電流の波形の一例を示
す信号波形図である。
す信号波形図である。
第２図（ａ）、 （ｂ）、 （ｃ）、 （ｄ）、 （ｅ
）のそれぞレニ示スヨうに、信号発生回路Ｚ１から出力
されるトリガパルスである電圧信号Ｅｌ 、 Ｅ２ 、
Ｅ、 、 Ｅ、 。
）のそれぞレニ示スヨうに、信号発生回路Ｚ１から出力
されるトリガパルスである電圧信号Ｅｌ 、 Ｅ２ 、
Ｅ、 、 Ｅ、 。
Ｅ、は、それぞれの周期Ｔに対して互いにＴ１５ずつの
位相差を持ち、それぞれＤＣ／ＤＣ変換回゛路Ｑｌ 、
Ｃ２、Ｑｓ 、 Ｃ４、Ｑｓの入力端子２２゜２３．
２４，２５．２６に印加される。このため、電圧信号Ｅ
＋ 、Ｅ２ 、Ｅ３ 、Ｅ４ 、Ｅｓによってそれぞれ
ＤＣ／ＤＣ変換回路Ｑ、 、 Ｃ２，Ｃ３。
位相差を持ち、それぞれＤＣ／ＤＣ変換回゛路Ｑｌ 、
Ｃ２、Ｑｓ 、 Ｃ４、Ｑｓの入力端子２２゜２３．
２４，２５．２６に印加される。このため、電圧信号Ｅ
＋ 、Ｅ２ 、Ｅ３ 、Ｅ４ 、Ｅｓによってそれぞれ
ＤＣ／ＤＣ変換回路Ｑ、 、 Ｃ２，Ｃ３。
Ｃ４，Ｑ、が動作し、それぞれの入力端子１２゜１４．
１６．１８．２０には、第２図（ｆ）、 （ｇ）、由）
（ｉ）、 （ｊ）に示す電流信号Ｉｌ＋ １２．Ｉ３
．１４゜工５が得られる。
１６．１８．２０には、第２図（ｆ）、 （ｇ）、由）
（ｉ）、 （ｊ）に示す電流信号Ｉｌ＋ １２．Ｉ３
．１４゜工５が得られる。
従って、ＤＣ／ＤＣ変換回路Ｑ１．〜Ｑ、の入力電流の
総和は、１１．１２．１３．Ｉ４．Ｔ５の合成であり、
第２図１（ト）に示す電流信号Ｉ６となる。このため電
流信号Ｉ６の交流分の実効値は、６ 電流信号Ｉ１．Ｉ２＋ Ｉ３＋ Ｉ４．ＩＳのそれ
ぞれの交流分の実効値にほぼ等しい程度であり、電流信
号■６の交流分の基本周波数は、それぞれの電流信号Ｉ
Ｉ、Ｉ２，１３．Ｉ４．Ｉｓの交流分の基本周波数の５
倍になっている。
総和は、１１．１２．１３．Ｉ４．Ｔ５の合成であり、
第２図１（ト）に示す電流信号Ｉ６となる。このため電
流信号Ｉ６の交流分の実効値は、６ 電流信号Ｉ１．Ｉ２＋ Ｉ３＋ Ｉ４．ＩＳのそれ
ぞれの交流分の実効値にほぼ等しい程度であり、電流信
号■６の交流分の基本周波数は、それぞれの電流信号Ｉ
Ｉ、Ｉ２，１３．Ｉ４．Ｉｓの交流分の基本周波数の５
倍になっている。
なお、上記と同様に、Ｎ個のＤＣ／ＤＣＣｙ回路を並列
に運転する場合には、周期Ｔて互いにＴｉＮの位相差を
持ったＮ個のトリガパルスにより制御し、Ｎ個のＤＣ／
ＤＣＣｙ回路に流入する電流の総和の交流分を最小にし
、その交流分の基本波成分の周波数をＮ倍にすることが
できる。
に運転する場合には、周期Ｔて互いにＴｉＮの位相差を
持ったＮ個のトリガパルスにより制御し、Ｎ個のＤＣ／
ＤＣＣｙ回路に流入する電流の総和の交流分を最小にし
、その交流分の基本波成分の周波数をＮ倍にすることが
できる。
以上説明したように、本発明のＤＣ／ＤＣＣｙバータは
、並列に運転されるそれぞれのＤＣ／ＤＣＣｙ回路の動
作タイミングをずらせて、ＤＣ／ＤＣＣｙ回路に流入す
る入力電流の総和の交流分を最小にするとともに、その
交流分の基本波成分を高周波化することにより、ノイズ
フィルタのしゃ断層波数を高く設定することが可能とな
り、ノイズフィルタのインダクタを小型化することがで
きるという効果を有している。
、並列に運転されるそれぞれのＤＣ／ＤＣＣｙ回路の動
作タイミングをずらせて、ＤＣ／ＤＣＣｙ回路に流入す
る入力電流の総和の交流分を最小にするとともに、その
交流分の基本波成分を高周波化することにより、ノイズ
フィルタのしゃ断層波数を高く設定することが可能とな
り、ノイズフィルタのインダクタを小型化することがで
きるという効果を有している。
第１図は本発明のＤＣ／ＤＣＣｙバータの一実施例を示
すブロク図、第２図は第１図の各部の電圧及び電流の波
形の一例を示す信号波形図、第３図は従来のＤＣ／ＤＣ
Ｃｙバータの一例を示すブロック図、第４図は第３図の
各部の電圧及び電流の波形の一例を示す信号波形図であ
る。 １１．１２．１３，１４．１５．１６．１？１８．１９
．２０．２１．２２，２３，２４゜２５．２６，５１．
５２，５３，５４，５５゜５６、 ５７． ５８． ５
９． ６０． ６１・・・・・・入力端子、２７．６２
．６３・・・・・・出力端子、Ｃ＋ 、Ｃ２゜Ｃｙ 、
Ｃｓ 、Ｃｓ 、Ｃｔ ・・・・・・コンデンサ、Ｅｌ
。 Ｅ２ 、Ｅ３． Ｅ＜ 、Ｅｓ 、Ｅｚ−・・’電圧信
号、１＋ 、Ｉｚ、Ｉ３，１４．Ｉｓ、Ｉｓ、Ｉｚ。 Ｉ １２１ Ｉ １３． Ｉ ＋４１ １１ｓ＋
Ｉ ｉｓ・・・・・・電流信号、ＬＩ Ｌ２．Ｌ
５．Ｌ６・・・・・・インダクタ、ＱＱ２ 、 Ｑ３．
Ｑ４ 、 Ｑｓ 、 Ｑ＋＋、 Ｑ＋２．Ｑ＋ｉ。 Ｑ１５・・・・・・ＤＣ／ＤＣＣｙ回路、２ ・・・・・・信号発生回路。
すブロク図、第２図は第１図の各部の電圧及び電流の波
形の一例を示す信号波形図、第３図は従来のＤＣ／ＤＣ
Ｃｙバータの一例を示すブロック図、第４図は第３図の
各部の電圧及び電流の波形の一例を示す信号波形図であ
る。 １１．１２．１３，１４．１５．１６．１？１８．１９
．２０．２１．２２，２３，２４゜２５．２６，５１．
５２，５３，５４，５５゜５６、 ５７． ５８． ５
９． ６０． ６１・・・・・・入力端子、２７．６２
．６３・・・・・・出力端子、Ｃ＋ 、Ｃ２゜Ｃｙ 、
Ｃｓ 、Ｃｓ 、Ｃｔ ・・・・・・コンデンサ、Ｅｌ
。 Ｅ２ 、Ｅ３． Ｅ＜ 、Ｅｓ 、Ｅｚ−・・’電圧信
号、１＋ 、Ｉｚ、Ｉ３，１４．Ｉｓ、Ｉｓ、Ｉｚ。 Ｉ １２１ Ｉ １３． Ｉ ＋４１ １１ｓ＋
Ｉ ｉｓ・・・・・・電流信号、ＬＩ Ｌ２．Ｌ
５．Ｌ６・・・・・・インダクタ、ＱＱ２ 、 Ｑ３．
Ｑ４ 、 Ｑｓ 、 Ｑ＋＋、 Ｑ＋２．Ｑ＋ｉ。 Ｑ１５・・・・・・ＤＣ／ＤＣＣｙ回路、２ ・・・・・・信号発生回路。
Claims (1)
- 入力端子及び出力端子の間でそれぞれ並列に接続して並
列運転するＮ個のＤＣ／ＤＣ変換回路と、前記入力端子
に並列に接続するコンデンサと、一方を前記入力端子に
直列に接続して他方をＮ個の前記ＤＣ／ＤＣ変換回路に
接続するインダクタと、Ｎ個の前記ＤＣ／ＤＣ変換回路
のそれぞれにほぼ１／Ｎずつ位相がずれたＮ個のトリガ
パルスのそれぞれを与える信号発生回路とを有すること
を特徴とするＤＣ／ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28101189A JPH03143261A (ja) | 1989-10-27 | 1989-10-27 | Ｄｃ／ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28101189A JPH03143261A (ja) | 1989-10-27 | 1989-10-27 | Ｄｃ／ｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03143261A true JPH03143261A (ja) | 1991-06-18 |
Family
ID=17633037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28101189A Pending JPH03143261A (ja) | 1989-10-27 | 1989-10-27 | Ｄｃ／ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03143261A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06133550A (ja) * | 1992-10-12 | 1994-05-13 | Nemitsuku Ramuda Kk | 電源装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5812573A (ja) * | 1981-07-15 | 1983-01-24 | Hitachi Ltd | 高周波高圧電源回路 |
| JPS5879474A (ja) * | 1981-11-02 | 1983-05-13 | Hitachi Ltd | 多相形ｄｃ―ｄｃコンバータ |
| JPH01231661A (ja) * | 1988-03-11 | 1989-09-14 | Fujitsu Ltd | スイッチング電源装置 |
-
1989
- 1989-10-27 JP JP28101189A patent/JPH03143261A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5812573A (ja) * | 1981-07-15 | 1983-01-24 | Hitachi Ltd | 高周波高圧電源回路 |
| JPS5879474A (ja) * | 1981-11-02 | 1983-05-13 | Hitachi Ltd | 多相形ｄｃ―ｄｃコンバータ |
| JPH01231661A (ja) * | 1988-03-11 | 1989-09-14 | Fujitsu Ltd | スイッチング電源装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06133550A (ja) * | 1992-10-12 | 1994-05-13 | Nemitsuku Ramuda Kk | 電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100314358B1 (ko) | 브릿지형 선형 증폭기용 스위치 모드 전력 공급장치 | |
| US5047910A (en) | Ideal sinusoidal voltage waveform synthesis control system | |
| US6828753B2 (en) | Input filter for A.C. motor phase current sensing | |
| JPS60156270A (ja) | 電力変換装置の駆動制御装置 | |
| US4153930A (en) | Balanced control waveform for reducing inverter harmonics | |
| CN113300602B (zh) | 一种新型交错并联buck变换器及其纹波消除方法 | |
| CN112072943B (zh) | 一种消除奇数次开关谐波的h桥型逆变电源pwm调制方法 | |
| US3767996A (en) | Low frequency multi-phase sinewave generator circuit | |
| TW202332294A (zh) | 無線射頻（ｒｆ）頻帶電源裝置、及脈衝寬度調變控制方法 | |
| JPH03143261A (ja) | Ｄｃ／ｄｃコンバータ | |
| EP0159334A1 (en) | Pulse width modulated inverter | |
| JP5446804B2 (ja) | ハーフブリッジ形電力変換装置 | |
| Ioannidis et al. | A novel uninterruptible power supply system with sinusoidal input-output characteristics and simplified control circuit | |
| JPH0496658A (ja) | インバータの制御方式 | |
| CN112366971B (zh) | 三电平逆变拓扑结构及其控制方法、单相及三相逆变电路 | |
| JPS61293170A (ja) | 電力変換装置 | |
| Lim et al. | FPGA-based digital current mode controller for phase-shifted full-bridge PWM converter | |
| JPS61244106A (ja) | 正弦波電圧発生回路 | |
| Nagalakshmi et al. | A single phase nine level inverter with reduced switches | |
| Hamidi et al. | with Reduced Number of Components and Total Standing Voltage | |
| JPH06276678A (ja) | インバータ回路 | |
| JPH0937554A (ja) | Ｐｗｍコンバータの制御装置およびその制御装置を用いた無停電電源装置 | |
| JPS5831821B2 (ja) | 多重パルスインバ−タの制御方式 | |
| JPS5855756B2 (ja) | 交流電源装置 | |
| TW200406980A (en) | Input filter for A.C. motor phase current sensing |