JPH03143659A - ドットプリンタのヘッド駆動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、ビットイメージバッファ内のデータを印字バ
・シファに転送して印字ストローブ信号により印字を行
なうドツトプリンタのヘッド駆動装置に関する。

（従来の技術） ドツトプリンタは、縦１列に所定数の印字ドツト素子を
有するヘッドを備えており、印字を行なう場合には、キ
ャリッジが印字開始位置に到達する間にビットイメージ
バッファから印字すべき縦１ドツト列のデータを印字バ
ッファに転送してラッチさせ、印字ストローブ信号が発
せられることによりタイミング発生回路が所定のタイミ
ングで前記印字バッファにラッチされたデータを駆動回
路に与えて、この駆動回路により前記ヘッドの印字ドツ
ト素子をオン、オフ制御して縦１ドツト列の印字を行な
わせ、キャリッジが次の印字開始位置に到達する間に再
び前述同様の処理を行なうようにして、次の縦１ドツト
列の印字を行なわせ、以下これを繰返すことにより１行
の印字を終了するようになっている。

而して、前述したような処理を行なう場合、ヘッドの印
字ドツト素子の数（ドツト数）が８の倍数であれば、ビ
ットイメージバッファから印字バッファにデータを転送
するに際して１バイト単位で転送することができるので
、効率のよい転送を行なうことができる。しかしながら
、ドツト数が８の倍数でない時には、例えばドツト数が
１０であった時には、印字データを転送するには２バイ
トのデータが必要になるが、ここで、２バイト内の各ビ
ットをＡＤ、乃至ＡＤ、及びＢＤ、乃至ＢＤ７とすると
、常に同じビットが印字データにはならないために、例
えば最初の行の印字がＡＤ。

乃至ＡＤ、及びＢＤｏ、ＢＤｌの１０ビツトであると、
次の行の印字はＡＤ２乃至ＡＤ、及びＢＤ。乃至ＢＤ３
の１０ビツトとなるように、各行らに印字に使用すべき
ビットが変化することになる。

従って、このようなことをプログラム処理する場合には
、この２バイトのデータをアキュムレータ等のレジスタ
に転送し、シフト命令によりシフトした後印字バッファ
に転送するという複雑なものになり、処理速度の遅いも
のとなってしまう。このように、処理速度が遅いと、キ
ャリッジが横方向に１ドツト列分進む特開内にビットイ
メージバッファから印字バッファへのデータ転送が終了
せずに印字不能となるので、高速印字には不適当である
。

このような問題を解決する手段として従来では次のよう
な２例が考えられている。

第１の従来例としては、９ドツトを有するヘッドを備え
たドツトプリンタの場合、最下段のドツトは通常の文字
印字に使用されずにアンダーライン、グラフィック等に
使用されることから、上から８つまでのドツトに対応す
るデータは第１のビットイメージバッファの１バイトに
格納し、最下段のドツトに対応するデータは横８ドツト
分を第２のビットイメージバッファの１バイトに格納す
るものである。そして、印字をｉ〒なう場合には、先ず
、第１のビットイメージバッファから１バイトのデータ
を印字バッファに転送し、次に、第２のビットイメージ
バッファから１バイト中の１ビツトのみのデータを印字
バッファに転送する。

第２の従来例としては、例えばヘッドが１０ドツトを有
する場合、１バイト＋２ビツトのデータ構成になるが、
２ドツト分が格納された１バイトデータの内の残り６ビ
ツトを空白（全て「０」又は「１」）にしてその６ドツ
ト分は印字データとして使用しないことにするものであ
る。これによれば、常に２バイト分づつ印字バッファに
転送すればよいことになる。

（発明が解決しようとする課題） 最近では解像度の向上を図るために５０ドツトヘツドを
用いることが考えられており、この場合には、４０ドツ
トに対しては５バイトのデータを転送すればよいが、残
りの１０ドツトにχ・すするデータ転送が問題になる。

第１の従来例は、９ドツトヘツドの場合であるので、１
バイト＋１ビツトのデータ構成で済むのであるが、】Ｏ
ドツトヘッド（例えば５０ドツトヘツドの残り１０ドツ
ト分）の場合には、１バイト＋２ビツトのデータ構成と
なり、この２ビツトを横８ドツト分づつ２バイトに格納
すると、データ処理が複雑になり、前述したような５０
ドツトヘツドのような多数ドツトのヘッドのデータ転送
には不適当であり、しかも、ビットイメージバッフ７が
２つ必要となることから、ビット操作が複雑になる不具
合がある。

又、第２の従来例では、１０ドツトヘツドの場合には、
残り２ビツトのために１バイト分を使用することになっ
て、ビットイメージバッファとして容量の大なるものが
必要になる不具合がある。

本発明は上記事情に鑑みてなされたもので、その目的は
、ヘッドの印字ドツト素子の数が８の倍数でなくても、
ビットイメージバッファを加工することなく、ビットイ
メージバッファの容量を粗大することなく、又、複雑な
ビット操作を行なうことなくして、ビットイメージバッ
ファから印字バッファにデータ転送を行なうことができ
るドツトプリンタのヘッド駆動装置を提供するにある。

［発明の構成］ （課題を解決するための手段） 本発明のドツトプリンタのヘッド駆動装置は、所定量の
ビット数を有しそのシフトが可能であってビットイメー
ジバッファ内のデータが転送されるパラレル入力及びパ
ラレル出力方式の印字バッファを設け、この印字バッフ
ァのシフト量を印字すべきデータに応じて設定するシフ
ト量設定部を設け、印字ストローブ信号を受けることに
より前記印字バッファからのパラレル出力データに基づ
いて所定のタイミングでヘッドを駆動する駆動部を設け
る構成に特徴をＨする。

（作用） 本発明のドツトプリンタのヘッド詔勅装置によれば、ビ
ットイメージバッファから印字バッファに転送されたデ
ータは、シフト量設定部により印字すべきデータに応じ
てシフトされた上で所定のタイミングで駆動部に与えら
れるので、必要なデータのみが駆動部に与えられてこれ
に基づいてヘッドが駆動される。従って、ビットイメー
ジバッファからのデータを一度アキュムレータ等のレジ
スタに転送してシフトする必要がなく、又、２以上のビ
ットイメージバッファを用いる必要らなく、更に、ビッ
トイメージバッファには空白なくデータを格納すること
ができる。

（実施例） 以下本発明の一実施例につき図面を参考しながら説明す
る。

先ず、全体の構成について第１図に従い説明する。１及
び２は印字バッファたる８ビツトのシフトレジスタであ
り、これらはパラレル入力及びパラレル出力方式のもの
である。これらのシフトレジスタ１及び２の８ビツトの
入力端子にはＣＰＵの制御の基にビットイメージバッフ
ァ（いずれも図示せず）からのデータが８ビツトのデー
タバス３を介して与えられるようになっている。４はシ
フト量設定部であり、その入力端子にＣＰＵの制御の基
にシフト指令信号がデータバス３を介して与えられるよ
うになっている。このシフト量設定部４は、後述するよ
うに出力端子からシフト量信号ＳＦを出力するようにな
っていて、そのシフト量信号ＳＦを前記シフトレジスタ
１及び２の制御端子に与えるようになっている。５はア
ンド回路５１乃至５１０よりなるゲート回路、６はＣＰ
Ｕから入力端子に印字ストローブ信号ＰＳが与えられる
タイミング発生回路、７は駆動回路であり、これらは駆
動部８を構成する。即ち、アンド回路５１乃至５Ｂの各
一方の入力端子にはシフトレジスタ１の８ビツトの出力
端子り、乃至り、からのデータが与えられるようになっ
ており、アンド回路５９及び５□。の各一方の入力端子
にはシフトレジスタ２の８ビツトの出力端子Ｄｏ乃至Ｄ
７の内の上位２ビツトの出力端子Ｄｏ及びＤｌからのデ
ータが与えられるようになっている。従って、シフトレ
ジスタ２の残りの出力端子Ｄｌ乃至Ｄ７は使用されない
休止出力端子である。タイミング発生回路６は、印字ス
トローブ信号ＰＳが与えられるε、１０ビツトの出力端
子から駆動タイミング信号Ｔ１乃至Ｔ１ｏ（第４図参照
）を出力するようになっており、これらの駆動タイミン
グ信号ＴＩ乃至ＴＩＧはアンド回路５五乃至５！ｏの各
他方の入力端子に与えられるようになっている。

駆動回路７は、１０ビツトの入力端子にアンド回路５１
乃至５１０の出力端子からのデータが与えられると、対
応する１０ビツトの出力端子から出力信号を出力するよ
うになっており、これらの出力信号はヘッド９の１０ビ
ツトの入力端子に与えられるようになっている。そして
、ヘッド９は、図示しないキャリッジに搭載されていて
、縦１列に１０個の印字ドツト素子９１乃至９１０を有
しており、駆動回路７から対応する印字ドツト素子に出
力信号が与えられると、その印字ドツト素子に電源端子
１０（？！ｄｉｌＸ電圧＋Ｖ）から電流制限用抵抗１１
を介して通電するようになっている。尚、ヘッド９とし
ては、ワイヤドツト式、インクジェット式、感熱式のい
ずれでもよいが、ここでは感熱式を採用している。

次に、本実施例の作用につき第２図乃至第４図をも参照
しながら説明する。

図示しないビットイメージバッファには、第２図に示す
ように、縦１列１０ビツトの印字データが格納されてい
る。先ず、第１行の印字を行なう場合には、ビットイメ
ージバッファから、第３図に示すように、アドレスｒ０
０００Ｊ及び「１０００」から各１バイト：１゛２バイ
トの印字データがデータバス３を介してシフトレジスタ
１及び２に転送される。尚、この第３図においては、横
方向のドツト数（ビット数）は４０９６に設定されてい
る。この場合、アドレスｒ００００Ｊの１バイトの印字
データはシフトレジスタ１に転送されてラッチされ、ア
ドレスｒ１０００Ｊの１バイトの印字データはシフトレ
ジスタ２に転送されてラッチされる。又、ＣＰＵからは
シフト量設定部４に対してデータバス３を介してシフト
指令信号が与えられ、該シフト量設定部４は例えばシフ
ト量「０」を示すシフト量信号ＳＦを出力してシフトレ
ジスタ１及び２に与える。その後、ＣＰＵからはタイミ
ング発生回路６に印字ストローブ信号ＰＳが与えられる
ようになり、該タイミング光１回路６は、第４図に示す
ように、互いに所定の時間差を有するハイレベルの駆動
タイミング信号Ｔ１乃至Ｔ！。を順次出力してアンドロ
路５１乃至５１ｏに与えるようになる。従って、シフト
レジスタ１及び２にラッチされた印字データがそのシフ
トレジスタ１の出力端子Ｄｏ乃至Ｄ７及びシフトレジス
タ２の出力端子り、、Ｄｌからアンド回路５、乃至５８
及び５９　＋　　５１０を介して駆動回路７に順次与え
られるようになる。これにより、駆動回路７は、印字デ
ータの示す内容が印字要（７％イレベル）の場合には対
応する出力端子の出力信号をロウレベルとし、印字不要
（ロウレベル）の場合には対応する出力端子の出力信号
をハイレベルとするようになり、ヘッド９の印字ドツト
索子９１乃至９１０は、ロウレベルの信号が与えられる
と動作して印字用紙にドツトを形成し、ハイレベルの信
号が与えられると不動作でドツトの形成は行なわない。

このようにして、ヘッド９はアドレスｒｏ　０００Ｊの
ビット「０」乃至「７」及びアドレスｒｌｏｏＯＪのビ
ットｒＯＪ、ｒｌＪの印字データに基づいて、第１行の
最初の１０ドツト縦１列の印字を行なうことになる。以
下、同様にして、ビットイメージバッファのアドレス「
０００１」及びｒｌｏｏｌＪの印字データからアドレス
ｒＯＦ　Ｆ　ＦＪ及びｒｌＦＦＦＪまでの各２バイトの
印字データが順次シフトレジスタ１及び２に転送され、
これに基づいてヘッド９が縦各列の印字を行なうように
なって、第１１７の印字動作が終了する。

第１行の印字動作が終了すると、第２行の印字動作に移
行するが、この場合には、先ず、ビットイメージバッフ
ァのアドレスｒ１０００Ｊ及びｒ２０００Ｊの２バイト
の印字アークがシフトレジスタ１及び２に転送される。

ここで、アドレスｒｌｏｏＯＪの１バイトの印字データ
はシフトレジスタ１に転送されてラッチされ、アドレス
「２０００Ｊの１バイトの印字データはシフトレジスタ
２に転送されてラッチされるが、アドレス「１０００」
のビット「０」及び「１」の印′γデータは第１行のも
のであり、そのまま印字したのではまともな印字にはな
らない。そこで、ＣＰＵは再びシフト量設定部４にシフ
ト指令信号を与えるようになり、該シフト量設定部４は
例えばシフト量「２」を示すシフト量ｆ３号ＳＦを出力
してシフトレジスタ１及び２に与える。これにより、シ
フトレジスタ１及び２は「２」だけシフトされて、シフ
トレジスタ１は、アドレスｒ１０００Ｊのビット「２」
乃至「７」の印字データを出力端子り。

乃至Ｄ！１から出力し、シフトレジスタ２は、アドレス
ｒ２０００Ｊのビット「０」及び「１」の印字データを
シフトレジスタ１の出力端子Ｄ６及びＤ７から出力する
とともに、アドレスｒ２０００Ｊのビット「２」及び「
３」の印字データを自己の出力端子Ｄｏ及びＤｌから出
力する。これにより、前述したようにタイミング発生回
路６が印字ストローブ信号ＰＳに基づいて駆動タイミン
グ信号Ｔ１乃至Ｔ！。を出力すると、アドレスｒ１００
０Ｊのビット「２」乃至「７」及びアドレス「２０００
」のビット「０」乃至「３」の印′γデータが第２行の
最初の縦１列に印字されることになる。

以下、同様の動作が行なわれるものであるが、ＣＰＵは
印字される行が代わる毎に次のような演算を行なう。即
ち、シフト量をＳとし、印字すべき行を（とすると、 Ｓ　−２ｘ　Ｃｅ　−Ｄ−８ｘ　ｌＮＴ［（（−１）／
４］の演算を行なう。ここで、ｌＮＴ［＜　＜　−１）
ハコは（１，−１）／４の整数部のみとする。従って、
第１行のシフトエＳ五は、 Ｓ　ｓ　＝　２　Ｘ　（１−１）−８Ｘ　ＩＮＴ［（１
−１）ハ］−０となり、第２行のシフト量８２は、 Ｓ　２−２　Ｘ　　（２−１）−８Ｘ　ＩＮＴ［（２−
１）ハ］−２となり、又、例えば第１８行のシフトｆｆ
１ｓｔａは、Ｓ　１８−２　Ｘ　（１ｇ−１）−８Ｘ　
ＩＮＴ［（１Ｂ−１）ハ］−３４−８Ｘ　４−２ となる。ＣＰＵは、このような演算を行なって、演算粘
果のシフト量Ｓをシフト指令信号としてシフト量設定部
４に与えるものであり、シフト量設定部４はこれに基づ
いてシフトレジスタ１及び２にシフト動作を実行させる
。尚、このようなシフト量Ｓの演算をシフト型設定部４
自体に行なわせるようにしてもよいことは勿論である。

又、ＣＰＵは印字すべき（ｊ（（）においてシフトレジ
スタ１及び２に転送する印字データのバッファポインタ
Ｐ１及びＰ２を、 Ｐｌ　−（＜　−１）＋　ＩＮＴ［（’！　−１）ハ］
Ｐ２−Ｐｌ＋１ のように演算する。例えば第３図に矢印で示すように第
２行第３列の場合のバッファポインタＰ１（２−１１＋
Ｐ２゜２．）は、 Ｐ　１　＋２−ｓ）　−（２−１）＋ＩＮＴ［（２−１
）ハ］−１Ｐ　２１２−３１″Ｐｌ（２−３１＋　１−
２となり、従って、 （０００２）　＋　（１０００）　ｘ　１−　（１０（
１２）（０００２）　＋　（１０００）　ｘ　２−　（
２００２）となり、ＣＰＵはアドレス「１００２」及び
「２００２」の２バイトの印字データをシフトレジスタ
１及び２に転送するようになる。

このように本実施例によれば、ビットイメージバッファ
から印字データが転送されるシフトレジスタ１及び２を
シフト量設定部４により印字すべき行に応じてシフトさ
せるようにしたので、ＣＰＵは各行の印字開始前に１度
シフト量を演算するだけでよく、従って、シフトに要す
る時間は極く短時間で済んで、高速印字に好適である。

又、ビットイメージバッファに何ら加工を施こす必要が
ないとともに、２以上のビットイメージバッファを用い
る必要がなく、データ転送に複雑なビット操作を行なう
必要もなくて、プログラムが簡単になり、既存のソフト
ウェアをそのまま流用できる利点がある。しかも、ビッ
トイメージバッファに空白なく印字データを格納するこ
とができて、ビットイメージバッファとして特に大容量
のものを用いる必要はない。

尚、上記実施例では１０ドツトヘツドを用いた場合につ
いて述べたものであるが、５０ドツトヘツド等の多数の
ドツトを有するヘッドを用いる場合でも８ビツトのシフ
トレジスタの数を増加することにより女・１処できるも
のである。

又、上記実施例では、８ビツトのシフトレジスタを用い
るようにしたが、ＣＰＵが１６ビツトであれば、１６ビ
ツトのシフトレジスタを用いるようにしてもよい。

更に、上記実施例では印字バッファとしてパラレル入力
及びパラレル出力方式のシフトレジスタを用いるように
したが、代りに、バレルシフタを用いるようにしてもよ
く、この場合には、シフト量をデータとして書込むこと
ができるので、シフトクロックを必要とせず、従って、
シフト量設定部の溝底が簡単になる利点がある。

［発明の効果コ 本発明のドツトプリンタのヘッド駆動装置は以上説明し
たように、ビットイメージバッファから印字データが転
送される印字バッファをシフト量設定部によりシフトさ
せるようにしたので、複雑なビット操作が不要で高速印
字に好適し、２以上のビットイメージバッファを用いる
必要がなく、又、ビットイメージバッファに空白なく印
字データを格納し得て、ビットイメージバッファとして
特に大容量のものを用いなくて済むという優れた効果を
奏するものである。

【図面の簡単な説明】

図面は本発明の一実施例を示し、第１図は電気的構成を
示すブロック線図、第２図はビットイメージバッファの
構成図、第３図はビットイメージバッファの印字データ
のアドレスを示す図、第４図は作用説明用のタイムチャ
ートである。 図面中、１及び２はシフトレジスタ（印字バッファ） ４はシフト量設定部、 ６はタイミ ング発 生回路、 ７は駆動回路、 ８は駆動部、 ９はヘラ ド を示す。

Claims (1)

【特許請求の範囲】
1. １、所定量のビット数を有しそのシフトが可能であって
   ビットイメージバッファ内のデータが転送されるパラレ
   ル入力及びパラレル出力方式の印字バッファと、この印
   字バッファのシフト量を印字すべきデータに応じて設定
   するシフト量設定部と、印字ストローブ信号を受けるこ
   とにより前記印字バッファからのパラレル出力データに
   基づいて所定のタイミングでヘッドを駆動する駆動部と
   を具備してなるドットプリンタのヘッド駆動装置。