JPH0569232B2 - - Google Patents
Info
- Publication number
- JPH0569232B2 JPH0569232B2 JP60066536A JP6653685A JPH0569232B2 JP H0569232 B2 JPH0569232 B2 JP H0569232B2 JP 60066536 A JP60066536 A JP 60066536A JP 6653685 A JP6653685 A JP 6653685A JP H0569232 B2 JPH0569232 B2 JP H0569232B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- character pattern
- data
- bold
- pattern data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は簡潔な回路構成で且つ短い処理時間で
ボールド処理が可能な文字発生装置に関する。
ボールド処理が可能な文字発生装置に関する。
（従来技術）
従来、オフイスオートメーシヨンの周辺機器と
してまた情報処理装置の出力機器として電子プリ
ンタやデイスプレイ装置が広く用いられている。
これらの機器で表示される文字、符号、数字など
（以下「文字」という）の表示形態は表現の多様
化という社会のニーズに答えて種々あるが、その
１つに、文字の横幅を太目に表現するボールド文
字と呼ばれている形態がある。
してまた情報処理装置の出力機器として電子プリ
ンタやデイスプレイ装置が広く用いられている。
これらの機器で表示される文字、符号、数字など
（以下「文字」という）の表示形態は表現の多様
化という社会のニーズに答えて種々あるが、その
１つに、文字の横幅を太目に表現するボールド文
字と呼ばれている形態がある。
ラスタースキヤン方式の文字発生装置において
は、第８図イに示すような通常文字パターンをラ
スタースキヤンすることによつて得られる同図ロ
に示すような１つのラスター像に対してこれを順
次第８図ハに示すようなシリアルのドツトデータ
として出力する際黒を表わすドツトに対してのみ
ラツチして同図ニに示すようなラツチデータとし
て出力すれば、同図ホに示すようにボールド処理
した文字が発生される。
は、第８図イに示すような通常文字パターンをラ
スタースキヤンすることによつて得られる同図ロ
に示すような１つのラスター像に対してこれを順
次第８図ハに示すようなシリアルのドツトデータ
として出力する際黒を表わすドツトに対してのみ
ラツチして同図ニに示すようなラツチデータとし
て出力すれば、同図ホに示すようにボールド処理
した文字が発生される。
一方、特開昭59−41052号に開示されるように、
画像メモリを有する文字発生装置においては、画
像メモリに記憶されている文字パターンからボー
ルド用の文字パターンを形成し、両者の合成によ
つてボールド処理を行う方式が提案されている。
画像メモリを有する文字発生装置においては、画
像メモリに記憶されている文字パターンからボー
ルド用の文字パターンを形成し、両者の合成によ
つてボールド処理を行う方式が提案されている。
ところが複数の発生文字のうちある特定の文字
のみをボールド処理したい場合、前者の方式では
そのボールド処理したい文字の幅と高さに対応す
る画素データに対してのみラツチさせる必要があ
るのでラツチ回路に対するイネーブル制御のため
の制御回路が複雑になる。
のみをボールド処理したい場合、前者の方式では
そのボールド処理したい文字の幅と高さに対応す
る画素データに対してのみラツチさせる必要があ
るのでラツチ回路に対するイネーブル制御のため
の制御回路が複雑になる。
また後者の方式は画像メモリに記憶されている
文字パターンのデータを一旦読み出して微小シフ
トさせてボールド用の文字パターンを発生し、両
文字パターンを合成した後再度画像メモリに書き
込むために処理時間が長くなるという問題があ
る。この処理時間を短縮するためにボールド用文
字パターンを記憶する別のメモリを用意する方式
も提案されているが、メモリ容量が増しコスト上
昇を招く。
文字パターンのデータを一旦読み出して微小シフ
トさせてボールド用の文字パターンを発生し、両
文字パターンを合成した後再度画像メモリに書き
込むために処理時間が長くなるという問題があ
る。この処理時間を短縮するためにボールド用文
字パターンを記憶する別のメモリを用意する方式
も提案されているが、メモリ容量が増しコスト上
昇を招く。
（発明の目的および構成）
本発明は上記の点にかんがみてなされたもの
で、簡潔な回路構成でメモリ量を増さずに短い処
理時間でいかなる文字サイズであつてもボールド
処理を行えるようにすることを目的とし、この目
的を達成するために、複数の文字の文字パターン
データを記憶する文字パターンメモリから印字ま
たは表示したい文字の文字パターンデータを所定
の複数ビツト単位で読み出し、読み出した複数の
ビツトから成る文字パターンデータのうちの一部
のビツトを次の読み出し時まで保持しておき、ボ
ールド処理指があつたときは前回の読み出し時に
保持したビツトおよび現在読み出している文字パ
ターンデータのデータバスの隣接するビツトどう
しの論理和をとるように構成した。
で、簡潔な回路構成でメモリ量を増さずに短い処
理時間でいかなる文字サイズであつてもボールド
処理を行えるようにすることを目的とし、この目
的を達成するために、複数の文字の文字パターン
データを記憶する文字パターンメモリから印字ま
たは表示したい文字の文字パターンデータを所定
の複数ビツト単位で読み出し、読み出した複数の
ビツトから成る文字パターンデータのうちの一部
のビツトを次の読み出し時まで保持しておき、ボ
ールド処理指があつたときは前回の読み出し時に
保持したビツトおよび現在読み出している文字パ
ターンデータのデータバスの隣接するビツトどう
しの論理和をとるように構成した。
（実施例）
以下本発明を図面に基づいて説明する。
第１図は本発明による文字発生装置の一実施例
のブロツク線図であり、破線で囲んだ部分が本発
明に係る文字発生装置である。
のブロツク線図であり、破線で囲んだ部分が本発
明に係る文字発生装置である。
図において、１は印字すべき文字のコードデー
タとその文字に対する強調などの属性データとを
含む文字信号を送信するホストコンピユータなど
のホスト機器、２は本発明による文字発生装置、
３はプリンタである。
タとその文字に対する強調などの属性データとを
含む文字信号を送信するホストコンピユータなど
のホスト機器、２は本発明による文字発生装置、
３はプリンタである。
文字発生装置２において、２１はホスト機器１
から送信されてくる文字信号を本装置に取込むイ
ンターフエース回路、２２はインターフエース回
路２１を介して取込まれたデータに基づいて本装
置の内部的な制御に対して必要な形式に処理する
マイクロプロセツサ、２３はホスト機器１から送
信されるデータを装置の内部コードおよび制御コ
ードの形で格納するテキストバツフアメモリ、２
４は文字パターンデータを格納した文字パターン
メモリ、２５は文字パターンメモリ２４に格納さ
れた文字パターンデータをプリンタ３へ送信する
ためのダイレクトメモリアクセスコントローラ、
２６は文字パターンに対してボールド処理などを
行うためのボールド処理回路、２７はダイレクト
メモリアクセスコントローラ２５から送信される
文字パターンデータをプリンタ３に出力するドツ
トイメージの形で格納するメモリ、２８はプリン
タ３に印字させるデータを出力するためのプリン
タインターフエースである。
から送信されてくる文字信号を本装置に取込むイ
ンターフエース回路、２２はインターフエース回
路２１を介して取込まれたデータに基づいて本装
置の内部的な制御に対して必要な形式に処理する
マイクロプロセツサ、２３はホスト機器１から送
信されるデータを装置の内部コードおよび制御コ
ードの形で格納するテキストバツフアメモリ、２
４は文字パターンデータを格納した文字パターン
メモリ、２５は文字パターンメモリ２４に格納さ
れた文字パターンデータをプリンタ３へ送信する
ためのダイレクトメモリアクセスコントローラ、
２６は文字パターンに対してボールド処理などを
行うためのボールド処理回路、２７はダイレクト
メモリアクセスコントローラ２５から送信される
文字パターンデータをプリンタ３に出力するドツ
トイメージの形で格納するメモリ、２８はプリン
タ３に印字させるデータを出力するためのプリン
タインターフエースである。
第２図はボールド処理回路２６の一例を示して
おり、文字パターンメモリ２４から読み出された
文字パターンデータを必要に応じてボールド処理
するために、ラツチ回路４と、アンド回路５〜８
と、オア回路９〜１２とを図示したように接続す
ることにより構成されている。ラツチ回路４に
は、所定ビツトごとにリセツト指令“０”が入力
されるリセツト端子Ｒと、ホスト機器１から送信
されてくる属性データに含まれるボールド命令
“１”が入力されるイネーブル端子Ｅとが設けら
れている。
おり、文字パターンメモリ２４から読み出された
文字パターンデータを必要に応じてボールド処理
するために、ラツチ回路４と、アンド回路５〜８
と、オア回路９〜１２とを図示したように接続す
ることにより構成されている。ラツチ回路４に
は、所定ビツトごとにリセツト指令“０”が入力
されるリセツト端子Ｒと、ホスト機器１から送信
されてくる属性データに含まれるボールド命令
“１”が入力されるイネーブル端子Ｅとが設けら
れている。
次に本発明によるボールド処理を説明する。
ホスト機器１から送信されてきた文字信号はイ
ンターフエース回路２１を介して入力されマイク
ロプロセツサ２２によつて第３図に示すような形
に処理されテキストバツフア２３に格納される。
第３図に示すｂは文字に対応するコードを表わ
し、たとえばコード２０はアルフアベツトの文字
“ ”（スペース）、コード４１はアルフアベツト
の文字“Ａ”、コード４２は“Ｂ”、コード４３は
“Ｃ”を表わす。一方、第３図に示すａは各文字
に対する属性データを表わし、たとえばデータ
“00”は弾常の印字指令を表わし、データ“01”
はボールド印字を表わす。第３図Ｃは印字される
文字の例である。
ンターフエース回路２１を介して入力されマイク
ロプロセツサ２２によつて第３図に示すような形
に処理されテキストバツフア２３に格納される。
第３図に示すｂは文字に対応するコードを表わ
し、たとえばコード２０はアルフアベツトの文字
“ ”（スペース）、コード４１はアルフアベツト
の文字“Ａ”、コード４２は“Ｂ”、コード４３は
“Ｃ”を表わす。一方、第３図に示すａは各文字
に対する属性データを表わし、たとえばデータ
“00”は弾常の印字指令を表わし、データ“01”
はボールド印字を表わす。第３図Ｃは印字される
文字の例である。
テキストバツフアメモリ２３に一定量（たとえ
ば一行分または一頁分）の文字パターンデータが
格納された後、ダイレクトメモリアクセスコント
ローラ２５にはテキストバツフアメモリ２３の内
容をさらに文字パターンメモリ２４のアドレスデ
ータの形で渡され、ダイクトメモリアクセスコン
トローラ２５は文字パターンメモリ２４に格納さ
れている文字パターンデータをボールド制御回路
２６を介して所定の複数ビツト単位で読み出しメ
モリ２７へ転送する。
ば一行分または一頁分）の文字パターンデータが
格納された後、ダイレクトメモリアクセスコント
ローラ２５にはテキストバツフアメモリ２３の内
容をさらに文字パターンメモリ２４のアドレスデ
ータの形で渡され、ダイクトメモリアクセスコン
トローラ２５は文字パターンメモリ２４に格納さ
れている文字パターンデータをボールド制御回路
２６を介して所定の複数ビツト単位で読み出しメ
モリ２７へ転送する。
ここでボールド処理回路２６によるボールド処
理を説明する。
理を説明する。
いまホスト機器１からの文字信号を処理した結
果アルフアベツト“Ａ”をボールド処理する場合
について考えてみる。文字パターンメモリ２４に
格納されているアルフアベツト“Ａ”の文字パタ
ーンが第４図のようになつているとし、たとえば
文字パターンデータDo（X2，Y6）に注目すると、
文字パターンデータDo−1（X1，Y6）Do（X2，
Y6）、Do＋1（X3，Y6）は第５図のようになる。
果アルフアベツト“Ａ”をボールド処理する場合
について考えてみる。文字パターンメモリ２４に
格納されているアルフアベツト“Ａ”の文字パタ
ーンが第４図のようになつているとし、たとえば
文字パターンデータDo（X2，Y6）に注目すると、
文字パターンデータDo−1（X1，Y6）Do（X2，
Y6）、Do＋1（X3，Y6）は第５図のようになる。
第２図に示したボールド処理回路２６の入力端
子に第５図に示したように文字パターンデータ
Do−1、Do、Do＋1が入力すると、このときイネ
ーブル端子Ｅはアクテイブ（“１”）となつている
ので、４本のデータバスとそれぞれ隣接するデー
タバスとの論理和がとられる。この場合、文字パ
ターンデータDo（X2，Y6）を構成する４ビツト
b0，b1，b2，b3のうち、ビツトb3のデータはその
直前の文字パターンデータDo−1（X1，Y6）を構
成する４ビツトのうちビツトb0のデータがラツチ
回路４にラツチされているのでそのデータと輪理
和がとられる。その後ラチ回路４は文字パターン
データDo（X2，Y6）のビツトb0のデータをラツチ
する。その結果、次の文字パターンデータDo＋1
（X1，Y6）のボールド処理の際ビツトb3のデータ
とラツチ回路４にラツチされれている文字パター
ンデータDoのビツトb0のデータとの論理和がと
られる。なお、ラツチ回路４のリセツト端子Ｒに
は３バイトごとにリセツト信号が入力されそれま
でラツチされているデータをクリヤする。
子に第５図に示したように文字パターンデータ
Do−1、Do、Do＋1が入力すると、このときイネ
ーブル端子Ｅはアクテイブ（“１”）となつている
ので、４本のデータバスとそれぞれ隣接するデー
タバスとの論理和がとられる。この場合、文字パ
ターンデータDo（X2，Y6）を構成する４ビツト
b0，b1，b2，b3のうち、ビツトb3のデータはその
直前の文字パターンデータDo−1（X1，Y6）を構
成する４ビツトのうちビツトb0のデータがラツチ
回路４にラツチされているのでそのデータと輪理
和がとられる。その後ラチ回路４は文字パターン
データDo（X2，Y6）のビツトb0のデータをラツチ
する。その結果、次の文字パターンデータDo＋1
（X1，Y6）のボールド処理の際ビツトb3のデータ
とラツチ回路４にラツチされれている文字パター
ンデータDoのビツトb0のデータとの論理和がと
られる。なお、ラツチ回路４のリセツト端子Ｒに
は３バイトごとにリセツト信号が入力されそれま
でラツチされているデータをクリヤする。
こうして第５図に示した文字パターンデータ
Do−1、Do、Do＋1をボールド処理した結果得ら
れる文字パターンデータD′o−1、D′o、D′o+1は第
６図に示すようになる。
Do−1、Do、Do＋1をボールド処理した結果得ら
れる文字パターンデータD′o−1、D′o、D′o+1は第
６図に示すようになる。
アルフアベト“Ａ”の全文字パターンデータに
ついて同様のボールド処理をした結果第７図に示
すような文字パターンが得られる。この文字パタ
ーンを見ると第４図に示す文字パターンがボール
ド処理されたものとなつていることがわかる。第
３図ａに示す属性データに従つて印字すると、第
３図ｃに示すようにアルフアベツト“Ａ”のみが
ボールド処理される。
ついて同様のボールド処理をした結果第７図に示
すような文字パターンが得られる。この文字パタ
ーンを見ると第４図に示す文字パターンがボール
ド処理されたものとなつていることがわかる。第
３図ａに示す属性データに従つて印字すると、第
３図ｃに示すようにアルフアベツト“Ａ”のみが
ボールド処理される。
上記実施例ではデータバスを４ビツト構成と
し、ボールド処理による横ずらしの幅を１ビツト
としたが、これらは任意でよい。
し、ボールド処理による横ずらしの幅を１ビツト
としたが、これらは任意でよい。
（発明の効果）
以上説明したように、本発明においては、複数
の文字の文字パターンデータを記憶する文字パタ
ーンメモリから印字または表示したい文字の文字
パターンデータを所定の複数ビツト単位で読み出
し、読み出した文字パターンデータ単位の最上位
ビツトまたは最下位ビツトのデータを次の読み出
し時まで保持しておき、ボールド処理指があつた
ときは文字パターンデータのデータバスの隣接す
るビツトどうしの論理和をとるように構成したの
で、メモリ容量を増さずに簡潔な回路構成で且つ
短い処理時間でいかなる文字サイズであつてもボ
ールド印字やボールド表示が可能になる。
の文字の文字パターンデータを記憶する文字パタ
ーンメモリから印字または表示したい文字の文字
パターンデータを所定の複数ビツト単位で読み出
し、読み出した文字パターンデータ単位の最上位
ビツトまたは最下位ビツトのデータを次の読み出
し時まで保持しておき、ボールド処理指があつた
ときは文字パターンデータのデータバスの隣接す
るビツトどうしの論理和をとるように構成したの
で、メモリ容量を増さずに簡潔な回路構成で且つ
短い処理時間でいかなる文字サイズであつてもボ
ールド印字やボールド表示が可能になる。
第１図は本発明による文字発生装置の一実施例
のブロツク線図、第２図はボールド処理回路の一
実施例、第３図は文字信号の内容と印字形態を示
す図、第４図はボールド処理前の文字パターンの
一例、第５図はボールド処理前の文字パターンデ
ータの一例、第６図はボールド処理後の文字パタ
ーンデータの一例、第７図はボールド処理後の文
字パターンの一例、第８図は従来のボールド処理
を説明する図である。 １……ホスト機器、２……文字発生装置、２１
……インターフエース回路、２２……マイクロプ
ロセツサ、２３……テキストバツフア、２４……
文字パターンメモリ、２５……ダイレクトメモリ
アクセスコントローラ、２６……ボールド処理回
路、３……プリンタ、４……ラツチ回路。
のブロツク線図、第２図はボールド処理回路の一
実施例、第３図は文字信号の内容と印字形態を示
す図、第４図はボールド処理前の文字パターンの
一例、第５図はボールド処理前の文字パターンデ
ータの一例、第６図はボールド処理後の文字パタ
ーンデータの一例、第７図はボールド処理後の文
字パターンの一例、第８図は従来のボールド処理
を説明する図である。 １……ホスト機器、２……文字発生装置、２１
……インターフエース回路、２２……マイクロプ
ロセツサ、２３……テキストバツフア、２４……
文字パターンメモリ、２５……ダイレクトメモリ
アクセスコントローラ、２６……ボールド処理回
路、３……プリンタ、４……ラツチ回路。
Claims (1)
- １ 文字パターンデータを記憶する文字パターン
メモリと、印字または表示したい文字の文字パタ
ーンデータを所定の複数ビツト単位で読み出す読
み出し制御回路と、読み出した複数ビツトから成
る文字パターンデータのうちの一部のビツトを保
持し、ボールド処理指令があつたとき前回の読み
出し時に保持したビツトおよび現在読み出してい
る文字パターンデータのデータバスの隣接するビ
ツトどうしの論理和をとるボールド処理回路とを
有することを特徴とする文字発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60066536A JPS61226790A (ja) | 1985-04-01 | 1985-04-01 | 文字発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60066536A JPS61226790A (ja) | 1985-04-01 | 1985-04-01 | 文字発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61226790A JPS61226790A (ja) | 1986-10-08 |
| JPH0569232B2 true JPH0569232B2 (ja) | 1993-09-30 |
Family
ID=13318714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60066536A Granted JPS61226790A (ja) | 1985-04-01 | 1985-04-01 | 文字発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61226790A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5325743B2 (ja) * | 1973-06-06 | 1978-07-28 | ||
| JPS5912484A (ja) * | 1982-07-13 | 1984-01-23 | 富士通株式会社 | パタ−ン情報出力方式 |
| JPS6022182A (ja) * | 1983-07-18 | 1985-02-04 | キヤノン株式会社 | パタ−ン出力装置 |
-
1985
- 1985-04-01 JP JP60066536A patent/JPS61226790A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61226790A (ja) | 1986-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0535435B2 (ja) | ||
| EP0091124B1 (en) | Video signal generating circuit | |
| JPH0630910B2 (ja) | 印字方法 | |
| JPH02500695A (ja) | 点順次で印刷されるデータの水平ラインプロセッサ | |
| JPS61226790A (ja) | 文字発生装置 | |
| JPS6363913B2 (ja) | ||
| JP2752821B2 (ja) | 画像記録装置 | |
| JPS6230436B2 (ja) | ||
| JP2872144B2 (ja) | 印刷装置 | |
| JPS6349236B2 (ja) | ||
| JPS60178074A (ja) | プリンタ制御装置 | |
| JPS61186989A (ja) | デ−タ処理装置 | |
| JPS63267556A (ja) | パ−ソナルコンピユ−タの印刷制御システム | |
| JPH07106650B2 (ja) | 文字パタ−ン制御方法 | |
| JPS59193663A (ja) | バツフアメモリ制御方式 | |
| JPS63311867A (ja) | 文字画像発生装置 | |
| JPS63199647A (ja) | 文書出力装置 | |
| JPH02226195A (ja) | 文字発生方式 | |
| JPH0451190A (ja) | パターン発生方式 | |
| JPS6024585A (ja) | 文字パタ−ン変換方式 | |
| JPH0328889A (ja) | 文字形態変換装置 | |
| JPS6353589A (ja) | キヤラクタジエネレ−タのアクセス回路 | |
| JPH0334869A (ja) | 印刷装置 | |
| JPS60200285A (ja) | ドツトパタ−ン変換方式 | |
| JPH044953B2 (ja) |