JPH03144380A - Inspection of ic mounted board - Google Patents
Inspection of ic mounted boardInfo
- Publication number
- JPH03144380A JPH03144380A JP1284023A JP28402389A JPH03144380A JP H03144380 A JPH03144380 A JP H03144380A JP 1284023 A JP1284023 A JP 1284023A JP 28402389 A JP28402389 A JP 28402389A JP H03144380 A JPH03144380 A JP H03144380A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- package
- circuit
- short
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007689 inspection Methods 0.000 title abstract description 13
- 238000000034 method Methods 0.000 claims description 16
- 230000007547 defect Effects 0.000 claims description 14
- 229910000679 solder Inorganic materials 0.000 claims description 14
- 230000002950 deficient Effects 0.000 abstract description 15
- 239000000523 sample Substances 0.000 abstract description 6
- 238000005476 soldering Methods 0.000 abstract 3
- 238000012360 testing method Methods 0.000 description 19
- 101100514842 Xenopus laevis mtus1 gene Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明はIC(ICパーツ)実装ボード、特にQFP
等のLSIを搭載したIC実装ボードの検査方法に関す
るものである。[Detailed Description of the Invention] [Industrial Application Field] This invention is applicable to IC (IC parts) mounting boards, especially QFP
The present invention relates to a method for inspecting an IC mounting board on which an LSI such as the above is mounted.
[従来の技術]
今日のエレクトロニクス業界における急激な技術革新に
より、IC(集積回路)はより一層多様化、高密度化し
て単体での良否判定は非常に難しくなってきている。同
様にIC実装ボードにおいても、より高密度化する方向
に進んでいる。[Prior Art] Due to rapid technological innovation in today's electronics industry, ICs (integrated circuits) have become more diverse and denser, making it extremely difficult to judge the quality of each IC. Similarly, IC mounting boards are also moving toward higher density.
このIC実装ボードの良否を判定する装置として、現在
インサーキットテスターと呼ばれる装置がある。このイ
ンサーキットテスターによる良否判定手順は、まず■オ
ーブンテストでコネクタ間、およびIC間のパターンチ
エツクを行ない、■全ネットをショートテストしてパタ
ーンのショートやブリッジのチエツクをし、■アナログ
テストで抵抗器やコンデンサ等のIC以外の実装部品を
チエツクし、■最後にICテストを行なって、個々にテ
ストパターンを与えて良否判定するものである。Currently, there is a device called an in-circuit tester as a device for determining the quality of this IC mounting board. The procedure for determining pass/fail using this in-circuit tester is: First, conduct an oven test to check patterns between connectors and ICs, conduct a short test on all nets to check for pattern shorts and bridges, and conduct an analog test to check resistance. (1)Finally, an IC test is performed, and a test pattern is given to each component to determine whether it is good or not.
上述のようにこの装置は、実装部品を個々に試験し、す
べての部品が良品である場合に実装ボードが良品である
と判定する。また部品間のパターンをチエツクする場合
には、パターンの両端にビンを立ててショートしている
か否かで判定している。As described above, this device tests the mounted components individually, and determines that the mounted board is non-defective if all the components are non-defective. Furthermore, when checking patterns between parts, bins are placed at both ends of the pattern to determine whether or not there is a short circuit.
[発明が解決しようとする問題点]
しかしながら、今日の高密度化したボードにおいては、
回路パターン中の個々のパターンが非常に細く、表面実
装部品(ビンの間隔が1mmピッチ以下の、QFPやチ
ップ部品等)が増えて、試験を行なうために1ネット1
本のプローブを立てることすら困難になっている。[Problems to be solved by the invention] However, in today's high-density boards,
The individual patterns in the circuit pattern are very thin, and the number of surface mount components (QFP, chip components, etc. with a bin pitch of 1 mm or less) is increasing, and in order to conduct tests, 1 net 1
It has become difficult to even set up a book probe.
また、ICのテストパターンに制限があって実際は入出
力部分の不良検出のみのため、IC不良との判定がされ
ろと、IC不良なのか、ビン立て位置からICまでのパ
ターン切れかを分離して行なう必要がある。そのため、
ICを交換し、なお不良のままなら今度はパターン切れ
ではないかという観点から、1本1本パターンをチエツ
クしている。例えば100ピンのICであると仮定する
と、このパターンチエツクに多大の時間を必要とするこ
とが理解できよう。In addition, there are limits to the IC test pattern, and in reality it only detects defects in the input/output part, so if it is determined that the IC is defective, it is necessary to separate whether the IC is defective or whether there is a break in the pattern from the bottle stand position to the IC. It is necessary to do so. Therefore,
If the IC is replaced and the IC is still defective, each pattern is checked one by one to see if the pattern is broken. For example, assuming that the IC has 100 pins, it will be understood that this pattern check requires a large amount of time.
この発明のIC実装ボードの検査方法は、従来例の上記
欠点を解消するためのもので、良品ICを交換すること
なくパターンチエツクを行なえるようにしたものである
。The IC mounting board inspection method of the present invention is intended to eliminate the above-mentioned drawbacks of the conventional method, and is capable of pattern checking without replacing non-defective ICs.
[問題点を解決するための手段]
すなわち、この発明のIC実装ボードの検査方法は、I
C実装ボード上に実装されたICにショート用パッケー
ジを被せ、IC実装ボードの回路に通電して上記ショー
ト用パッケージで被覆したICのハンダ不良およびIC
までの回路パターンを検査する工程と、上記ICを検査
する工程とを有することを特徴とするものである。[Means for solving the problem] That is, the method for inspecting an IC mounting board of the present invention
A shorting package is placed over an IC mounted on a C mounting board, and power is applied to the circuit of the IC mounting board to detect solder defects and ICs covered with the shorting package.
The present invention is characterized by comprising a step of inspecting the circuit patterns up to and a step of inspecting the above-mentioned IC.
[作用]
この発明のIC実装ボードの検査方法は、以上のように
ショート用パッケージをIC実装ボード上に実装された
ICに被せて検査するようにしたので、従来困難であっ
た実装置Cまでのパターン切れやハンダ不良等のパター
ンチx’)りが可能となり、ICを交換することなくこ
れらのパターン上の欠陥をチエツクすることができ、I
C実装ボードの検査時間を大幅に短縮することができた
。[Function] The method for inspecting an IC mounting board of the present invention covers the IC mounted on the IC mounting board with the short-circuit package and inspecting it as described above, so it is possible to inspect the actual device C, which was difficult in the past. It is now possible to check for pattern defects such as broken patterns and solder defects, and to check for defects on these patterns without replacing the IC.
It was possible to significantly shorten the inspection time for C-mounted boards.
[実施例]
以下図面に基いてこの発明のIC実装ボードの検査方法
の一実施例を説明する。[Embodiment] An embodiment of the method for inspecting an IC mounting board according to the present invention will be described below with reference to the drawings.
第1図において、1はIC実装ボード上に実装されたI
Cに被せて各ビン間をショートさせるショート用パッケ
ージである。In FIG. 1, 1 is an I mounted on an IC mounting board.
This is a short-circuit package that is placed over C to short-circuit between each bottle.
このショート用パッケージlは、ICIIの全ビン12
に対応して側端に多数のプローブ3を取り付け、中央部
にガイド孔4を穿設した押圧板2と、上記プローブ3を
挿通する貫通孔6を側端に穿設し、かつ上面中央部に周
囲にコイルバネ8を保持するスライドガイド7を立設し
たガイド板5とで構成されている。そしてこのショート
用パッケージlは、スライドガイド7にガイド孔4をは
め込み、上記押圧板2をガイド板5と組み付けた状態で
ICIIに被せ、押圧板2を加圧してプローブ3を各ビ
ン12と接触させることにより使用される。すなわち、
IC実装ボード上に実装されたICI lにショート用
パッケージlを被せ、IC実装ボードの回路に通電して
上記ショート用パッケージlで被覆したIC11のハン
ダ不良およびICまでの回路パターンを検査するのであ
る。This short package l is for all ICII bins 12
A pressing plate 2 has a large number of probes 3 attached to its side edges corresponding to the above, a guide hole 4 is formed in the center thereof, a through hole 6 is formed in the side edge for inserting the probes 3, and a center portion of the upper surface is provided. and a guide plate 5 on which a slide guide 7 for holding a coil spring 8 is erected. Then, this short package 1 is constructed by fitting the guide hole 4 into the slide guide 7, placing the press plate 2 assembled with the guide plate 5 on the ICII, pressurizing the press plate 2, and bringing the probe 3 into contact with each bottle 12. It is used by letting That is,
The shorting package l is placed over the ICI l mounted on the IC mounting board, and the circuit of the IC mounting board is energized to inspect the solder defects of the IC11 covered with the shorting package l and the circuit pattern up to the IC. .
第2図および第3図は、対象とするプリントボード21
上の複数のICI 1を、−括して検査するための機構
を示すものである。2 and 3 show the target printed board 21
This figure shows a mechanism for collectively inspecting the plurality of ICIs 1 above.
この例では、IC実装ボード21土に実装された各IC
I 1に応じて、複数のサイズを異にするショート用パ
ッケージ1を用意し、IC実装ボード21に対応する大
きさの保持ボード22に、それぞれICI 1と等しく
配置されている。IC11のチエツクに際しては、個々
のICIIを1個ずつショート用パッケージ1で押して
、パターン切れおよびハンダ不良のないことを確認すれ
ばよい、このショート用パッケージ1の加圧操作を、ソ
レノイド等を利用して自動化することは簡単に行なうこ
とができる。In this example, each IC mounted on the IC mounting board 21
A plurality of shorting packages 1 of different sizes are prepared according to the I1, and each package is arranged equally to the ICI1 on a holding board 22 having a size corresponding to the IC mounting board 21. When checking the IC11, it is sufficient to press each ICII one by one with the shorting package 1 and confirming that there are no pattern breaks or solder defects.This pressurizing operation of the shorting package 1 can be performed using a solenoid, etc. It can be easily automated.
第4図ないし第6図は検査対象のIC実装ボードの要部
を示すもので、例えばI C−AとIC−BおよびIC
−A’ とIC−B’ との間はそれぞれバッド■〜■
で連結されている。また1〜旦はICI 1のビンであ
る。検査に際しては、上記バッド■〜■にインサーキッ
トテスター本体からテストパターンを転送し、その導通
状態をチエツクする。その際の故障箇所としては、ハン
ダ不良やパターン切れが主である。Figures 4 to 6 show the main parts of the IC mounting board to be inspected. For example, ICA, IC-B, and IC
-A' and IC-B' are each bad ■~■
are connected. Also, 1 to 1 are ICI 1 bottles. During testing, a test pattern is transferred from the in-circuit tester main body to the above-mentioned pads ① to ①, and their continuity status is checked. The main failures at this time are solder defects and pattern breaks.
第7図は、IC実装ボード21全体の検査工程を説明す
るフローチャートである。FIG. 7 is a flowchart illustrating the inspection process for the entire IC mounting board 21.
まずインサーキットテスターによって良否判定する手順
を踏んだ後に、この発明のショート用パッケージで被覆
したICのハンダ不良およびICまでの回路パターンを
検査する工程を行なう場合について説明する。First, a case will be described in which, after the procedure of determining pass/fail using an in-circuit tester, the process of inspecting solder defects of an IC covered with the short-circuit package of the present invention and the circuit pattern up to the IC is performed.
すなわちインサーキットテスターによって、■オーブン
テストでIC間のパターンチエツクを除くコネクタ間の
チエツク等を行ない、■全ネットをショートテストして
パターンのショートやブリッジのチエツクをし、■アナ
ログテストで抵抗器やコンデンサ等のIC以外の実装部
品をチエツクし、■最後にICテストを行なって、個々
にテストパターンを与えて良否判定する。In other words, using an in-circuit tester, ■ perform an oven test to check between connectors, excluding the pattern check between ICs, ■ perform a short test on all nets to check for pattern shorts and bridges, and ■ perform an analog test to check resistors and Check the mounted components other than the IC such as capacitors, and (1) Finally, perform the IC test and give a test pattern to each component to determine whether they are good or bad.
以上の検査が終了してOKの判定があると、検査は終了
する。When the above inspection is completed and an OK judgment is made, the inspection ends.
判定結果がNoであると、I C−Aにショート用パッ
ケージ1を被せ、全ビンをショートさせる。これによっ
てI C−Aにショートプログラムを適用したとき、1
つのパターンからハンダ部、ショート用パッケージ11
そしてハンダ部を経て次のパターンまでと、各パターン
間にループが形成されて、各パターン間の導通状態がチ
エツクされる。その結果OKの判定が出るとIC−Aが
不良であるから、IC−Aの不良を印字し、検査を終了
する。If the determination result is No, shorting package 1 is placed over ICA to short-circuit all the bottles. As a result, when a short program is applied to I C-A, 1
Solder part and short package 11 from two patterns
Then, a loop is formed between each pattern through the solder portion to the next pattern, and the continuity state between each pattern is checked. If the result is OK, the IC-A is defective, so the defective IC-A is printed and the inspection is completed.
さらに判定結果がNoであると、1つのパターンからハ
ンダ部、ショート用パッケージl、そしてハンダ部を経
て次のパターンまでと、各パターン間の導通状態がチエ
ツクされているので、どのビン間がパターン切れかも判
明する。Furthermore, if the judgment result is No, the continuity between each pattern is checked from one pattern to the solder part, to the shorting package l, and then through the solder part to the next pattern, so which bins are connected to each other in the pattern? It turns out it might be broken.
そして、例えば旦ビンがパターン切れ(接触不良)であ
ることを印字して検査を終了する。Then, for example, a message indicating that the pattern on the bottle is broken (poor contact) is printed and the inspection is completed.
次に、この発明のショート用パッケージで被覆したIC
のハンダ不良およびICまでの回路パターンを検査する
工程を自動化し、インサーキットテスターによって良否
判定する手順中のショートテスト後に、この発明のショ
ート用パッケージで被覆したICまでの回路パターンを
検査する工程を挿入して行なう場合について説明する。Next, the IC covered with the shorting package of this invention is
The process of inspecting the circuit pattern up to the IC for solder defects is automated, and after the short test during the pass/fail determination procedure using an in-circuit tester, the process of inspecting the circuit pattern up to the IC covered with the short circuit package of the present invention is performed. The case of inserting it will be explained.
すなわちインサーキットテスターによって、■オーブン
テストでIC間のパターンチエツクを除くコネクタ間の
チエツク等を行ない、■全ネットをショートテストして
パターンのショートやブリッジのチエツクをする。That is, by using an in-circuit tester, 1) an oven test is performed to check between connectors, excluding a pattern check between ICs, and 2) a short test is performed on all nets to check for pattern shorts and bridges.
パターンチエツク、およびハンダ不良をテストしたい特
定のICにおいて、I C−A以下の各ICI lに順
次ショート用パッケージlを被せ、各rc11の全ビン
をショートさせる。これによって例えばI C−Aにシ
ョートプログラムを適用し、さらに判定結果がNoであ
ると、4 。In a specific IC to be tested for pattern check and solder defects, a shorting package l is sequentially placed over each ICI l below IC-A, and all the bins of each rc11 are short-circuited. For example, if the short program is applied to ICA and the determination result is No, then 4.
どのビンがパターン切れかも判明するので、例えば3ビ
ンがパターン切れ(接触不良)であることを印字して検
査を終了する。Since it is also known which bin has a broken pattern, it is printed that, for example, 3 bins have a broken pattern (poor contact), and the inspection is completed.
この実施例では、ICI 1が不良でないときのパター
ン切れや接触不良が簡単に検出でき、手間のかかるIC
テストを省略して迅速に検査することができる。In this example, pattern breakage and contact failure when ICI 1 is not defective can be easily detected, and IC
Tests can be omitted and inspection can be done quickly.
[発明の効果]
この発明のIC実装ボードの検査方法は以上のように構
成したので、従来困難であった実装置Cまでのパターン
切れやハンダ不良等のパターンチエツクが可能となり、
良品ICを交換することなくこれらのパターン上の欠陥
をチエツクして不良箇所を明確にすることができ、IC
実装ボードの検査時間を大幅に短縮することができた。[Effects of the Invention] Since the method for inspecting an IC mounting board of the present invention is configured as described above, it is now possible to check patterns for pattern breaks and solder defects up to the actual device C, which was difficult in the past.
It is possible to check for defects on these patterns and clarify the defective parts without replacing the good IC.
We were able to significantly shorten the inspection time for mounted boards.
また、今までのようにパターンチエツクするためにテス
ター本体のビン数を増加する必要もない。Furthermore, there is no need to increase the number of bins in the tester body for pattern checking as in the past.
第1図はこの発明のIC実装ボードの検査方法に使用さ
れるショート用パッケージの一例を示す斜視図、第2図
および第3図は他の例を示す斜視図、また第4図ないし
第6図は検査対象のIC実装ボードの要部を示す平面図
および斜視図、第7図および第8図はこの発明のIC実
装ボードの検査方法のそれぞれ実施例を示すフローチャ
ートである。
1・・・ショート用パッケージ
2・・・押圧板 3・・・プローブ4・・・
ガイド孔 5・・・ガイド板6・・・貫通孔
7・・・スライドガイド8・・・コイルバ
ネ
11・・・IC12・・・ビン
21・・・IC実装ボード 22・・・保持基板第
図
第
図
第
図
第
図
八にFIG. 1 is a perspective view showing an example of a short circuit package used in the IC mounting board inspection method of the present invention, FIGS. 2 and 3 are perspective views showing other examples, and FIGS. The figures are a plan view and a perspective view showing essential parts of an IC mounting board to be inspected, and FIGS. 7 and 8 are flowcharts each showing an embodiment of the method for inspecting an IC mounting board of the present invention. 1...Short package 2...Press plate 3...Probe 4...
Guide hole 5...Guide plate 6...Through hole 7...Slide guide 8...Coil spring 11...IC12...Bin 21...IC mounting board 22...Holding board Fig. Figure 8
Claims (1)
ッケージを被せ、IC実装ボードの回路に通電して上記
ショート用パッケージで被覆したICのハンダ不良およ
びICまでの回路パターンを検査する工程と、上記IC
を検査する工程とを有することを特徴とするIC実装ボ
ードの検査方法。1. A step of covering an IC mounted on an IC mounting board with a shorting package, and energizing the circuit of the IC mounting board to inspect the solder defects of the IC covered with the shorting package and the circuit pattern up to the IC; The above IC
1. A method for inspecting an IC mounting board, comprising the step of inspecting.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1284023A JP2717115B2 (en) | 1989-10-30 | 1989-10-30 | Inspection method of IC mounting board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1284023A JP2717115B2 (en) | 1989-10-30 | 1989-10-30 | Inspection method of IC mounting board |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9086278A Division JPH1038951A (en) | 1997-04-04 | 1997-04-04 | Inspection method for ic mounting board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03144380A true JPH03144380A (en) | 1991-06-19 |
| JP2717115B2 JP2717115B2 (en) | 1998-02-18 |
Family
ID=17673306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1284023A Expired - Fee Related JP2717115B2 (en) | 1989-10-30 | 1989-10-30 | Inspection method of IC mounting board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2717115B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027139A (en) * | 1983-07-25 | 1985-02-12 | Fujitsu Ltd | Method for inspecting connection between package and printed board |
-
1989
- 1989-10-30 JP JP1284023A patent/JP2717115B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027139A (en) * | 1983-07-25 | 1985-02-12 | Fujitsu Ltd | Method for inspecting connection between package and printed board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2717115B2 (en) | 1998-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Houdek et al. | Inspection and testing methods for PCBs: An overview | |
| US6326797B2 (en) | Apparatus and method for evaluating printed circuit board assembly manufacturing processes | |
| KR100652421B1 (en) | Donut type parallel probe card and wafer inspection method using the same | |
| KR20090031663A (en) | Board inspection method and board inspection apparatus | |
| JPH03144380A (en) | Inspection of ic mounted board | |
| JP2005315775A (en) | Four-terminal inspection method and single-terminal inspection jig using a single-sided moving probe | |
| JPH07104026A (en) | Soldering defect detection method for mounted components | |
| JP2006165325A (en) | Wiring structure of substrate mounted with IC package, and method of inspecting electrical connection failure | |
| JPH04315068A (en) | Apparatus for inspecting printed circuit board | |
| JPH1038951A (en) | Inspection method for ic mounting board | |
| JP2000171512A (en) | Continuity inspection device for printed wiring boards | |
| JP2014020815A (en) | Substrate inspection device and substrate inspection method | |
| JP3147855B2 (en) | Inspection method for mounting boards | |
| US20030197514A1 (en) | System and method for testing a printed circuit board by employing a ceramic substrate with micro-probes formed on the ceramic substrate | |
| JP2928121B2 (en) | IC socket inspection device | |
| KR20050067759A (en) | A semiconductor test device | |
| JP2591453B2 (en) | Burn-in board inspection apparatus and burn-in board inspection method | |
| JPH0287082A (en) | In-circuit tester with probe pin contact failure determination function | |
| JP2575640Y2 (en) | Semiconductor device inspection equipment | |
| JP4490005B2 (en) | Printed circuit board test method and test apparatus | |
| KR0176519B1 (en) | QEP, IC inspection device and inspection method | |
| Nguyen et al. | Printed circuit board assembly test process and design for testability | |
| JP5495303B2 (en) | Semiconductor module and semiconductor module inspection method | |
| KR20050068118A (en) | Method for testing the needle of probe card | |
| JPH10104301A (en) | Method for inspecting package substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |