JPH03145108A - Capacitor and manufacture thereof - Google Patents
Capacitor and manufacture thereofInfo
- Publication number
- JPH03145108A JPH03145108A JP1283651A JP28365189A JPH03145108A JP H03145108 A JPH03145108 A JP H03145108A JP 1283651 A JP1283651 A JP 1283651A JP 28365189 A JP28365189 A JP 28365189A JP H03145108 A JPH03145108 A JP H03145108A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- capacitor
- constant region
- capacitance
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
Abstract
Description
【発明の詳細な説明】
髪簾よ旦剋里透1
本発明はコンデンサ、より詳しくは粒界絶縁型のセラミ
ック基板に上下一対の電極が形成されたコンデンサ及び
その製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a capacitor, and more particularly, to a capacitor in which a pair of upper and lower electrodes are formed on a grain boundary insulated ceramic substrate, and a method for manufacturing the same.
鎧産皮瓜支土立韮遷
結晶粒界に絶縁層を形成した半導体セラミックは、−M
に大きな誘電率を有する。そして、このような半導体セ
ラミックを用いれば大きな容量を有するコンデンサが得
られる。The semiconductor ceramic in which an insulating layer is formed on the grain boundaries of the crystal grains is -M.
It has a large dielectric constant. If such a semiconductor ceramic is used, a capacitor with a large capacity can be obtained.
第4図はこの種コンデンサの断面図を示したものであっ
て、該コンデンサは、粒界絶縁型のセラミック基板51
の表裏両面に上下一対の電極52a、52bが形成され
て構成されている。FIG. 4 shows a cross-sectional view of this type of capacitor, which includes a grain-boundary insulated ceramic substrate 51.
A pair of upper and lower electrodes 52a and 52b are formed on both the front and back surfaces of the board.
セラミック基板51を形成するセラミック原料としては
、従来からチタン酸バリウム(BaTiOs)を主成分
としたちのが広く使用されている。As a ceramic raw material for forming the ceramic substrate 51, materials containing barium titanate (BaTiOs) as a main component have been widely used.
しかし、このBaTiOsを主成分としたコンデンサは
、誘電率が約70,000とかなり大きいものの、誘電
損失が5〜6%(lkHz)と大きく、さらに静電容量
の温度変化率も20℃を基準とした場合、−25〜+8
5℃の範囲において±50%と大きいという欠点がある
。However, although this BaTiOs-based capacitor has a fairly large dielectric constant of about 70,000, it has a large dielectric loss of 5 to 6% (lkHz), and the rate of change of capacitance with temperature is based on 20°C. In this case, -25 to +8
It has the disadvantage that it is as large as ±50% in the range of 5°C.
そこで、近年においては、誘電損失や静電容量の温度変
化率等、誘電特性の改良を試みたちのとして、チタン酸
ストロンチウム(SrTiOs)を主成分としたコンデ
ンサが開発されてきている。Therefore, in recent years, capacitors containing strontium titanate (SrTiOs) as a main component have been developed in an attempt to improve dielectric properties such as dielectric loss and temperature change rate of capacitance.
前記SrT i Osを主成分としたセラミックコンデ
ンサにおいては、誘電損失が0.5%程度と小さくなり
、また静電容量の温度変化率も20℃を基準とした場合
、−25〜+85℃の範囲において±15%以内となる
。In the ceramic capacitor mainly composed of SrTiOs, the dielectric loss is as small as about 0.5%, and the temperature change rate of capacitance is in the range of -25 to +85°C when 20°C is the standard. within ±15%.
しかし、該SrT i Oa系コンデンサは、結晶粒径
が50μm〜100μmと大きく、誘電率は平均結晶粒
径に略比例して大きくなるため、約109,000程度
の高誘電率を有するコンデンサが得られる一方、誘電率
のバラツキも平均結晶粒径に略比例して大きくなる。す
なわち、該5rTiO,系コンデンサにおいては、Ba
TiO3系コンデンサに比べ誘電損失や静電容量の温度
変化率は改善される一方、誘電率のバラツキが大きくな
るため、コンデンサとしての静電容量のバラツキが大き
くなるという課題があった。However, the SrT i Oa capacitor has a large crystal grain size of 50 μm to 100 μm, and the dielectric constant increases approximately in proportion to the average crystal grain size, so it is difficult to obtain a capacitor with a high dielectric constant of about 109,000. On the other hand, the variation in dielectric constant also increases approximately in proportion to the average crystal grain size. That is, in the 5rTiO type capacitor, Ba
Although the dielectric loss and the temperature change rate of capacitance are improved compared to TiO3-based capacitors, the variation in dielectric constant becomes larger, so there is a problem that the variation in capacitance as a capacitor increases.
本発明はこのような課題に鑑み、誘電率のバラツキを少
なくし、より一層優れた誘電特性を有するコンデンサ及
びその製造方法を提供することを目的としている。In view of these problems, it is an object of the present invention to provide a capacitor that reduces variations in dielectric constant and has even better dielectric properties, and a method for manufacturing the same.
喋 ゛するための 1
上記目的を達成するために本発明に係るコンデンサにあ
っては、粒界絶縁型のセラミック基板に上下一対の電極
が形成されたコンデンサにおいて、前記セラミック基板
が、半導体化された高誘電率領域と、絶縁体化された低
誘電率領域とから構成され、該低誘電率領域により静電
容量の微調整がなされていることを特徴としている。In order to achieve the above object, a capacitor according to the present invention is a capacitor in which a pair of upper and lower electrodes are formed on a grain boundary insulated ceramic substrate, in which the ceramic substrate is made into a semiconductor. It consists of a high dielectric constant region and a low dielectric constant region made into an insulator, and is characterized in that the capacitance is finely adjusted by the low dielectric constant region.
また、本発明に係るコンデンサの製造方法は、半導体化
剤を含有したセラミック成形体の表面の一部にAug
Os 、SiO2,Mgoのうち少なくとも一種類以上
の成分を含有した絶縁化ペーストを塗布する工程と、該
絶縁化ペーストが塗布された前記セラミック成形体を焼
成して焼結体を得る工程と、該焼結体に電極を形成する
工程とを含んでいることを特徴としている。Further, in the method for manufacturing a capacitor according to the present invention, Aug.
a step of applying an insulating paste containing at least one component selected from Os, SiO2, and Mgo; a step of firing the ceramic molded body coated with the insulating paste to obtain a sintered body; The method is characterized in that it includes a step of forming an electrode on the sintered body.
毘里
上記構成によれば、セラミック基板が、半導体化された
高誘電率領域と、絶縁体化された低誘電率領域とから構
成されているので、所定の静電容量の大部分は前記高誘
電率領域から得られる。そして誘電率の低い低誘電率領
域で静電容量の微調整がなされているので、静電容量の
バラツキが少ないコンデンサが得られる。Biri According to the above configuration, since the ceramic substrate is composed of a high dielectric constant region made into a semiconductor and a low dielectric constant region made into an insulator, most of the predetermined capacitance is in the high dielectric constant region made into a semiconductor. Obtained from the dielectric constant region. Since the capacitance is finely adjusted in the low dielectric constant region, a capacitor with less variation in capacitance can be obtained.
また、上記したコンデンサの製造方法によれば、AQm
Os 、S i Os 、MgOのうち少なくとも一
種類以上の成分を含む絶縁化ペーストをセラミック成形
体の表面の一部に塗布し、その後焼成を施すことによっ
て高誘電率領域と低誘電率領域とが混在したセラミック
基板(焼結体)が得られ、さらに該焼結体に電極を形成
することにより誘電特性の優れたコンデンサが容易に製
造される。Further, according to the above-described capacitor manufacturing method, AQm
A high dielectric constant region and a low dielectric constant region are formed by applying an insulating paste containing at least one component selected from Os, SiOs, and MgO to a part of the surface of the ceramic molded body, and then firing it. A mixed ceramic substrate (sintered body) is obtained, and by further forming electrodes on the sintered body, a capacitor with excellent dielectric properties can be easily manufactured.
東鳳困 以下、本発明に係る実施例を図面に基づき詳説する。Higashihogaku Hereinafter, embodiments of the present invention will be explained in detail based on the drawings.
第1図及び第2図において、1は本発明に係るコンデン
サの一実施例を示した誘電体セラミックコンデンサであ
って、該コンデンサ1は、セラミック基板2と、該セラ
ミック基板2の表裏両面に形成された上下一対の電極3
a、31)とから構成されている。In FIGS. 1 and 2, reference numeral 1 denotes a dielectric ceramic capacitor showing an embodiment of the capacitor according to the present invention, and the capacitor 1 includes a ceramic substrate 2 and a ceramic substrate formed on both the front and back surfaces of the ceramic substrate 2. A pair of upper and lower electrodes 3
a, 31).
電極3a、3bは、Ag、Cu等の導電性金属で形成さ
れている。The electrodes 3a and 3b are made of conductive metal such as Ag and Cu.
セラミック基板2は、高誘電率領域4と、低誘電率領域
5とから構成されており、高誘電率領域4は、5rTi
Oa 、BaTiO2等のセラミック原料を主成分とす
るセラミック成形体が焼成されてなり、半導体化されて
いる。また、低誘電率領域5は、表面に絶縁化ペースト
か塗布されたセラミック成形体が焼成されてなり、半導
体化されることなく焼結し、絶縁体化されている。The ceramic substrate 2 is composed of a high dielectric constant region 4 and a low dielectric constant region 5, and the high dielectric constant region 4 is made of 5rTi.
A ceramic molded body whose main component is a ceramic raw material such as Oa, BaTiO2, etc. is fired and turned into a semiconductor. Further, the low dielectric constant region 5 is formed by firing a ceramic molded body whose surface is coated with an insulating paste, and is sintered and made into an insulator without being made into a semiconductor.
低誘電率領域5は静電容量を微調整するために形成され
るものであって、本実施例では、高誘電率領域4の端面
に形成されているが、セラミック基板2の一部に形成さ
れていればよい。The low dielectric constant region 5 is formed to finely adjust the capacitance, and in this embodiment, it is formed on the end face of the high dielectric constant region 4, but it is formed on a part of the ceramic substrate 2. It would be fine if it had been done.
次に、上記コンデンサの製造方法を第3図に基づいて詳
述する。Next, the method for manufacturing the capacitor described above will be explained in detail based on FIG.
CI)まずセラミック成形体を製造する。CI) First, a ceramic molded body is manufactured.
セラミック原料の半導体化に寄与する原子価制御剤(例
えばLa、Dy、Nd、Y、Nb。Valence control agents (e.g. La, Dy, Nd, Y, Nb) that contribute to converting ceramic raw materials into semiconductors.
Ta、Er、Gd、Ho、Ceなどの酸化物)及びセラ
ミックの性質の改良や特性の安定化などの作用をなす焼
結助剤(Cu、Mnなどの酸化物)を所定のセラミック
原料に混入させた後、プレス成形または押し出し成形に
よりシート状の成形体を作製する。Oxides such as Ta, Er, Gd, Ho, Ce, etc.) and sintering aids (oxides such as Cu, Mn, etc.) that act to improve and stabilize the properties of ceramics are mixed into specified ceramic raw materials. After that, a sheet-like molded body is produced by press molding or extrusion molding.
次に、金型ブレスによって、このシート状の成形体を所
定の形状にプレスする。Next, this sheet-like molded body is pressed into a predetermined shape using a mold press.
ここで、セラミック原料としては、例えば、BaTiO
s 、5rTiOa、(Ba、5r)(Ti、5n)O
x系複合酸化物(固溶体を含む)、(Ba、5r)Ti
es系複合酸化物(固溶体を含む)、(Mg、Sr、C
a)Ties系複合酸化物(固溶体を含む)、(S r
、 P b) T i Os系複合酸化物(固溶体を含
む)、(Sr、Ca)Ti○、系複合酸化物(固溶体を
含むLFei O3、ZnO,S is N4などの誘
電体成分の1種または2種以上を用いる。Here, as the ceramic raw material, for example, BaTiO
s, 5rTiOa, (Ba, 5r)(Ti, 5n)O
x-based composite oxide (including solid solution), (Ba, 5r)Ti
es-based composite oxide (including solid solution), (Mg, Sr, C
a) Ties-based composite oxide (including solid solution), (S r
, Pb) TiOs-based composite oxide (including solid solution), (Sr, Ca)Ti○, one type of dielectric component such as LFei O3, ZnO, Sis N4, etc. Use two or more types.
(II)次に、セラミック成形体の表面の一部に絶縁化
ペーストを塗布する。(II) Next, an insulating paste is applied to a part of the surface of the ceramic molded body.
該絶縁化ペーストは、所定の静電容量に対するバラツキ
をできるだけ抑制するための低誘電率領域を形成するた
めのものであって、セラミック成形体の端面あるいは中
間部等、セラミック成形体の表面の一部に塗布する。The insulating paste is used to form a low dielectric constant region in order to suppress variations in capacitance as much as possible, and is used to form a low dielectric constant region on a part of the surface of the ceramic molded body, such as the end face or middle part of the ceramic molded body. Apply to the area.
また、絶縁化ペーストとしては、上記低誘電率領域の形
成に適するものとしてA、LOa、5iOs 、MgO
のうち少なくとも一種類以上の成分を含有したものが使
用される。Insulating pastes suitable for forming the above-mentioned low dielectric constant region include A, LOa, 5iOs, and MgO.
Among them, those containing at least one kind of component are used.
(III )次に、これを−次焼成する。(III) Next, this is subjected to second firing.
表面の一部に絶縁化ペーストが塗布された前記セラミッ
ク成形体を還元雰囲気中(H*:1〜15vo1%、N
a : 99〜85 vo1%)において、1400
−1540℃の温度で4〜6時間焼成を行い、焼結体を
得る。そして、この−次焼成により、絶縁化ペーストの
塗布されていない部分は半導体化され、結晶粒の成長が
促進されて高誘電率領域4が形成されると共に、絶縁化
ペーストの塗布された部分は結晶粒の成長が抑制され、
半導体化されることなく絶縁体化された低誘電率領域5
が形成される。The ceramic molded body having an insulating paste applied to a part of its surface was heated in a reducing atmosphere (H*: 1 to 15 vol%, N
a: 99-85 vo1%), 1400
Firing is performed at a temperature of -1540°C for 4 to 6 hours to obtain a sintered body. By this second firing, the parts to which the insulating paste is not applied are converted into semiconductors, the growth of crystal grains is promoted, and high dielectric constant regions 4 are formed, and the parts to which the insulating paste is applied are made into semiconductors. Growth of crystal grains is suppressed,
Low dielectric constant region 5 that is made into an insulator without being made into a semiconductor
is formed.
(+V )次いで、この焼結体表面に添加剤として金属
酸化物(例えばBia03.CuO、NaaO,Mn0
a 、Tにlx Oa 、Pbo、Nag Os、Zn
Oなど)を塗布する。(+V) Next, a metal oxide (e.g. Bia03.CuO, NaaO, Mn0
a, T to lx Oa, Pbo, Nag Os, Zn
O, etc.).
この添加剤は、粒界の絶縁層化を円滑に進行させて所望
の誘電特性を有するセラミックコンデンサを得るために
添加される。This additive is added to smoothly form an insulating layer at grain boundaries to obtain a ceramic capacitor having desired dielectric properties.
(V)次に、これに二次焼成を施す。(V) Next, this is subjected to secondary firing.
大気中、1000〜1300℃の温度範囲で、熱処理を
行なう。この二次焼成により、高誘電率領域4中の結晶
間に上記添加剤が拡散し、結晶粒界が絶縁化され、粒界
絶縁層が形成される。Heat treatment is performed in the air at a temperature range of 1000 to 1300°C. By this secondary firing, the additive is diffused between the crystals in the high dielectric constant region 4, the grain boundaries are insulated, and a grain boundary insulating layer is formed.
(Vl)次に、スクリーン印刷等によりセラミック基板
2の表裏両面に導電性の金属ペーストを塗布した後焼き
付けを行ない、電極3a、3bを形成してセラミックコ
ンデンサの製造を完了する。(Vl) Next, a conductive metal paste is applied to both the front and back surfaces of the ceramic substrate 2 by screen printing or the like, and then baked to form the electrodes 3a and 3b, completing the production of the ceramic capacitor.
ここで、前記金属ペーストとしてはAg、Au、Zn又
はNiのうち少なくと61種類を含有したちのを使用す
る。但し、電気特性等を考慮するとAgを使用するのが
最も望ましい。また、前記金属ペーストの焼き付けは大
気中、700〜900℃の温度で行なう。Here, the metal paste used includes at least 61 types of Ag, Au, Zn, or Ni. However, in consideration of electrical characteristics etc., it is most desirable to use Ag. Further, the metal paste is baked in the atmosphere at a temperature of 700 to 900°C.
このように形成されたコンデンサにおいては、所定の静
電容量のうち、高誘電率領域4で大部分の静電容量が得
られ、低誘電率領域5から得られる静電容量は小さい。In the capacitor formed in this manner, most of the predetermined capacitance is obtained in the high dielectric constant region 4, and the capacitance obtained from the low dielectric constant region 5 is small.
すなわち、低誘電率領域5とこの低誘電率領域5の表裏
両面部分に位置する電極3a、3bとから得られる静電
容量は小さいため、低誘電率領域5で静電容量の微調整
がなされることとなり、静電容量のバラツキの少ないコ
ンデンサが得られる。つまり、高誘電率領域4と低誘電
率領域5とが混在したセラミック基板2を作製すること
により、静電容量が大きく、しがち静電容量のバラツキ
の小さいコンデンサを得ることができる。That is, since the capacitance obtained from the low dielectric constant region 5 and the electrodes 3a and 3b located on both the front and back surfaces of the low dielectric constant region 5 is small, the capacitance is finely adjusted in the low dielectric constant region 5. Therefore, a capacitor with less variation in capacitance can be obtained. That is, by manufacturing the ceramic substrate 2 in which the high dielectric constant region 4 and the low dielectric constant region 5 are mixed, a capacitor having a large capacitance and a small variation in capacitance can be obtained.
次に、上記(I)〜(Vl)の工程に基づき5rTi○
、系セラミックコンデンサを製造した具体例について説
明する。Next, based on the steps (I) to (Vl) above, 5rTi○
A specific example of manufacturing a ceramic capacitor based on the following will be described.
セラミック原料を所定の組成比に調合する。Mix ceramic raw materials to a predetermined composition ratio.
すなわち、セラミック原料としてT i O*、SrO
,CaOを主成分として使用し、その組成比がTi0z
50.0〜52.0 mo1%、5rO40,0〜5
0.0 mo1%、Ca0O〜10.0mo1%となる
ように調合した。That is, T i O*, SrO as ceramic raw materials
, CaO is used as the main component, and its composition ratio is Ti0z
50.0-52.0 mo1%, 5rO40.0-5
The content was adjusted to 0.0 mo1% and Ca0O to 10.0 mo1%.
次いで、上記セラミック原料に、原子価制御剤としてN
bi Os 、Y20s等をO,1〜0.5mo1%、
焼結助剤としてCuO5M n O*等を0.05〜0
.4 rno1%程度混入させた後、バインダ、水、分
散剤と共にこれらを混線した。そしてこの後、プレス成
形又は押し出し成形により、シート状のセラミック成形
体を作製した。Next, N is added to the ceramic raw material as a valence control agent.
biOs, Y20s, etc., O, 1-0.5mol1%,
CuO5MnO* etc. as a sintering aid from 0.05 to 0
.. 4. After mixing approximately 1% of rno, these were mixed together with a binder, water, and a dispersant. Thereafter, a sheet-like ceramic molded body was produced by press molding or extrusion molding.
さらにこの後、金型ブレスによってシート状の成形体を
プレスし、所定形状のセラミック成形体を作製した。Furthermore, after this, the sheet-like molded body was pressed using a mold press to produce a ceramic molded body of a predetermined shape.
次に、Af220s 、5iOa 、MgOのうち少な
くとも一種類以上の成分を含有した絶縁化ペーストを前
記セラミック成形体の表面の一部に塗布した。Next, an insulating paste containing at least one component selected from Af220s, 5iOa, and MgO was applied to a part of the surface of the ceramic molded body.
そしてこの後、前記絶縁化ペーストが塗布されたセラミ
ック成形体を還元雰囲気中CH2:1〜15vo1%、
l’L2 : 99ン85vo1%)において140
0〜1540℃の温度で4〜6時間、−次焼成を行ない
、焼結体を得た。After that, the ceramic molded body coated with the insulating paste was heated in a reducing atmosphere with CH2:1 to 15vo1%.
l'L2: 140 at 99n85vo1%)
Secondary firing was performed at a temperature of 0 to 1540°C for 4 to 6 hours to obtain a sintered body.
前記−次焼成後、この焼結体の断面をSEMで観察した
ところ、前記絶縁化ペーストの塗布された部分は、結晶
粒径が2μm〜4umであり、前記絶縁化ペーストが塗
布されなかった部分は、結晶粒径が50μm〜200μ
mであった。すなわち、前記絶縁化ペーストの塗布され
た部分は、結晶粒が成長せず、絶縁体化されて低誘電率
領域5を形成する。一方、前記絶縁化ペーストの塗布さ
れなかった部分は結晶粒が成長して半導体化され、高誘
電率領域4を形成する。尚、低誘電率領域5の誘電率は
300−1,500程度であり、高誘電率領域4の誘電
率は、50,000〜150.000程度であった。When the cross section of this sintered body was observed with an SEM after the second firing, it was found that the portion where the insulating paste was applied had a crystal grain size of 2 μm to 4 μm, and the portion where the insulating paste was not applied was found to be has a crystal grain size of 50 μm to 200 μm
It was m. That is, in the area where the insulating paste is applied, crystal grains do not grow, and the area becomes an insulator and forms the low dielectric constant region 5. On the other hand, crystal grains grow in the portions to which the insulating paste is not applied and are converted into semiconductors, forming high dielectric constant regions 4. Note that the dielectric constant of the low dielectric constant region 5 was about 300-1,500, and the dielectric constant of the high dielectric constant region 4 was about 50,000 to 150,000.
次に、これにB is Ox 、Cub、Nag O等
の混合ペースト(添加剤)を塗布した後、二次焼成を行
なう、この二次焼成の条件は、温度1000〜1300
℃、焼成時間は約1時間である。そして、この二次焼成
により、高誘電率領域4中の結晶間に前記添加剤成分の
イオンが拡散し結晶粒界が絶縁化され、粒界絶縁層が形
成される。Next, after applying a mixed paste (additives) such as B is Ox, Cub, Nag O, etc., secondary firing is performed.The conditions for this secondary firing are a temperature of 1000 to 1300.
℃, and the firing time is about 1 hour. By this secondary firing, ions of the additive component diffuse between the crystals in the high dielectric constant region 4, insulating the grain boundaries and forming a grain boundary insulating layer.
次いで、所定の静電容量が得られるように、金属ペース
トとしてのAgペーストをセラミック基板2の表裏両面
に塗布し、その後焼き付けを行なって電極3a、3bを
形成しセラミックコンデンサ1を製造した。尚、焼き付
けは大気中、700〜900℃の温度で行なった。Next, Ag paste as a metal paste was applied to both the front and back surfaces of the ceramic substrate 2 so as to obtain a predetermined capacitance, and then baked to form the electrodes 3a and 3b, thereby manufacturing the ceramic capacitor 1. Incidentally, the baking was performed in the air at a temperature of 700 to 900°C.
第1表は絶縁化ペーストの組成比を種々変えてセラミッ
クコンデンサlを形成した場合の誘電特性(誘電率、誘
電損失、静電容量の温度変化率、静電容量のバラツキ)
を低誘電率領域5が形成されていない従来例(第4図)
と共に示したちのである。ここで、誘電率ε2誘電損失
tanδ(%)は1kHz、1vの交流電圧下で測定し
た値から求めた。また、絶縁抵抗率ρは、直流電圧25
Vを1分間印加した後の電流値から求めた。さらに、静
電容量の温度変化率(%)は、−25℃に冷却した時及
び+85℃に昇温させた時の静電容量を測定し、+25
℃の時の静電容量と比較してその差から算出した。Table 1 shows the dielectric properties (permittivity, dielectric loss, temperature change rate of capacitance, variation in capacitance) when ceramic capacitors are formed by varying the composition ratio of the insulating paste.
A conventional example in which the low dielectric constant region 5 is not formed (Fig. 4)
This is what I showed along with it. Here, the dielectric constant ε2 and the dielectric loss tan δ (%) were determined from values measured under an alternating current voltage of 1 kHz and 1 V. In addition, the insulation resistivity ρ is the DC voltage 25
It was determined from the current value after applying V for 1 minute. Furthermore, the temperature change rate (%) of capacitance is determined by measuring the capacitance when cooled to -25°C and when heated to +85°C.
It was calculated from the difference between the capacitance and the capacitance at ℃.
(以下、余白)
No、1−No、6は、絶縁化ペーストがAffa O
s 、 S i Ox 、 MgOあルイハコレラノ混
合物で構成された場合を示しており、No、7〜No、
12は、上記AI2*Os等にM n COsが混入さ
れた場合を示しており、No、13〜No、16は、上
記Aal!os等にBit○、が混入されている場合を
示している。(Hereinafter, blank space) No. 1-No. 6, the insulating paste is Affa O
s, SiOx, and MgO are shown. No. 7 to No.
12 shows the case where M n COs is mixed into the above-mentioned AI2*Os, etc., and No. 13 to No. 16 show the case where M n COs is mixed into the above-mentioned Aal! This shows a case where Bit○ is mixed in the OS etc.
No、17は、従来例であって、セラミック基板2に低
誘電率領域5が形成されていない場合を示している(第
4図参照)。No. 17 is a conventional example in which the low dielectric constant region 5 is not formed on the ceramic substrate 2 (see FIG. 4).
この第1表から明らかなように、本発明に係るコンデン
サ(No、1〜No、16)においては、誘電損失が0
.7%以下、絶縁抵抗率が1.3X10”Ω・cm以上
であり、かつ静電容量の温度変化率が±10.5%以内
と良好な誘電特性を示すと共に、静電容量のバラツキも
従来例のコンデンサ(No、17)と比べ抑制されてい
ることが判る。As is clear from Table 1, the capacitors (No. 1 to No. 16) according to the present invention have a dielectric loss of 0.
.. 7% or less, insulation resistivity is 1.3 x 10"Ω・cm or more, and the temperature change rate of capacitance is within ±10.5%, showing good dielectric properties, and the variation in capacitance is also lower than conventional It can be seen that this is suppressed compared to the example capacitor (No. 17).
また、Mn化合物を含有した絶縁化ペーストな使用した
場合においては、絶縁抵抗率ρの向上が顕著であること
が併せて判明した。It has also been found that when an insulating paste containing a Mn compound is used, the insulation resistivity ρ is significantly improved.
尚、本発明は上記実施例に限定されることはなく、要旨
を逸脱しない範囲において変更可能である。また、セラ
ミック原料についても5rTiO8系のちのに限られる
ことはなく、BaTiO3系やその他のセラミック原料
を使用しても本発明の所期の目的を達成することができ
る。It should be noted that the present invention is not limited to the above-mentioned embodiments, and can be modified without departing from the spirit of the invention. Further, the ceramic raw material is not limited to the 5rTiO8 type, and the intended purpose of the present invention can be achieved even if BaTiO3 type or other ceramic raw materials are used.
及亘公亘呈
以上詳述したように本発明に係るコンデンサにあっては
、粒界絶線型のセラミック基板に上下一対の電極が形成
されたコンデンサにおいて、前記セラミック基板が、半
導体化された高誘電率領域と、絶縁体化された低誘電率
領域とから構成されているので、所定の静電容量の大部
分は前記高誘電率領域から得られる。そして、誘電率の
低い低誘電率領域で静電容量の微調整がなされているの
で、静電容量のバラツキが少ないコンデンサを得ること
ができる。したがって、誘電率が大きく、しかも誘電損
失等の誘電特性に優れた静電容量のバラツキの少ないコ
ンデンサを得ることができる。As detailed above, in the capacitor according to the present invention, in the capacitor in which a pair of upper and lower electrodes are formed on a grain-boundary isolated ceramic substrate, the ceramic substrate is Since it is composed of a dielectric constant region and a low dielectric constant region made into an insulator, most of the predetermined capacitance is obtained from the high dielectric constant region. Further, since the capacitance is finely adjusted in the low dielectric constant region, it is possible to obtain a capacitor with less variation in capacitance. Therefore, a capacitor having a large dielectric constant, excellent dielectric properties such as dielectric loss, and less variation in capacitance can be obtained.
また、低誘電率領域と高誘電率領域とが混在した上記セ
ラミック基板は、AgaOs、5toz、Mgoのうち
少なくとも一種類以上の成分を含む絶縁化ペーストをセ
ラミック成形体の表面の一部に塗布した後、焼成するこ
とにより容易に得られ、該セラミック基板(焼結体)に
電極を形成することによって、上記コンデンサを簡単か
つ容易に製造することができる。Further, the above-mentioned ceramic substrate in which a low dielectric constant region and a high dielectric constant region are mixed is obtained by applying an insulating paste containing at least one component among AgaOs, 5toz, and Mgo to a part of the surface of the ceramic molded body. After that, the capacitor can be easily produced by forming electrodes on the ceramic substrate (sintered body).
しかも、従来のコンデンサの組成を変更することなく、
セラミック基板の表面の一部に絶縁化ペーストを塗布す
る工程を付加するだけで簡単かつ容易に優れたコンデン
サを製造することができる。Moreover, without changing the composition of conventional capacitors,
An excellent capacitor can be simply and easily manufactured by simply adding a step of applying an insulating paste to a part of the surface of the ceramic substrate.
第1図は本発明に係るコンデンサの一実施例を示す第2
図におけるエーエ線断面図、第2図は本発明に係るコン
デンサの一実施例を示す平面図、第3図は本発明に係る
コンデンサの製造方法を説明するための製造工程図、第
4図は従来のコンデンサを示す断面図である。
2・・・セラミック基板、3a、3b・・・電極、4・
・・高誘電率領域、5・・・低誘電率領域。FIG. 1 shows a second embodiment of a capacitor according to the present invention.
2 is a plan view showing an embodiment of the capacitor according to the present invention, FIG. 3 is a manufacturing process diagram for explaining the manufacturing method of the capacitor according to the present invention, and FIG. FIG. 2 is a cross-sectional view showing a conventional capacitor. 2... Ceramic substrate, 3a, 3b... Electrode, 4...
...High dielectric constant region, 5...Low dielectric constant region.
Claims (2)
形成されたコンデンサにおいて、前記セラミック基板が
、半導体化された高誘電率領域と、絶縁体化された低誘
電率領域とから構成され、該低誘電率領域により静電容
量の微調整がなされていることを特徴とするコンデンサ
。(1) In a capacitor in which a pair of upper and lower electrodes are formed on a grain-boundary insulated ceramic substrate, the ceramic substrate is composed of a high dielectric constant region made into a semiconductor and a low dielectric constant region made into an insulator. , a capacitor characterized in that capacitance is finely adjusted by the low dielectric constant region.
一部にAl_2O_3、SiO_2、MgOのうち少な
くとも一種類以上の分を含有した絶縁化ペーストを塗布
する工程と、 該絶縁化ペーストが塗布された前記セラミック成形体を
焼成して焼結体を得る工程と、 該焼結体に電極を形成する工程と。 を含んでいることを特徴とするコンデンサの製造方法。(2) a step of applying an insulating paste containing at least one of Al_2O_3, SiO_2, and MgO to a part of the surface of the ceramic molded body containing the semiconducting agent; a step of firing the ceramic molded body to obtain a sintered body; and a step of forming an electrode on the sintered body. A method for manufacturing a capacitor, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1283651A JPH03145108A (en) | 1989-10-30 | 1989-10-30 | Capacitor and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1283651A JPH03145108A (en) | 1989-10-30 | 1989-10-30 | Capacitor and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03145108A true JPH03145108A (en) | 1991-06-20 |
Family
ID=17668284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1283651A Pending JPH03145108A (en) | 1989-10-30 | 1989-10-30 | Capacitor and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03145108A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019520695A (en) * | 2016-04-18 | 2019-07-18 | イー−コンヴァート ゲーエムベーハーE−Convert Gmbh | Generator |
-
1989
- 1989-10-30 JP JP1283651A patent/JPH03145108A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019520695A (en) * | 2016-04-18 | 2019-07-18 | イー−コンヴァート ゲーエムベーハーE−Convert Gmbh | Generator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0524646B2 (en) | ||
| US4367265A (en) | Intergranular insulation type semiconductive ceramic and method of producing same | |
| JPH03145108A (en) | Capacitor and manufacture thereof | |
| JPS5820133B2 (en) | Porcelain for semiconductor porcelain capacitors and manufacturing method thereof | |
| KR100312605B1 (en) | Semiconducting ceramic and semiconducting ceramic electronic element | |
| JP2614228B2 (en) | Ceramic forming composition, semiconductor porcelain base and dielectric porcelain base using the same, and capacitor | |
| JP2681981B2 (en) | Porcelain composition for reduction-reoxidation type semiconductor capacitor | |
| JPH0332009A (en) | Capacitor and manufacture thereof | |
| JP2689439B2 (en) | Grain boundary insulation type semiconductor porcelain body | |
| JPH0521265A (en) | Capacitor manufacturing method | |
| JP2934388B2 (en) | Manufacturing method of semiconductor porcelain | |
| JPH05345663A (en) | Semiconductor ceramic and its production | |
| JP3198876B2 (en) | Semiconductor porcelain, manufacturing method thereof, and positive temperature coefficient thermistor | |
| JP2970405B2 (en) | Grain boundary insulating semiconductor porcelain composition and method for producing the same | |
| JPS633442B2 (en) | ||
| JPH0734415B2 (en) | Grain boundary insulation type semiconductor porcelain composition | |
| JP2936876B2 (en) | Semiconductor porcelain composition and method for producing the same | |
| JP2734888B2 (en) | Method for producing semiconductor porcelain composition | |
| JPH03148106A (en) | Manufacture of capacitor | |
| JPS6126207B2 (en) | ||
| JPH0311609A (en) | Composition for insulating paste | |
| JPH0561221B2 (en) | ||
| JPH0426545A (en) | Semiconductive porcelain and its manufacture | |
| JPH07240342A (en) | Capacitor | |
| JPH0761896B2 (en) | Grain boundary insulating semiconductor ceramic composition and method for producing the same |