JPH03145999A - 給電装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 発電機のエネルギが複数個の制御用半導体素子を有する
１例えば、ブリッジ型インバータや降圧型チョッパレギ
ュレータ等の電力変換装置によって変換される給電装置
に関し。

制御素子としてＦＥＴ等の電圧駆動型の半導体素子を使
用するために必要な、独立した複数の電源を簡単に実現
することを目的とし。

独立した発電用巻線をもうけておき、当該発電用巻線と
、整流回路部と、電圧安定化部とを有する構成としてい
る。

〔産業上の利用分野〕

本発明は９発電機のエネルギが、制御用半導体素子を有
する１例えば、ブリッジ型インバータや降圧型チョッパ
レギュレータ等の電力変換装置によって変換される給電
装置に関する。

〔従来の技術〕

本発明は、たとえば特願昭６３−２９２１１１号におけ
る制御用半導体素子に対する給電部を改良するためなど
に利用される。

ブリ、ジ型インバータや降圧型チョッパレギュレータ等
のスイッチング手段としてＦＥＴ等の素子の利用が可能
となって来た。これらの素子は電圧駆動型素子であるた
め、駆動回路の容量は小さくすることが可能である。し
かしソース端子に対してゲート電圧を加えることになる
ため、ソース端子がアースと共通の場合は問題ないが、
ソース端子がアースと共通でない場合には、独立した駆
動回路電源が必要となる。

例えば、第３図はブリッジ型インバータ回路図第４図は
チョッパ型レギュレータ回路図を示している。

図中５５は負荷、６は直流電源、１１ないし１５はＦＥ
Ｔを表している。

第３図図示のトランジスタＦＥＴＬＩ及びＦＥＴ１２の
ソース端子は負荷に接続されており、第４図図示のトラ
ンジスタＦＥＴ１５のソース端子もダイオードやコイル
、コンデンサ、負荷等に接続されているため、どちらも
ソース接地型の回路とならず、ゲートパルス用の電源は
各素子のソース端子を基準としたそれぞれ独立な電源が
必要となる。このため従来、−船釣にこのような素子構
成をとる場合には、　ｇｌｔＡ回路用にｉｆ！！縁トラ
アトランスたり、あるいは絶縁型のＤＣ−ＤＣコンバー
タ等を用いる必要があり、電源が大規模なものとなった
。

また第５図は第３図に示す回路の一部をバイポーラトラ
ンジスタで置き換えたブリッジ型インバータ回路図、第
６図は第４図に示す回路の一部をバイポーラトランジス
タで置き換えたチョッパ型レギュレータ回路図である。

図中、１６ないし２４はバイポーラトランジスタを表す
。装置の規模的制約のため上記電源手段が採れない場合
には例えば第５図及び第６図に示すようにバイポーラト
ランジスタ等で回路を構成するということにならざるを
得ない。

従って、バイポーラトランジスタがもちいられることか
らドライブ回路にパワーが必要であり。

また　スイッチング周波数を高くできない等の欠点があ
った。即ちＦＥＴを用いることのメリ・ントを享受でき
なかった。

〔発明が解決しようとする課題〕

上記の如く、従来の場合には、制御素子としてＦＥＴ等
を用いると独立なｔ源が必要であり、そのための電源は
大規模なものとなり、制御素子としてバイポーラトラン
ジスタ等を用いると、大きな電源容量が必要であり、ス
イッチング周波数を高くできない等の問題点があった。

本発明は９以上の問題点に鑑みてなされたものであり、
Ｆ’ＥＴを用いる回路における電源として。

独立した複数の電源を簡単に実現するようにして。

ＦＥＴを用いたインバータやレギュレータを簡易な形で
提供することを目的としている。

〔課題を解決するための手段〕

第１図は本発明の原理構成図である。

図中、３０は発電機、４０は電力変換装置。

５〇−目よ独立した発電用巻線（以下独立巻線という）
、６０−ｉは整流回路部、７０−４は電圧安定化部、８
０−ｉは制御素子、１０は発電機の主巻線を表している
。

独立巻線５０−ｉは主巻線１０とは別に独立して設けら
れた発電用巻線である。

整流回路部６０−ｉは独立巻線５０−ｉに発生した交流
電圧を直流に整流する回路である。

電圧安定化部７０−１は当該整流回路部の直流電圧を所
望の電圧値に安定させる。

〔作用〕

上記独立巻５５０−ｉおよび、整流回路部６０−１．電
圧安定化部７０−ｉによって得られた独立した直流電圧
を、Ｎ力変換装置４０の独立した直流電圧を必要とする
制御素子８０−１に印加す〔実施例〕 第２図は本発明の一実施例を示す。

図中、符号３０は発電機、６１ないし６３はブリ、ジ型
整流回路、８１ないし８５はＦＥＴ。

＋００は三相ブリッジ型整流回路、２００はチョッパ型
レギュレータ回路、３００はブリッジ型インバータ回路
、４００はチョッパ型レギュレータ回路２００及びブリ
ッジ型インバータ回路３００を制御する制御回路を表す
。

この実施例においては２発電機に設けられた主巻線に発
生した交流電圧を、三相ブリ、ジ型整流回路１００によ
って直流に整流し、この直流をチョッパ型レギュレータ
回路２００によって定電圧化して、さらに、この定電圧
化された直流をブリッジ型インバータ回路３００によっ
て交流に変換する電力変換装置に関するものである。

まず９制御回路４００が行っている制御の様態について
説明する。

ブリッジ型インバータ回路３００についてはいわゆるＰ
ＷＭ方弐のインバータ制御を行っている。ＦＥＴ８１及
び８２は、フォトサイリスタ・カプラを介して駆動され
るようになっているが。

これらのＦＥＴ８１，８２には、出力したい交流電力の
周波数の半周期ごとに秩序正しく矩形波のドライブ信号
が送られて、ＦＥＴ８１とＦＥＴ８２とが交互にオン状
態とオフ状態とを繰り返すように制御される。

一方、ＦＥＴ８３　（及び８４）は、当該ＦＥ７８３　
（８４）と対をなすＦＥＴ８１　（８２）がそれぞれオ
ン期間に高周波のいわゆるＰＷＭ信号のドライブ信号が
それぞれ入力されるようになっている。即ち、負荷５に
交番電圧を供給する。

チョッパ型レギュレータ回路２００においては。

負荷５に印加される電圧を検出して、当該電圧が零又は
所定の電圧よりも低いときには、フォトサイリスタ・カ
プラを介してＦＥＴ８５をオン状態にし、当該電圧が所
定の電圧よりも高いときには。

ＦＥＴ８５をオフ状態にするようにして、当該チョッパ
型レギュレータ回路２００の出力を安定化することを介
して、交流出力が安定化されるように制御している。

また、ＦＥＴ８３及び８４のソース電流を検出して装置
の異常発生成いは過負荷状態を検出したときには、ＦＥ
Ｔ８５をオン状態にしないようにして上記チョッパ型レ
ギュレータ回路２００の出力を抑制し、交流出力の発生
を抑えるようにしている。

さて　ＦＥＴ８１および８２．８５についてはソース接
地型の回路となっていないので、独立した電源が必要と
なる。

そこで、主巻線とは別の独立巻線（第１図図示の５０−
１に相当する）をそれぞれのＦＥＴ８１および８２．８
５に対して設けて、それぞれの巻線に発生した交流電圧
をそれぞれブリッジ型整流回路６１ないし６３によって
整流し、抵抗とツェナー・ダイオードとコンデンサとを
接続することにより電圧を安定化させ、ＦＥＴを駆動す
るための独立したＴｉ源を構成している。

こうして得られた直流電圧Ｖｃｃｌないし３を印加する
ことによってＦＥＴ８１および８２．８５はソースの電
圧に関らず正常に動作することが可能となる。

〔発明の効果〕

以上説明した如く１本発明によれば９発電機において主
巻線とは別に独立した巻線を設け、当該独立した巻線に
発生した交流電圧を整流する回路を構成したので、独立
した複数の電源を簡単に実現するようにして、ＦＥＴを
用いたインバータやレギュレータを簡易な形で提供する
ことが可能となる。

【図面の簡単な説明】

第１図は本発明の原理構成図、第２図は本発明の一実施
例、第３図はＦＥＴを用いたブリッジ型インバータ回路
図、第４図はＦＥＴを用いたチッッパ型しギュレータ回
路図、第５図は第３図に示す回路の一部をバイポーラト
ランジスタで置き換えたブリッジ型インバータ回路図、
第６図は第４図に示す回路の一部をバイポーラトランジ
スタで置き換えたチョッパ型レギュレータ回路図である
。 図中、符号３０は発電機、４０は電力変換装置。 ５０−１は発電用巻線、６０−ｉは整流回路部。 ７０−１は電圧安定化部、８０−ｉは制御素子を表して
いる。

Claims (1)

1. 【特許請求の範囲】 発電機の出力エネルギが複数個の制御用半導体素子を有
   する電力変換装置によって変換される給電装置において
   、 発電用主巻線からそれぞれ独立した複数の発電用巻線と
   、 当該独立した複数の発電用巻線に発生した交流電圧を直
   流に整流する整流回路部と、 当該整流回路部の直流電圧を所望の電圧値に安定させる
   電圧安定化部とを備え、 直流出力を上記個々の制御用半導体素子の電源として供
   給する ことを特徴とする給電装置。