JPH03147444A - クロックパルス平衡伝送出力回路 - Google Patents
クロックパルス平衡伝送出力回路Info
- Publication number
- JPH03147444A JPH03147444A JP1284980A JP28498089A JPH03147444A JP H03147444 A JPH03147444 A JP H03147444A JP 1284980 A JP1284980 A JP 1284980A JP 28498089 A JP28498089 A JP 28498089A JP H03147444 A JPH03147444 A JP H03147444A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock pulse
- balanced
- pulse
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 29
- 239000013256 coordination polymer Substances 0.000 abstract description 10
- 101150085553 cpb-2 gene Proteins 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 abstract description 5
- 230000008878 coupling Effects 0.000 abstract description 5
- 238000010168 coupling process Methods 0.000 abstract description 5
- 238000005859 coupling reaction Methods 0.000 abstract description 5
- 101100112225 Emericella nidulans (strain FGSC A4 / ATCC 38163 / CBS 112.46 / NRRL 194 / M139) cpa-1 gene Proteins 0.000 abstract 2
- 101150028534 cpb-1 gene Proteins 0.000 abstract 2
- 230000002950 deficient Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
この発明は、例えばデジタルオーディオシステムを構築
する同期信号クロックパルス（４８［ｋＨｚｌ ）の平
衡伝送に用いられるクロックパルス平衡伝送出力回路に
関する。
する同期信号クロックパルス（４８［ｋＨｚｌ ）の平
衡伝送に用いられるクロックパルス平衡伝送出力回路に
関する。
（従来の技術）
一般に、デジタルオーディオシステムでは、サンプリン
グ用量−期信号としてのクロックパルスを伝送する場合
、平衡伝送方式が用いられる。第３図にその構成を示す
。
グ用量−期信号としてのクロックパルスを伝送する場合
、平衡伝送方式が用いられる。第３図にその構成を示す
。
第３図において、被伝送りロックパルスＣＰは平衡形ラ
インドライバ回路１１に入力される。このドライバ回路
１１は入力パルスＣＰの非反転信号ＣＰ１と反転信号Ｃ
Ｐ２を同時に出力するもので、両信号ＣＰ１．ＣＰ２は
それぞれ平衡伝送路１２を通じて平衡形ラインレシーバ
回路１３の非反転入力端、反転出力端に送られる。この
レシーバ回路１３の非反転入力端と反転出力端との間に
は終端抵抗１４が接続される。この終端抵抗１４は平衡
伝送路１２のインピーダンス整合を行うためのものであ
る。レシーバ回路１３は両人力に基づいてクロックパル
スＣＰを正確に再現して出力するものである。
インドライバ回路１１に入力される。このドライバ回路
１１は入力パルスＣＰの非反転信号ＣＰ１と反転信号Ｃ
Ｐ２を同時に出力するもので、両信号ＣＰ１．ＣＰ２は
それぞれ平衡伝送路１２を通じて平衡形ラインレシーバ
回路１３の非反転入力端、反転出力端に送られる。この
レシーバ回路１３の非反転入力端と反転出力端との間に
は終端抵抗１４が接続される。この終端抵抗１４は平衡
伝送路１２のインピーダンス整合を行うためのものであ
る。レシーバ回路１３は両人力に基づいてクロックパル
スＣＰを正確に再現して出力するものである。
ところで、上記構成のクロックパルス平衡伝送出力回路
では、ドライバ回路が壊れた場合、クロックパルスが送
れなくなる。このため、重要なりロックパルスの伝送に
は伝送形態を二系統にして、信頼性を向上させることが
要望される。しかし、単に二系統化するとなれば、伝送
路なるケーブルの費用だけでも２倍となり、不経済であ
る。
では、ドライバ回路が壊れた場合、クロックパルスが送
れなくなる。このため、重要なりロックパルスの伝送に
は伝送形態を二系統にして、信頼性を向上させることが
要望される。しかし、単に二系統化するとなれば、伝送
路なるケーブルの費用だけでも２倍となり、不経済であ
る。
（発明が解決しようとする課題）
以上述べたように従来のクロックパルス平衡伝送出力回
路では、ドライバ回路が壊れるともはやクロックパルス
の伝送ができなくなる。
路では、ドライバ回路が壊れるともはやクロックパルス
の伝送ができなくなる。
この発明は上記の問題を解決するためになされたもので
、簡単な構成で伝送形態を二重化し、コスト上昇をおさ
えて信頼性を向上させることのできるクロックパルス平
衡伝送出力回路を提供することを目的とする。
、簡単な構成で伝送形態を二重化し、コスト上昇をおさ
えて信頼性を向上させることのできるクロックパルス平
衡伝送出力回路を提供することを目的とする。
［発明の目的］
（課題を解決するための手段）
上記目的を達成するためにこの発明に係るクロックパル
ス平衡伝送出力回路は、それぞれ同一のクロックパルス
を入力して平衡出力する複数個のラインドライバ回路と
、これらのラインドライバ回路の各平衡出力をそれぞれ
非反転出力同士、反転出力同士を加算して平衡伝送路に
送出する加算手段とを具備して構成される。
ス平衡伝送出力回路は、それぞれ同一のクロックパルス
を入力して平衡出力する複数個のラインドライバ回路と
、これらのラインドライバ回路の各平衡出力をそれぞれ
非反転出力同士、反転出力同士を加算して平衡伝送路に
送出する加算手段とを具備して構成される。
（作用）
上記構成によるクロックパルス平衡伝送出力回路では、
複数系統のラインドライバ回路で個々にクロックパルス
を平衡出力し、それぞれを加算して一つの平衡伝送路に
送出する。
複数系統のラインドライバ回路で個々にクロックパルス
を平衡出力し、それぞれを加算して一つの平衡伝送路に
送出する。
（実施例）
以下、第１図及び第２図を参照してこの発明の一実施例
を説明する。但し、第１図において第３図と同一部分に
は同一符号を付して示し、ここでは異なる部分を中心に
説明する。
を説明する。但し、第１図において第３図と同一部分に
は同一符号を付して示し、ここでは異なる部分を中心に
説明する。
第１図はその構成を示すもので、この回路に入力された
クロックパルスＣＰは２系統に分岐され、それぞれ平衡
形ラインドライバ回路１１ａ。
クロックパルスＣＰは２系統に分岐され、それぞれ平衡
形ラインドライバ回路１１ａ。
１１ｂに入力される。各ドライバ回路１１ａ。
１１ｂは、それぞれ入力パルスＣＰの非反転信号ＣＰａ
１ 、ＣＰｂ、と反転信号ＣＰａ２゜ｃｐｂ２を同時に
出力するもので、これらは共に加算回路１５に入力され
る。
１ 、ＣＰｂ、と反転信号ＣＰａ２゜ｃｐｂ２を同時に
出力するもので、これらは共に加算回路１５に入力され
る。
加算回路１５はドライバ回路１１ａ、ｌｌｂからの非反
転パルスＣＰａ、、ＣＰｂ、をそれぞれカップリングコ
ンデンサＣ，，Ｃ２で直流成分を遮断して入力し、抵抗
Ｒ，Ｒ２，Ｒ，を通じて電圧加算すると同時に、ドライ
バ回路１１ａ。
転パルスＣＰａ、、ＣＰｂ、をそれぞれカップリングコ
ンデンサＣ，，Ｃ２で直流成分を遮断して入力し、抵抗
Ｒ，Ｒ２，Ｒ，を通じて電圧加算すると同時に、ドライ
バ回路１１ａ。
１１ｂからの反転パルスＣＰａ２．ＣＰｂ２をそれぞれ
カップリングコンデンサＣ３，Ｃ，で直流成分を遮断し
て入力し、抵抗Ｒ４，Ｒ，、Ｒ６を通じて電圧加算する
ものである。
カップリングコンデンサＣ３，Ｃ，で直流成分を遮断し
て入力し、抵抗Ｒ４，Ｒ，、Ｒ６を通じて電圧加算する
ものである。
ここで、ドライバ回路１１ａ、ｌｌｂからの非反転パル
スＣＰａ、、ＣＰｂ、は共に第２図（Ａ）に示す同一位
相波形を有するものであるから、両者を電圧加算すれば
同一位相で振幅が２倍となる。
スＣＰａ、、ＣＰｂ、は共に第２図（Ａ）に示す同一位
相波形を有するものであるから、両者を電圧加算すれば
同一位相で振幅が２倍となる。
同様に、ドライバ回路１１ａ、ｌｌｂからの反転パルス
ＣＰａ２．ＣＰｂ２は共に第２図（Ｂ）に示す同一位相
波形を有するものであるから、両者を電圧加算すれば同
一位相で振幅が２倍となる。
ＣＰａ２．ＣＰｂ２は共に第２図（Ｂ）に示す同一位相
波形を有するものであるから、両者を電圧加算すれば同
一位相で振幅が２倍となる。
これらの加算パルスはそれぞれ前記平衡伝送路１２を通
じて平衡形ラインレシーバ回路１３の非反転入力端、反
転出力端に送られる。
じて平衡形ラインレシーバ回路１３の非反転入力端、反
転出力端に送られる。
上記構成によれば、一方のドライバ回路が壊れても他方
のドライバ回路が正常に動作する限りクロックパルスＣ
Ｐを伝送し続けることができ、信頼性が向上する。この
場合、伝送路は１系統のみでよいので、構成が簡単であ
り、さしてコスト上昇につながらない。但し、出力振幅
が１／２となるので、レシーバ回路１３の受信感度に合
わせて各ドライバ回路１１ａ、ｌｌｂの出力レベルを決
定する必要がある。
のドライバ回路が正常に動作する限りクロックパルスＣ
Ｐを伝送し続けることができ、信頼性が向上する。この
場合、伝送路は１系統のみでよいので、構成が簡単であ
り、さしてコスト上昇につながらない。但し、出力振幅
が１／２となるので、レシーバ回路１３の受信感度に合
わせて各ドライバ回路１１ａ、ｌｌｂの出力レベルを決
定する必要がある。
尚、この発明は上記構成に限定されるものではなく、３
系統以上のドライバ回路で並列動作させるようにしても
よいことはもちろんである。
系統以上のドライバ回路で並列動作させるようにしても
よいことはもちろんである。
Ｃ発明の効果コ
以上のようにこの発明によれば、簡単な構成で伝送形態
を二重化し、コスト上昇をおさえて信頼性を向上させる
ことのできるクロックパルス平衡伝送出力回路を提供す
ることができる。
を二重化し、コスト上昇をおさえて信頼性を向上させる
ことのできるクロックパルス平衡伝送出力回路を提供す
ることができる。
第１図はこの発明に係るクロックパルス平衡伝送出力回
路の一実施例を示す回路図、第２図は同実施例のドライ
バ回路の出力波形を示す波形図、第３図は従来のクロッ
クパルス平衡伝送出力回路の構成を示す回路図である。 ＣＰ・・・被伝送りロックパルス、ｌｌ、ｌｌａ。 １１ｂ・・・平衡形ラインドドライバ回路、ＣＰ、・・
・非反転信号、ＣＰ２・・・反転信号、１２・・・平衡
伝送路、１３・・・平衡形ラインレシーバ回路、１４・
・・終端抵抗、１５・・・加算回路、ＣＰａ、、ＣＰｂ
、・・・非反転パルス、ＣＰａ２ 、ＣＰｂ２・・・反
転パルス、Ｃ，、Ｃ２・・・カップリングコンデンサ、
Ｒ１−Ｒ６・・・抵抗。
路の一実施例を示す回路図、第２図は同実施例のドライ
バ回路の出力波形を示す波形図、第３図は従来のクロッ
クパルス平衡伝送出力回路の構成を示す回路図である。 ＣＰ・・・被伝送りロックパルス、ｌｌ、ｌｌａ。 １１ｂ・・・平衡形ラインドドライバ回路、ＣＰ、・・
・非反転信号、ＣＰ２・・・反転信号、１２・・・平衡
伝送路、１３・・・平衡形ラインレシーバ回路、１４・
・・終端抵抗、１５・・・加算回路、ＣＰａ、、ＣＰｂ
、・・・非反転パルス、ＣＰａ２ 、ＣＰｂ２・・・反
転パルス、Ｃ，、Ｃ２・・・カップリングコンデンサ、
Ｒ１−Ｒ６・・・抵抗。
Claims (1)
- それぞれ同一のクロックパルスを入力して平衡出力する
複数個のラインドライバ回路と、これらのラインドライ
バ回路の各平衡出力をそれぞれ非反転出力同士、反転出
力同士を加算して平衡伝送路に送出する加算手段とを具
備するクロックパルス平衡伝送出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1284980A JPH0685533B2 (ja) | 1989-11-02 | 1989-11-02 | クロックパルス平衡伝送出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1284980A JPH0685533B2 (ja) | 1989-11-02 | 1989-11-02 | クロックパルス平衡伝送出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03147444A true JPH03147444A (ja) | 1991-06-24 |
| JPH0685533B2 JPH0685533B2 (ja) | 1994-10-26 |
Family
ID=17685574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1284980A Expired - Lifetime JPH0685533B2 (ja) | 1989-11-02 | 1989-11-02 | クロックパルス平衡伝送出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685533B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60213123A (ja) * | 1984-04-06 | 1985-10-25 | Fujitsu Ltd | クロツク無瞬断切替回路 |
| JPS63118802A (ja) * | 1986-11-07 | 1988-05-23 | Hitachi Ltd | フエイルセ−フ信号出力ｐｉ |
-
1989
- 1989-11-02 JP JP1284980A patent/JPH0685533B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60213123A (ja) * | 1984-04-06 | 1985-10-25 | Fujitsu Ltd | クロツク無瞬断切替回路 |
| JPS63118802A (ja) * | 1986-11-07 | 1988-05-23 | Hitachi Ltd | フエイルセ−フ信号出力ｐｉ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0685533B2 (ja) | 1994-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4988972A (en) | Method for transmitting and receiving signals over transmission power lines | |
| US6119148A (en) | Computer video signal distributor between a computer and a plurality of monitors | |
| US3983323A (en) | Full-duplex digital transmission line system | |
| JPH03147444A (ja) | クロックパルス平衡伝送出力回路 | |
| JPS616942A (ja) | 光多重通信方式 | |
| US3719772A (en) | Color television matrixing circuit | |
| US4543496A (en) | Data converter and line driver for a digital data communication system | |
| JP2867649B2 (ja) | 電子機器の接続装置 | |
| JPH051161Y2 (ja) | ||
| JPS6042959A (ja) | 差動型同時双方向伝送回路 | |
| JP2559495Y2 (ja) | タイミング抽出回路 | |
| JPH0685717A (ja) | 平衡伝送路断線検出回路 | |
| JPH06231070A (ja) | インターフェース装置 | |
| JP2774222B2 (ja) | 集線装置 | |
| JPS5926683Y2 (ja) | 短絡検出回路 | |
| JPS61220530A (ja) | 波形等化方式 | |
| JPH03101432A (ja) | データ受信回路 | |
| JPS61131632A (ja) | 多重伝送のデ−タフオ−マツト方式 | |
| JPH0420045A (ja) | 信号伝送方式 | |
| JPS63306723A (ja) | 監視信号転送回路 | |
| JPS62216437A (ja) | 信号伝送方式 | |
| JPS6330037A (ja) | 信号伝送装置 | |
| JPH01152522A (ja) | コンピュータシステムにおける周辺装置番号付与機構 | |
| JPS5972239A (ja) | デ−タ伝送装置 | |
| JPS5820012A (ja) | 信号混合方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 16 |