JPH03148731A - シングルチップマイクロコンピュータ - Google Patents
シングルチップマイクロコンピュータInfo
- Publication number
- JPH03148731A JPH03148731A JP1289008A JP28900889A JPH03148731A JP H03148731 A JPH03148731 A JP H03148731A JP 1289008 A JP1289008 A JP 1289008A JP 28900889 A JP28900889 A JP 28900889A JP H03148731 A JPH03148731 A JP H03148731A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- stop
- chip microcomputer
- watchdog timer
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はシングルチップマイクロコンピュータに関す
るものである。
るものである。
〔従来の技術Ｊ
第６図は従来のシングルチップマイクロコンピュータの
ブロック図であり、図において、（１）はシングルチッ
プマイクロコンピュータ、（８ａはバス、■はクロック
発生部、（滲はＣＰ Ｕ 、 （６）はＲＯＭ。
ブロック図であり、図において、（１）はシングルチッ
プマイクロコンピュータ、（８ａはバス、■はクロック
発生部、（滲はＣＰ Ｕ 、 （６）はＲＯＭ。
＜６）ＬｔＲＡＭ、ｃｎはつｔｙチド７グタイマ、（８
）はウォッチドッグタイマ■を有効にするか無効にする
かの設定を保持するフリップフロツブ、（９）は外部割
込み入力端子である。
）はウォッチドッグタイマ■を有効にするか無効にする
かの設定を保持するフリップフロツブ、（９）は外部割
込み入力端子である。
次に動作について説明する。
シングルチップマイクロコンピュータ（１）はリセント
後、ＣＰ Ｕ （４）がＲＯＭ（ωからプログラムを読
み出し逐次実行して行く、この際、シングルチップマイ
クロコンピュータ（１）内部の各動作は、クロッり発生
部（３）で作成されるクロック信号に同期して進行して
行く、なお、クロック発生部（３）は共振子を用いた発
振器を中心に構成されている。ＣＰＵ（４）はクロフク
発生部（３）の発振器を停止させるための命令（ＳＴＯ
Ｐ） 、ウォッチドッグタイマ（りを有効にする命令（
ＶＤＴ−Ｅ） 、ウォッチドッグタイマ（ηを無効にす
る命令（ＶＤＴ−Ｄ） 、ウォッチドッグタイマ（７）
にタイマクリアを指示する命令（Ｗ−ＤＴ−ＣＬＲ）を
持っている。
後、ＣＰ Ｕ （４）がＲＯＭ（ωからプログラムを読
み出し逐次実行して行く、この際、シングルチップマイ
クロコンピュータ（１）内部の各動作は、クロッり発生
部（３）で作成されるクロック信号に同期して進行して
行く、なお、クロック発生部（３）は共振子を用いた発
振器を中心に構成されている。ＣＰＵ（４）はクロフク
発生部（３）の発振器を停止させるための命令（ＳＴＯ
Ｐ） 、ウォッチドッグタイマ（りを有効にする命令（
ＶＤＴ−Ｅ） 、ウォッチドッグタイマ（ηを無効にす
る命令（ＶＤＴ−Ｄ） 、ウォッチドッグタイマ（７）
にタイマクリアを指示する命令（Ｗ−ＤＴ−ＣＬＲ）を
持っている。
ウォッチドッグタイマを用いたシングルチップマイクロ
コンピュータの場合、リセット後、ＣＰＵ （４）はＷ
ＤＴ−Ｈの命令を行ない、フリツブフロップ（８１の設
定をウォッチドッグタイマ（？）有効とする。ウォッチ
ドッグタイマ（刀はクロフク発生部（３）から供給され
るクロックをカウントし、そのカウント値がある値に達
すると、システムを異常と見做し、シングルチップマイ
クロコンピュータ（１）のリセントを行なう、従って、
プログラム内の適当な各箇所にＶＤＴ−ＣＬＲ命令を配
置してお（事により、ウォッチドッグタイマ（ηがシン
グルチップマイクロコンピュータ（１）のリセットを行
なう前に、ウォッチドッグタイマ（７）のタイマクリア
を行ない、カウント値を初期値に戻してやるようにすれ
ば、シングルチップマイクロコンピュータ（１）はリセ
ントがかかることなく、必要な処理を実行することがで
きる。なお、実行中に誤動作を生じ、ウォッチドッグタ
イマ（１のカウント値が所定の値になる前にＶＤＴ−Ｃ
ＬＲ命令が行なわれなかった場合、ウォッチドッグタイ
マ（７）はシングルチップマイクロコンピュータ（１）
のリセットを行なう。
コンピュータの場合、リセット後、ＣＰＵ （４）はＷ
ＤＴ−Ｈの命令を行ない、フリツブフロップ（８１の設
定をウォッチドッグタイマ（？）有効とする。ウォッチ
ドッグタイマ（刀はクロフク発生部（３）から供給され
るクロックをカウントし、そのカウント値がある値に達
すると、システムを異常と見做し、シングルチップマイ
クロコンピュータ（１）のリセントを行なう、従って、
プログラム内の適当な各箇所にＶＤＴ−ＣＬＲ命令を配
置してお（事により、ウォッチドッグタイマ（ηがシン
グルチップマイクロコンピュータ（１）のリセットを行
なう前に、ウォッチドッグタイマ（７）のタイマクリア
を行ない、カウント値を初期値に戻してやるようにすれ
ば、シングルチップマイクロコンピュータ（１）はリセ
ントがかかることなく、必要な処理を実行することがで
きる。なお、実行中に誤動作を生じ、ウォッチドッグタ
イマ（１のカウント値が所定の値になる前にＶＤＴ−Ｃ
ＬＲ命令が行なわれなかった場合、ウォッチドッグタイ
マ（７）はシングルチップマイクロコンピュータ（１）
のリセットを行なう。
そして、初めから実行をやり直す。
また、ＳＴＯＰ命令を使用する場合はＳＴＯＰ命令実行
後、外部割込み入力端子（９）に割込要求信号が到着し
てクロフク発生部（３）の発振器の発振が再開し、クロ
ックの供給が再開されるまで、ウォッチドッグタイマ（
７）のカウント動作は停止する。
後、外部割込み入力端子（９）に割込要求信号が到着し
てクロフク発生部（３）の発振器の発振が再開し、クロ
ックの供給が再開されるまで、ウォッチドッグタイマ（
７）のカウント動作は停止する。
なお、ウォッチドッグタイマＩ″Ｉ）の機能を使用しな
いワンチップマイクロコンピュータの場合ＷＤＴ−Ｄの
命令を行なっておけば良い。
いワンチップマイクロコンピュータの場合ＷＤＴ−Ｄの
命令を行なっておけば良い。
〔発明が解決しようとする！Ｉ！Ｉｆ）従来のシングル
チップマイクロコンピュータは以上のように構成されて
いたので、外来雑音その他の理由により、ウォッチドッ
グタイマの有効／無効の設定を保持するフリップフロッ
プの内容が書き換わって無効になったり、応用上、ＳＴ
ＯＰ命令を１度も使わないにもかかわらず、誤動作によ
りＳＴＯＰ命令を実行してしまうとウォッチドッグタイ
マも停止してしきい、正常動作に復帰できないなどの問
題点があった。
チップマイクロコンピュータは以上のように構成されて
いたので、外来雑音その他の理由により、ウォッチドッ
グタイマの有効／無効の設定を保持するフリップフロッ
プの内容が書き換わって無効になったり、応用上、ＳＴ
ＯＰ命令を１度も使わないにもかかわらず、誤動作によ
りＳＴＯＰ命令を実行してしまうとウォッチドッグタイ
マも停止してしきい、正常動作に復帰できないなどの問
題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、第１の発明は誤動作等により、不用意に源発
振が止まって正常動作に復帰できない状態におちいりに
くいシングルチップマイクロコンピュータを得ることを
目的とする。
たもので、第１の発明は誤動作等により、不用意に源発
振が止まって正常動作に復帰できない状態におちいりに
くいシングルチップマイクロコンピュータを得ることを
目的とする。
さらに第２の発明は誤動作により、ウォッチドッグタイ
マそのものが無効になって誤動作検出を行なわなくなる
状態におちいりにくいシングルチップマイクロコンピュ
ータを得ることを目的とする。
マそのものが無効になって誤動作検出を行なわなくなる
状態におちいりにくいシングルチップマイクロコンピュ
ータを得ることを目的とする。
第１の発明に係るシングルチップマイクロコンピュータ
は、ＣＰＵがある特殊な条件て所定の手続きを行なった
場合にのみＳＴＯＰ命令が有効となるようにするととも
に、殆んどいつでもＳＴＯＰ命令を無効となるようにす
る命令を受けつける機構を設けたものである。
は、ＣＰＵがある特殊な条件て所定の手続きを行なった
場合にのみＳＴＯＰ命令が有効となるようにするととも
に、殆んどいつでもＳＴＯＰ命令を無効となるようにす
る命令を受けつける機構を設けたものである。
さらに、第２の発明に係るシングルチップマイクロコン
ピュータは、ＣＰＵがある特殊な手続きを行なった場合
にのみウォッチドッグタイマが無効となるようにすると
ともに、殆んどいつでもウォッチドッグタイマを有効と
なるようにする命令を受けつける機構を設けたものであ
る。
ピュータは、ＣＰＵがある特殊な手続きを行なった場合
にのみウォッチドッグタイマが無効となるようにすると
ともに、殆んどいつでもウォッチドッグタイマを有効と
なるようにする命令を受けつける機構を設けたものであ
る。
（作用〕
第１の発明におけるシングルチップマイクロコンピュー
タはＳＴＯＰ命令が実行されるための制約条件を設けた
ことにより、条件が満たされない場合、ＳＴＯＰ命令に
出会ってもシングルチップマイクロコンピュータが停止
しない。
タはＳＴＯＰ命令が実行されるための制約条件を設けた
ことにより、条件が満たされない場合、ＳＴＯＰ命令に
出会ってもシングルチップマイクロコンピュータが停止
しない。
第２の発明におけるシングルチップマイクロコンピュー
タはウォッチドッグタイマを無効にするだめの制約条件
を設けたことにより、条件が満たされない場合、ウォッ
チドッグタイマが無効にならない。
タはウォッチドッグタイマを無効にするだめの制約条件
を設けたことにより、条件が満たされない場合、ウォッ
チドッグタイマが無効にならない。
以下、第１、第２．第３の発明の一実施例を図について
説明する。第１図において、（υはシングルチップマイ
クロコンピュータ、偉）はバス、（３）は源発振回路を
含むクロック発生部、（イ）はｃｐｕ。
説明する。第１図において、（υはシングルチップマイ
クロコンピュータ、偉）はバス、（３）は源発振回路を
含むクロック発生部、（イ）はｃｐｕ。
（５）はＲＯＭ、（６）はＲＯＭ％（７）はウォッチド
ッグタイマ、（鴫はウォッチドッグタイマ（７）を有効
にするか無効にするかの設定を保持するフリップフロア
ブ、（９）は外部入力、端子、（至）は源発振を止めて
クリアりを停止させる命令を有効にするか無効にするか
の設定を保持するフリップフロアブである。
ッグタイマ、（鴫はウォッチドッグタイマ（７）を有効
にするか無効にするかの設定を保持するフリップフロア
ブ、（９）は外部入力、端子、（至）は源発振を止めて
クリアりを停止させる命令を有効にするか無効にするか
の設定を保持するフリップフロアブである。
第２図はフリップフロップ側まわりのやや詳細なブロッ
ク図の実施例であり、図において、ｌＩ場は源発振を止
めてクロフクを停止させる命令を有効にするか、無効に
するかの設定を保持するＲＳフリップフロアブ、ａＤは
リセント直後の最初の命令か否かを検出する第１命令検
出回路、（ロ）はＳＹＮＣ信号入力部、ａ１はリセット
信号入力部、鱒は第１命令の検出出力があられれるＤＥ
Ｔ信号出力部である。
ク図の実施例であり、図において、ｌＩ場は源発振を止
めてクロフクを停止させる命令を有効にするか、無効に
するかの設定を保持するＲＳフリップフロアブ、ａＤは
リセント直後の最初の命令か否かを検出する第１命令検
出回路、（ロ）はＳＹＮＣ信号入力部、ａ１はリセット
信号入力部、鱒は第１命令の検出出力があられれるＤＥ
Ｔ信号出力部である。
次に動作について説明する。シングルチップマイクロコ
ンピュータ（１）はりセント後、ｃ Ｐ Ｕ ＜ａがＲ
ＯＭ （５）からプログラムを読み出し、逐次、実行し
て行く、この際、シングルチップマイクロコンピュータ
（１）内部の各動作はクロック発生部（ｊで作成される
クロフク信号に同ＪＩＩＩＬ、て進行して行く。
ンピュータ（１）はりセント後、ｃ Ｐ Ｕ ＜ａがＲ
ＯＭ （５）からプログラムを読み出し、逐次、実行し
て行く、この際、シングルチップマイクロコンピュータ
（１）内部の各動作はクロック発生部（ｊで作成される
クロフク信号に同ＪＩＩＩＬ、て進行して行く。
ｃ ｐ Ｕ （４）はクロンク発生部（３）の発振器を
停止させクロックをとめるための命令ＳＴＯＰ％ＳＴＯ
Ｐ命令を有効にするための命令ＳＴＯＰ−Ｅ、無効にす
るための命令ＳＴＯＰ−Ｄ、ウォッチドッグタイマ（７
）を有効にする命令ＶＤＴ−Ｅ、ウォッチドッグタイマ
（７）を無効にする命令ＶＤＴ−Ｄ、ウォッチドッグタ
イマ（７）にタイマクリアを指示する命令ＶＤＴ−ＣＬ
Ｒを持っている。
停止させクロックをとめるための命令ＳＴＯＰ％ＳＴＯ
Ｐ命令を有効にするための命令ＳＴＯＰ−Ｅ、無効にす
るための命令ＳＴＯＰ−Ｄ、ウォッチドッグタイマ（７
）を有効にする命令ＶＤＴ−Ｅ、ウォッチドッグタイマ
（７）を無効にする命令ＶＤＴ−Ｄ、ウォッチドッグタ
イマ（７）にタイマクリアを指示する命令ＶＤＴ−ＣＬ
Ｒを持っている。
ＳＴＯＰ命令を使用する動作の場合は第４図に示すよう
にシングルチップマイクロコンピュータ（１）のリセン
ト直後、ＣＰ Ｕ （４）の実行する最初の命令をＳＴ
ＯＰ−Ｅにして置く、すると、以降ＳＴＯＰ命令を実行
すると、発振がとまりクロフクが停止する。
にシングルチップマイクロコンピュータ（１）のリセン
ト直後、ＣＰ Ｕ （４）の実行する最初の命令をＳＴ
ＯＰ−Ｅにして置く、すると、以降ＳＴＯＰ命令を実行
すると、発振がとまりクロフクが停止する。
またＳＴＯＰ命令を使用しない動作の場合はシングルチ
フブマイクロコンピエータ（１）のリセット後・８１０
Ｐ命令１無効状態９″−７４！ Ｏ？・ｌＣＰ Ｕ （
４）の暴走等によりＳＴＯＰ命令をＣＰ Ｕ （４がフ
ェッチすることになってもクロックは停止しない、なお
、第２図について説明すると、この実施例で云うＳＴＯ
Ｐ−Ｅ命令とは、ビット３〜ビット０が１１１０ （２
進）であるような値をＲＩＥＧＡ０１番地に書き込む機
作を行なうｉ令である。ＳＹＮＣ入力部（財）に人力さ
れるＳＹＮＣ信号とは、ＣＰＵ（肩が命令読み出し状態
になる毎にパルスが１つ発生する信号である。リセット
信号入力部側に人力されるＲＥＳｌｔ号はシングルチッ
プマイクロコンピュータがリセット状態である事を示す
信号である。ＷＲ信号はＣＰ Ｕ （４）があるアドレ
スをアドレスバスに出力しあるデータをデータバスに出
力している状態すなわち、ＣＰ Ｕ （４）が書き込み
動作中であることを示す信号である。
フブマイクロコンピエータ（１）のリセット後・８１０
Ｐ命令１無効状態９″−７４！ Ｏ？・ｌＣＰ Ｕ （
４）の暴走等によりＳＴＯＰ命令をＣＰ Ｕ （４がフ
ェッチすることになってもクロックは停止しない、なお
、第２図について説明すると、この実施例で云うＳＴＯ
Ｐ−Ｅ命令とは、ビット３〜ビット０が１１１０ （２
進）であるような値をＲＩＥＧＡ０１番地に書き込む機
作を行なうｉ令である。ＳＹＮＣ入力部（財）に人力さ
れるＳＹＮＣ信号とは、ＣＰＵ（肩が命令読み出し状態
になる毎にパルスが１つ発生する信号である。リセット
信号入力部側に人力されるＲＥＳｌｔ号はシングルチッ
プマイクロコンピュータがリセット状態である事を示す
信号である。ＷＲ信号はＣＰ Ｕ （４）があるアドレ
スをアドレスバスに出力しあるデータをデータバスに出
力している状態すなわち、ＣＰ Ｕ （４）が書き込み
動作中であることを示す信号である。
第１命令検出回路ａυはリセット後の最初の命令の間だ
けＤＥＴ信号出力部−から１が−出力されるように彷き
、２番目の命令を読み込むときに、ＤＥＴ信号出力部■
の信号はＯになる。また、内部のカウンタのカウント入
力が禁止され、以後ＲＥＳ信号が来ないかぎりＳＹＮＣ
信号を受けつはないので、以後、何ヶ命令が来ても出力
部（社）の信号値はＯのままである。
けＤＥＴ信号出力部−から１が−出力されるように彷き
、２番目の命令を読み込むときに、ＤＥＴ信号出力部■
の信号はＯになる。また、内部のカウンタのカウント入
力が禁止され、以後ＲＥＳ信号が来ないかぎりＳＹＮＣ
信号を受けつはないので、以後、何ヶ命令が来ても出力
部（社）の信号値はＯのままである。
また、ＳＴＯＰ命令を有効にするか無効にするかの設定
を行なうＲＳフリップフロップ（至）のＱ出力は１のと
き、ＳＴＯＰ命令有効Ｑ出力がＯのときＳＴＯＰ命令無
効になる。従って、リセットの直後の最初の命令が上述
のＳＴＯＰ−Ｅ命令であれば、ＲＳフリップフロアブａ
・のＳ入力に１のパルスが入り、Ｑ出力が１となり、Ｓ
ＴＯＰ命令有効となる。リセット後、ＳＴＯＰ−Ｆ、命
令を行なわなければ、リセット時にＲＳフリップフロア
ブ（２）のＲ入力に入ったｌパルスでＱ出力はＯになっ
ており、ＳＴＯＰ命令は無効である。また、最初にＳＴ
ＯＰ−Ｅ命令を行なわなければ、論理的には以後リセッ
トが入力されない限り、Ｑ出力を１にすることはできな
い、しかし、ノイズ誤動作等で１になった場合、これを
０に戻す方法として、ビット３〜ビフト０が１１１０
（２進）以外の値をＲＥＧＡＤＲ番地に書き込む操作が
ある。これが前述めＳＴＯＰ−Ｄ命令に相当する。ＳＴ
ＯＰ命令を使用しない動作では、第５図に１例を示す様
にＳＴＯＰ−Ｄ命令をプログラム内のところどころに挿
入しておくことにより、クロックが停止する可能性がよ
り低くなる。
を行なうＲＳフリップフロップ（至）のＱ出力は１のと
き、ＳＴＯＰ命令有効Ｑ出力がＯのときＳＴＯＰ命令無
効になる。従って、リセットの直後の最初の命令が上述
のＳＴＯＰ−Ｅ命令であれば、ＲＳフリップフロアブａ
・のＳ入力に１のパルスが入り、Ｑ出力が１となり、Ｓ
ＴＯＰ命令有効となる。リセット後、ＳＴＯＰ−Ｆ、命
令を行なわなければ、リセット時にＲＳフリップフロア
ブ（２）のＲ入力に入ったｌパルスでＱ出力はＯになっ
ており、ＳＴＯＰ命令は無効である。また、最初にＳＴ
ＯＰ−Ｅ命令を行なわなければ、論理的には以後リセッ
トが入力されない限り、Ｑ出力を１にすることはできな
い、しかし、ノイズ誤動作等で１になった場合、これを
０に戻す方法として、ビット３〜ビフト０が１１１０
（２進）以外の値をＲＥＧＡＤＲ番地に書き込む操作が
ある。これが前述めＳＴＯＰ−Ｄ命令に相当する。ＳＴ
ＯＰ命令を使用しない動作では、第５図に１例を示す様
にＳＴＯＰ−Ｄ命令をプログラム内のところどころに挿
入しておくことにより、クロックが停止する可能性がよ
り低くなる。
次に、第２の発明の一実施例を第１図と第３図を用いて
説明する。第３図はフリアブフロップ（８）まわりのや
や詳細なブロック図の一実施例であり、図において、（
８）はウォッチドッグタイマ（７１のｌａｔｌ？。
説明する。第３図はフリアブフロップ（８）まわりのや
や詳細なブロック図の一実施例であり、図において、（
８）はウォッチドッグタイマ（７１のｌａｔｌ？。
を有効にするか無効にするかを設定するＲＳフリップフ
ロップである。このＲＳフリアブフロップ（８）のＱ出
力が１のとき、ウォッチドッグタイマ（ηの機能は有効
、Ｑ出力が０のとき、ウォッチドッグタイマ【７］の機
能は無効となる。シングルチップマイクロコンピュータ
（１）にリセットがかかると、ＲＳフリアブフロップ（
８）のＳ入力に１の信号が入るので、Ｑ出力は１となり
、ウォッチドッグタイマ（刀の機能は有効となる。ウォ
ッチドッグタイマ（７）の機能を掩効にするには、ＤＥ
Ｔ信号が１となるリセット直後の最初の命令で、ビット
フルとット４が１１０１（２進）の値をＲＥＧＡＤＲ番
地に書き込む操作を行なう必要がある。前述のＶＤＴ−
Ｄ命令はこの操作を行なうものである。リセット直後に
ＶＤＴ−Ｄ命令を行なわなければ上述のようにフリアブ
フロップ（８）のＱ出力はｌであり、論理的には以後リ
セットが入力されない限りＱ出力をＯにすることはでき
ず、ウォッチドッグタイマＣηの機能は有効のままであ
る。しかし、ノイズ誤動作等でＯになった場合、これを
１に戻す方法としてビットフルビフト４が１１０１（２
進）以外の値をＲＥＧＡＤＲ番地に書き込む操作がある
。これが前述のＷＤＴ−Ｅ命令に相当する。ウォッチド
ッグタイマ（７］の機能を使用する応用ではＶＤＴ−Ｅ
命令をプログラム内のとことどころに挿入しておくこと
により、ウォッチドッグタイマ（７）の機能が無効にな
ったままになる可能性がより低くなる。
ロップである。このＲＳフリアブフロップ（８）のＱ出
力が１のとき、ウォッチドッグタイマ（ηの機能は有効
、Ｑ出力が０のとき、ウォッチドッグタイマ【７］の機
能は無効となる。シングルチップマイクロコンピュータ
（１）にリセットがかかると、ＲＳフリアブフロップ（
８）のＳ入力に１の信号が入るので、Ｑ出力は１となり
、ウォッチドッグタイマ（刀の機能は有効となる。ウォ
ッチドッグタイマ（７）の機能を掩効にするには、ＤＥ
Ｔ信号が１となるリセット直後の最初の命令で、ビット
フルとット４が１１０１（２進）の値をＲＥＧＡＤＲ番
地に書き込む操作を行なう必要がある。前述のＶＤＴ−
Ｄ命令はこの操作を行なうものである。リセット直後に
ＶＤＴ−Ｄ命令を行なわなければ上述のようにフリアブ
フロップ（８）のＱ出力はｌであり、論理的には以後リ
セットが入力されない限りＱ出力をＯにすることはでき
ず、ウォッチドッグタイマＣηの機能は有効のままであ
る。しかし、ノイズ誤動作等でＯになった場合、これを
１に戻す方法としてビットフルビフト４が１１０１（２
進）以外の値をＲＥＧＡＤＲ番地に書き込む操作がある
。これが前述のＷＤＴ−Ｅ命令に相当する。ウォッチド
ッグタイマ（７］の機能を使用する応用ではＶＤＴ−Ｅ
命令をプログラム内のとことどころに挿入しておくこと
により、ウォッチドッグタイマ（７）の機能が無効にな
ったままになる可能性がより低くなる。
なお−上記実施例では第１の発明と第２の発明を独立に
説明したが組合せることによってＳＴＯＰ有効かつウォ
ッチドッグ無効、ＳＴＯＰ無効かつウォッチド、グ有効
等、４種のバリエーションを得ることができる。
説明したが組合せることによってＳＴＯＰ有効かつウォ
ッチドッグ無効、ＳＴＯＰ無効かつウォッチド、グ有効
等、４種のバリエーションを得ることができる。
また、上記実施例ではＳＴＯＰ無効時にＳＴＯＰ命令を
実行させた場合の動作についてクロフクが停止しない点
しか触れなかったが、不当命令の実行と同様に処理して
も良く、リセット動作を生じさせるなどの処理を行なっ
ても良い。
実行させた場合の動作についてクロフクが停止しない点
しか触れなかったが、不当命令の実行と同様に処理して
も良く、リセット動作を生じさせるなどの処理を行なっ
ても良い。
また、上記実施例では限定された条件すなわちリセット
直後の命令以外で、ＳＴＯＰ命令あるいはウォッチド、
グタイマの有効／無効を切り替え、あるいは切り替えよ
うとすると、そのように実行しようとする動作が行なわ
れるようになっていたが、限定された条件以外で変更し
ようとした場合、不当命令の実行あるいはリセット動作
を生じさせるなどの処理を行なっても良い。
直後の命令以外で、ＳＴＯＰ命令あるいはウォッチド、
グタイマの有効／無効を切り替え、あるいは切り替えよ
うとすると、そのように実行しようとする動作が行なわ
れるようになっていたが、限定された条件以外で変更し
ようとした場合、不当命令の実行あるいはリセット動作
を生じさせるなどの処理を行なっても良い。
また、上記実施例ではＳＴＯＰ命令あるいはウォッチド
ッグタイマの有効／無効を設定する命令手続きは１命令
で済む単純なものであったが、もっと複雑であっても良
い。
ッグタイマの有効／無効を設定する命令手続きは１命令
で済む単純なものであったが、もっと複雑であっても良
い。
また、上記実施例ではＳＴＯＰ命令の有効／無効とウォ
ッチドッグタイマの有効／無効を独立に設定するように
なっているが、設定用のフリアブフロップを共用にして
ＳＴＯＰ命令有効かつウォッチドッグタイマ無効とＳＴ
ＯＰ命令無効かつウォッチド、グタイマ有効などの２状
態の選択にしても良い。
ッチドッグタイマの有効／無効を独立に設定するように
なっているが、設定用のフリアブフロップを共用にして
ＳＴＯＰ命令有効かつウォッチドッグタイマ無効とＳＴ
ＯＰ命令無効かつウォッチド、グタイマ有効などの２状
態の選択にしても良い。
また、上記実施例ではＳＴＯＰ命令の有効／無効とウォ
ッチドッグタイマの有効／無効の設定用にフリアブフロ
ップが各１ヶずつであるが、たとえば、ＳＴＯＰｆ効／
無効設定用フリアブフロアブを２ヶ以上設けて、すべて
のフリップフロップがＳＴＯＰ有効の場合のみに真にＳ
ＴＯＰ有効にするなどの構成にしても良い。
ッチドッグタイマの有効／無効の設定用にフリアブフロ
ップが各１ヶずつであるが、たとえば、ＳＴＯＰｆ効／
無効設定用フリアブフロアブを２ヶ以上設けて、すべて
のフリップフロップがＳＴＯＰ有効の場合のみに真にＳ
ＴＯＰ有効にするなどの構成にしても良い。
また、上記実施例ではＳＴＯＰ命令の実態が明らかでな
いが、例えば、インヘレンド命令であっても良く、また
、あるアドレスをアクセスする命令てあっても良く、さ
らに小さな命令の集合体であっても良い。
いが、例えば、インヘレンド命令であっても良く、また
、あるアドレスをアクセスする命令てあっても良く、さ
らに小さな命令の集合体であっても良い。
以上のようにこの第１の発明によれば、源発振を止める
命令手続きを有効にするか、無効にするかを選択する手
段を設け、特に有効にする手「きを行なう事ができる条
件を限定したので、特に源発振を止めずに用いる動作に
おいては源発振が不用意に停止する誤動作が減少する。
命令手続きを有効にするか、無効にするかを選択する手
段を設け、特に有効にする手「きを行なう事ができる条
件を限定したので、特に源発振を止めずに用いる動作に
おいては源発振が不用意に停止する誤動作が減少する。
従って、ソフトフェア的に正常に復帰できる手段を設け
ておけば正常に復帰でき−る確率が高くなると共に、ク
ロックカウント方式のウォッチドッグタイマがあればこ
のウォッチドッグタイマが有効に働く確率が高くなるの
で、安全性の高いシングルチップマイクロコンピュータ
が得られる効果がある。
ておけば正常に復帰でき−る確率が高くなると共に、ク
ロックカウント方式のウォッチドッグタイマがあればこ
のウォッチドッグタイマが有効に働く確率が高くなるの
で、安全性の高いシングルチップマイクロコンピュータ
が得られる効果がある。
また、第２の発明によれば特にウォッチドッグタイマを
使用する動作において、ウォッチドッグタイマを無効に
する手続きが行なえる条件を限定したので、暴走したＣ
ＰＵがウォッチドッグタイマを無効にする命令手続きを
実行しようとしてもウォッチドッグタイマは無効になら
ないので、安全性の高いシングルチップマイクロコンピ
ュータが得られる効果がある。
使用する動作において、ウォッチドッグタイマを無効に
する手続きが行なえる条件を限定したので、暴走したＣ
ＰＵがウォッチドッグタイマを無効にする命令手続きを
実行しようとしてもウォッチドッグタイマは無効になら
ないので、安全性の高いシングルチップマイクロコンピ
ュータが得られる効果がある。
第１図はこの発明の一実施例によるシングルチップマイ
クロコンピュータのブロック図、第２図はこの発明の一
実施例における源発振を止めてクロックを停止させる命
令を有効にするか、無効にするかの設定を保持するフリ
ツブフロップ（至）まわりのやや詳細なブロック図、第
３図はこの発明の一実施例におけるウォッチドッグタイ
マを有効にするか無効にするかの設定を保持するフリツ
ブフロツブ（ｌまわりのやや詳細なブロック図、第４図
はこの発明の一実施例による源発振を止めるソフトフェ
アのフローチャート、第５図はこの発明の一実施例によ
る源発振を止めないソフトフェアのフローチャート、第
６図は従来のシングルチップマイクロコンピュータのブ
ロック図である。 図において、（ｌ）はシングルチーツブマイクロコンビ
エータ、セ）はバス、（３）はクロック発生部、（４）
はＣＰＵ、（５）はＲＯＭ、（６）はＲＡＭ、（７）は
ウォッチドッグタイマ、（８）はウォッチドッグタイマ
の有効無効の設定を保持するフリツブフロップ、（９］
は外部割込み入力端子、側は源発振を止めてクロフクを
停止させる命令を有効にするか無効にするかの設定を保
持するフリツブフロツブ、Ｉは第１命令検出回路、（２
）はＳＹＮＣ信号人力部、Ｉはリセット信号入力部、α
旬はＤＥＴ信号出力部を示す。 なお、図中、同一符号は同一、又は相当部分を示す。
クロコンピュータのブロック図、第２図はこの発明の一
実施例における源発振を止めてクロックを停止させる命
令を有効にするか、無効にするかの設定を保持するフリ
ツブフロップ（至）まわりのやや詳細なブロック図、第
３図はこの発明の一実施例におけるウォッチドッグタイ
マを有効にするか無効にするかの設定を保持するフリツ
ブフロツブ（ｌまわりのやや詳細なブロック図、第４図
はこの発明の一実施例による源発振を止めるソフトフェ
アのフローチャート、第５図はこの発明の一実施例によ
る源発振を止めないソフトフェアのフローチャート、第
６図は従来のシングルチップマイクロコンピュータのブ
ロック図である。 図において、（ｌ）はシングルチーツブマイクロコンビ
エータ、セ）はバス、（３）はクロック発生部、（４）
はＣＰＵ、（５）はＲＯＭ、（６）はＲＡＭ、（７）は
ウォッチドッグタイマ、（８）はウォッチドッグタイマ
の有効無効の設定を保持するフリツブフロップ、（９］
は外部割込み入力端子、側は源発振を止めてクロフクを
停止させる命令を有効にするか無効にするかの設定を保
持するフリツブフロツブ、Ｉは第１命令検出回路、（２
）はＳＹＮＣ信号人力部、Ｉはリセット信号入力部、α
旬はＤＥＴ信号出力部を示す。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (2)
- （１）シングルチップマイクロコンピュータにおいて、
ある限定された条件において所定の命令手続きを実行し
た場合にのみ、源発振を止める命令手続きを有効にする
手段と、 上記シングルチップマイクロコンピュータが命令実行可
能な状態であるときに、所定の命令手続きを実行すると
上記源発振を止める命令を無効にする、手段を有するこ
とを特徴とするシングルチップマイクロコンピュータ。 - （２）シングルチップマイクロコンピュータにおいて、
ある限定された条件において所定の命令手続きを実行し
た場合のみ、ウォッチドッグタイマを無効にする手段と
、 上記シングルチップマイクロコンピュータが命令実行可
能な状態であるときに、所定の命令手続きを実行すると
上記ウォッチドッグタイマを有効にする、手段を有する
上記シングルチップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1289008A JPH03148731A (ja) | 1989-11-06 | 1989-11-06 | シングルチップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1289008A JPH03148731A (ja) | 1989-11-06 | 1989-11-06 | シングルチップマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03148731A true JPH03148731A (ja) | 1991-06-25 |
Family
ID=17737641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1289008A Pending JPH03148731A (ja) | 1989-11-06 | 1989-11-06 | シングルチップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03148731A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5555225A (en) * | 1994-12-14 | 1996-09-10 | Mitsubishi Denki Kabushiki Kaisha | Clock generating circuit and microcomputer incorporating same |
-
1989
- 1989-11-06 JP JP1289008A patent/JPH03148731A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5555225A (en) * | 1994-12-14 | 1996-09-10 | Mitsubishi Denki Kabushiki Kaisha | Clock generating circuit and microcomputer incorporating same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4979102A (en) | Microprocessor operable under direct connection to coprocessor | |
| JPH06103472B2 (ja) | デバツグ用マイクロプロセツサ | |
| JP2006171952A (ja) | 半導体集積回路装置 | |
| US6463492B1 (en) | Technique to automatically notify an operating system level application of a system management event | |
| JPH03148731A (ja) | シングルチップマイクロコンピュータ | |
| US7480812B2 (en) | Microprocessor | |
| JP2004310514A (ja) | 情報処理端末および履歴情報保存方法 | |
| CN114625639A (zh) | 一种基于片上系统的调试方法、系统以及芯片 | |
| JPS6218939B2 (ja) | ||
| JP4647276B2 (ja) | 半導体回路装置 | |
| JPH0764886A (ja) | シリアルインターフェイス装置を有する処理装置 | |
| JPS6336023B2 (ja) | ||
| JPH0485630A (ja) | 割込み制御装置 | |
| JP7276755B2 (ja) | 処理速度整合回路およびマイクロプロセッサ | |
| JP3547012B2 (ja) | マイクロコンピュータ | |
| KR100314805B1 (ko) | 파이프라인제어프로세서를위한부팅회로 | |
| KR100497377B1 (ko) | 영상의 동기 신호 검출 방법 및 장치 | |
| JP2755205B2 (ja) | データ処理装置の低消費電力化方式 | |
| JP2870083B2 (ja) | ウオッチドッグタイマ内蔵マイクロコンピュータ | |
| JPH0226245B2 (ja) | ||
| JPH0764822A (ja) | マイクロコンピュータ | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPH0540666A (ja) | 集積回路マイクロプロセツサの割り込みモニタ装置 | |
| JPH06324956A (ja) | データ処理装置 | |
| JPH03252886A (ja) | シングルチップマイクロコンピュータ |