JPH03148936A - 時分割多重通信システム - Google Patents

時分割多重通信システム

Info

Publication number
JPH03148936A
JPH03148936A JP1287429A JP28742989A JPH03148936A JP H03148936 A JPH03148936 A JP H03148936A JP 1287429 A JP1287429 A JP 1287429A JP 28742989 A JP28742989 A JP 28742989A JP H03148936 A JPH03148936 A JP H03148936A
Authority
JP
Japan
Prior art keywords
interrupt
station
slave station
slave
interrupt request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1287429A
Other languages
English (en)
Inventor
Keiji Nomura
野村 啓二
Takashi Kimura
隆志 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP1287429A priority Critical patent/JPH03148936A/ja
Publication of JPH03148936A publication Critical patent/JPH03148936A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Selective Calling Equipment (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、時分割多重システムにおける割込み通信処
理方式に関する。
(従来の技術) 従来の時分割多重通信システムとしては、例えば第12
図および第13図に示すようなものがある。第12図は
従来技術を説明する構成図である。
1つの親局60と複数の子局62.63があり体または
複数の伝送線61によって接続される。
親局60は子局62.63を順次アクセスを行ない、デ
ータの送受信を行なう。子局62.63は親局60から
送信、される制御情報に基づいて制御負荷65を駆動し
、入力機器64の入力情報を親局60に返送する。
制御情報とはシリアルのパルス列であり、制御負荷のO
N、OFF制御を行なうデータであり、入力情報とは子
局に接続されたスイッチ等の開閉状態を示すシリアルな
データであり、制御負荷とはアクチュエータ等の負荷で
あり、人力機器とは上記スイッチ等である。
第13図は従来技術を説明する通信フレームのブロック
図である。
1つの親局は複数の子局を順次アクセス制御を行ない、
通常のアクセス順序は、子局1が最初、子局2が2番目
、子局3が3番目である。
図のAD部40.44.49.52は親局から子局にア
クセスする時の子局のアドレスを示し、TxD部41.
45.50.53は前記親局から子局へ送信する制御情
報であり、RxD部42.46.51.54は子局から
親局へ返送する子局の入力情報である。■部43.47
は割込み許可信号であり、あらかじめグループ分けされ
た子局群のグループナンバーを示し、そのグループに属
する子局のみ割込み許可される。
グループナンバーの具体的な例として子局のアドレス長
が8ビットである場合、そのアドレスの上位4ビットを
グループナンl(−とする。したh(って、そのグルー
プナンバーに属する子局数は16局となる。
前記割込み許可信号で示されたグループに属する子局に
割込み要求が発生した場合、この子局はR部48で割込
要求信号を出力する。
割込み要求信号の具体例として割込み要求信号を割込み
要求が発生した子局のアドレス下位4ビットとすれば、
前記割込み許可信号と割込み要求信号とを合せることに
より、前記親局は割込要求を出力した子局アドレスを検
知することができる。
第13図の通信手順の説明は、40.41.42は親局
と子局1の通信を示し、!部43の割込み許可に対する
割込み許可はなく、44.45.46は親局と子局2の
通信を示し、■部47に対して子局1がR部48を出力
し、割込み要求を親局に対して出力し、49.50.5
1で子局1が優先処理されていることを示し、52.5
3.54で親局と子局3の通信手順に復帰したことを示
している。
このような多重伝送方式としては、例えば特公昭63−
40079号公報がある。
(発明が解決しようとする課題) しかしながら、このような従来の時分割多重通信システ
ムにおいて、複数の子局が割込み要求をし、かつ、親局
が複数の割込み要求を検知した場合に、親局は割込通信
の優先順位を、あらかじめ子局ごとに割込まれた優先順
位に従って処理手順を決定するしかないため、例えば優
先順位の高い子局Aと優先順位の低い子局Bがあり、子
局Aには操作系に関する割込み通信要求が発生し、子局
Bには機器の故障に関する割込通信要求が発生した場合
、通信手順としては子局Bを処理し、次に子局Aを処理
するのが望ましいが、従来の優先順位の決定方法におい
ては子局Aを最初に処理し、次に子局Bを処理する手順
となってしまい、安全性に関するような重大な情報の授
受が遅れてしまうという課題があった。
また、割込許可信号がグループ分けされ、かつ、そのグ
ループ内に複数が割込み要求を出力した場合、割込み要
求信号が衝突してしまうために、割込み許可信号のグル
ープ分けによって、割込み許可されないグループの割込
み要求が受は付けられず、かつ、割込要求信号が衝突し
た場合、ノ(・ツクオフ処理として、そのグループ内に
おいて、子局を1局ずつアクセスし、割込み要求を確認
するため、割込み検出処理の効率が悪いという課題があ
った。
この発明は、このような従来の課題点に着目してなされ
たもので、割込み要求信号の衝突を避けることにより上
記課題を解決した時分割多重システムにおける割込み通
信方式を提供することを目的とするものである。
[発明の構成] (課題を解決するための手段) その目的を達成するために本発明では、親局は子局への
データを送信し、子局からのデフ夕受信後、予め子局毎
に割当てた所定時間を有する割込み検出信号を伝送線に
出力し、複数の子局は前記割込み検出信号の該子局が割
当てられた期間のみ割込み要求信号を出力し、割込み要
求をすることができる時分割多重通信システムとした。
(作用) 以上説明してきたように、この発明によれば、割込み要
求の検出方法を、1子局毎に所定期間の割込み検出期間
をあたえて、1度の割込み検出処理において金子局を割
込み許可の対象とし、1子局づつ割込み要求の検出を行
うようにしたため、一度の割込み検出処理で、割込み要
求をもつ子局の全てを検出でき、かつ、割込み要求信号
の衝突を避けることができる。
(実施例) 以下、この発明を図面に基づいて説明する。
第1図は、この発明の第1実施例を示す図である。まず
構成について説明する。
親局1と子局12は伝送線24により送受信を行なう。
2は親局1の受信時の受信制御を行なう受信制御部であ
り、3は親局の送信時の送信制御を行なう送信制御部で
あり、4は割込み検出を制御する検出制御部であり、5
はマイクロプロセ・ラサ10等の周辺のインタフェース
を行なう制御部であり、データバス、アドレスlくス、
コントロール信号等に接続される。6は子局からのデー
タを格納するバッファであり、7は子局に送信するデー
タを格納するバッファである。また、8は複数の子局か
らの割込み要求の有無と優先度を格納するバッファであ
り、9は通信エラーと制御状態を示すステータスを格納
するバッファである。
26は親局1の受信回路であり、伝送線24と受信制御
部2とに接続され、また27は送信回路であり、伝送線
24と送信制御部3に接続される。
次に子局12の構成を説明する。13は受信制御部であ
り、親局1からの受信制御を行なう。また、14は送信
制御部であり、親局1に送信する送信の制御を行なう。
15は割込み制御部であり、割込み要求の制御を行なう
。16はアドレス比較器であり、親局1との通信時と割
込み要求検出時におけるアドレス比較を行ない、一致し
たならば、そのことを送信制御部14に知らせる。17
はセレクタであり、割込み要求時に入力ボートにより優
先度をセレクトし、割込み制御部15に知らせる。18
は出力回路であり、親局1から送られるデータに従い制
御負荷を駆動し、22はランプ等の制御負荷である。1
9は入力回路であり、人力機器の状態を送信制御部3に
送り、割込み要求時においては、どのポートが変化した
かをセレクタ17に送る。23は入力回路19に接続さ
れるスイッチ等の入力機器である。20は子局12に割
り付けるアドレスを設定するアドレス設定器であり、2
1は人力ボート毎に割り付ける優先度を設定するレベル
設定器である。
次に、この実施例の作用を説明する。
子局12へのアクセス手順とデータ処理は、マイクロプ
ロセッサ10等の主制御器によって行なわれ、マイクロ
プロセッサ10はメモり11に記述されたプログラムに
よって動作する。
マイクロプロセッサ10は、アクセスする子局アドレス
と送信データとをインターフェース制御部5を介して、
送信バブファ7に書込む。
書込みが終ると送信制御部3は送信制御を行なう。送信
制御部3は、送信バブファ7より子局アドレスを取出し
、送信回路27を介して伝送線24に送出し、つづけて
子局12に送信する送信データを、送信回路27を介し
て伝送線24に送出する。送信完了後、親局1は自動的
に受信状態となり、子局12からの送信データを受取る
受信制御部2にて子局12からの送信データを受信バッ
ファ6に格納し、送信データのエラチェヅクを行ない、
受信終了後、ステータスバッファ9にエラーの有無と受
信完了を示すフラグをセットする。
マイクロプロセッサ10はインターフェイス部5を介し
てステータスバッファのフラグを読み、受信完了であれ
ば受信バッファ6のデータを読みにゆく。
子局12において受信制御部13は伝送線24の信号を
監視し、伝送線24上の信号が親局1の送信開始を示す
ヘッダを検知した場合に、次に送出される子局アドレス
を取込み、アドレス比較器16を用いて自局アドレスが
アクセスされたか否かを判断し、自局がアクセスされた
場合のみ送信データを取込み、シリアルパラレル変換後
、出力回路18に送る。出力回路18は前記送信データ
をラッチし、制御負荷22を前記送信データに基づいて
駆動する。
前記送信データをラッチ後、子局12は親局1への送信
制御に移り、入力回路19に接続された入力機器23の
ON、OFF状態をパラレル−シリアル変換し、伝送線
24を介して親局1に送信する。
入力回路19は、自局がアクセスされていない期間に入
力機器23の状態が変化すると、割込み要求発生を割込
み制御部15に知らせ、変化のあった人力ボートナンバ
ーをバイナリ変換し、セレクタ17に人力する。
レベル設定器21は、入力ポートナンバー毎に割込み要
求時における優先度を設定し、セレクタ17は、割込み
要求発生時における人力ボートナンバーより優先順位を
取出し、割込み制御部15に人力を行なう。
入力回路19で複数のボートの状態変化がある場合は、
セレクタ17は優先順位の高い方を割込み制御部15に
入力する。
親局から送信された信号が割込み検出信号であれば、割
込み制御部15は割込み検出信号をカウントし、そのカ
ウント値をアドレス比較器16において自局アドレスと
比較し、一致した場合、割込み要求信号と割込み優先順
次とを親局1に対して送信する。
第2図は、本発明における通信フレーム図である。
親局1は、通信の始まりを示すヘッダ3oと子局アドレ
スを示すアドレス部31と子局12への制御情報である
Txデータ[32と割込み要求を検出する期間の割込み
検出部33を出方する。
前記アドレス部31に該当する子局12は、前記親局1
への応答として入力情報であるRxデータ部34を送出
し、送出終了後、通信制御を終了する。
前記アドレス部31で示される子局以外の他の子局は割
込み検出部33の期間において、割込み要求の有無と割
込み優先度とを割込み要求部35にて出力する。
親局1は割込み検出部33を出方すると同時に他の子局
12の割込み要求の有無と、割込み優先度を険出し、割
込み要求バッファ8内に、その検出データを格納する。
第3図は子局12が親局1に対して行なう割込み要求の
タイミング図である。
波形300は、親局1から子局12に対して送出される
割込み検出パルス波形であり、パルス200〜270で
構成される。
パルスの1周期は、1子局分の割込み検出パルスを示し
、パルス200が最初に送出され、そしテ、パルス27
0が最後に送出される。パルス200は最小値アドレス
の子局12に相当する割込み検出パルスであり、パルス
270は最大値アドレスの子局12に相当する割込み検
出パルスである。
本図においては、最小値アドレスは子局Aであり、子局
Hの最大値アドレスに至り、金子局数は8子局数である
。波形310は割込み要求パルスの波形であり、それぞ
れの子局の割込み要求の有無を示す。
波形320は伝送線上の割込み検出信号と割込み要求信
号の複合波形である。親局1とそれぞれの子局は、前記
割込み検出パルスのカウントを行ない、子局においては
前記カウント値と子局のアドレスとが一致し、かつ、そ
の子局において割込み要求が発生しているときに、割込
み検出パルスに同期させ、割込み要求の有無と、割込み
要求の優先度を親局1に出力する。
親局1においては、割込み検出パルスの1周期内に1子
局分の割込み要求の有無と割込み優先度とを取込み、割
込み要求バッファ8に格納する。
第4図は本実施例における割込み優先度決定の信号波形
図である。
割込み検出信号600と割込み要求信号610と伝送線
信号波形620があり、割込み検出信号600における
630.640.650.660.670は割込み検出
パルスの1周期を示し、前記割込み検出パルスの1周期
に1子局の割込み要求が許可される。
伝送線信号620の波形は、前記割込み検出部号600
と前記割込み要求信号610とが複合された波形となる
割込み要求信号の出力タイミングは、割込み検出パルス
630.640.650.660.670の立下りに同
期して出力され、割込み検出パルスの立上りからt時間
毎に区切られた4つの期間の内のいずれかで、割込み要
求信号610を立上げる。
前記を時間毎に区切られた、それぞれの範囲は、割込み
要求の優先度を示し、割込み要求を有する子局は、優先
度に応じ割込み要求パルスの出力期間を決定する。
優先度の最も低い期間は641であり、これより最も高
い期間644に至る。したがって、第4図の割込み要求
信号610の優先度の最も低いのは、割込み検出パルス
640の期間に出力された割込み要求であり、割込み検
出パルス670の期間に出力された割込み要求が最も優
先度が高い。
なお、割込み検出信号610の630の期間は、割込み
要求はなされていない。
次に、この発明の第2実施例を図面に基づいて説明する
第5図は、前記親局1と前記子局12の通信フレーム図
である。
伝送線を示すa線10aとb線11aがあり、a線10
aは親局1から子局12ヘデータが返信される。
アドレス部12aは子局アドレスを示し、Txデータ部
13aは、前記アドレスに示される子局12が親局1に
返信する入力情報である。
親局1は、子局12からのRxデータ部14aを受取り
、エラー有無のチェックを行ない、エラー無しであれば
割込み検出部15aを送信する。
割込み検出部15aは全子局を対照に送出され、固定同
期のパルス列であり、1パルスは1子局に対応し、全子
局分のパルス数が存在する。
割込み要求部16aは、前記割込み検出部15aのパル
スに同期し、割込み要求が発生した子局が割込み要求信
号を出力する。
次に、この発明の第2実施例の作用を説明する。
第6図は子局12が親局1に対して行なう割込み要求の
タイミング図である。
30aは親局1から全子局に対して送出される割込み検
出パルスの波形であり、20a〜27aのパルスで構成
される。
パルスの1周期は1子局分の割込み検出パルスを示し、
パルス20aが最初に送出され、パルス27aが最後に
送出される。
パルス20aは最小値アドレスの子局に相当する割込み
検出パルスである。
本図においては、最小値アドレスは子局A−であり、子
局H′の最大値アドレスに至り金子局数は8子局数であ
る。
31aは割込み要求パルスの波形であり、それぞれの子
局の割込要求の有無を示す。
親局1と、それぞれの子局は前記割込み検出パルスのカ
ウントを行ない、子局12においては、前記カウント値
と子局12のアドレスが一致し、かつ、その子局12に
おいて割込み要求が発生しているときに割込み検出パル
スに同期させ、割込み要求パルスを親局1に出力する。
親局1においては、割込み検出パルスの立上りで、割込
み要求の有無を格納する内部レジスタのビットを1ビッ
トシフトし、立下りで割込み要求信号の状態を前記レジ
スタの1ビットにラッチし、この動作を順次行なうこと
により、前記レジスタに子局12のアドレス順に割込み
要求の有無を1ビットづつ格納する。
前記親局1は、割込み検出終了後、前記レジスタを1ビ
ットづつ割込み要求の有無をチェックし、割込み要求が
あればビットナンバーより割込み要求を出した子局アド
レスを割出し、その子局12の優先処理を行なう。
前記レジスタのチェックと優先処理は交互に行なわれ、
前記レジスタの全子局分のチェックと優先処理が終了し
た後に、順次アクセス制御に復帰する。
第7図は、本発明における親局の制御フローチャート図
である。
制卸の流れは、つぎの2つに分けられる。すなわち、ル
ープIの順次アクセス制御とループ■の割込みアクセス
制御とに分けられる。
ループIの順次アクセス制御において、アドレスと制御
データの出力後、子局12からの入力データを受取り、
今回の制御が割込アクセス制御か、順次アクセス制御な
のか、割込フラグのI RQREGによって判断を行な
う。
IRQREGは複数のビット構成になっており、1ビッ
トは1子局に相当し、LSBは最小アドレス子局であり
、MSBは最大アドレス子局であり、子局のアドレス順
でビットの配列が構成され、ビットの真偽により割込み
要求の有無を示す。
前記判断により順次アドレス時は、割込み検出パルスの
出力可能となり、子局12からの割込み要求のサンプリ
ングを行ない、割込み要求ありの時はI RQREGの
子局アドレスに対応するビットナンバーに、要求の有無
を記す。
金子局分の割込み検出パルス出力後、割込みアクセス制
御のループ■を行なう。
ループ■の割込みアクセス制御においては、IRQRE
Gを1ビットづつ割込み子局のビットナンバーを探し、
ビットナンバーより割込み要求を出力した子局アドレス
を算出し、以後ループIの制御を行ないIRQREGの
全ビットチェック終了後、ループ■の順次アクセス制御
に復帰する。
ループ■の割込みアクセス制御中の割込み検出の禁止は
、割込み要求が連続すると、順次アドレスのアクセスが
大幅に遅れる可能性があるため、それを防止するもので
ある。
第8図は、本発明における子局12の制御フローチャー
ト図である。
最初に子局12は、伝送線上の信号の変化をとらえ、そ
の変化がアドレスを示すものか、否かを判断し、アドレ
スならば自局のアドレスと一致するか、否かを判断する
アドレスの一致により、親局1が自局をアクセスしたこ
とを知り、親局1からの制御データを取り込み、その後
、子局12は自局の人力データを親局1に対して返送し
、割込みアクセス制御であったなら、割込み要求フラグ
を無効にし、親局1の割込み検出終了まで待機する。
前記親局1からのアドレスが自局アドレスと一致しない
場合は、子局12は親局1が他局をアクセスしているこ
とを知り、割込み検出フレームが送出されるまで待機す
る。
割込み検出フレームが始まると子局12は、割込み検出
パルスをカウントし、カウント値が自局アドレスと一致
した場合のみ、子局12内の割込み要求フラグの状態に
より、割込み要求信号の出力を行なう。割込み要求信号
の出力後も、子局12は割込み検出パルスのカウントを
継続し、カウント値が最大子局アドレス値に達したら親
局1からの順次アクセス制御と割込みアクセス制御の待
機状態となる。
第9図は本実施例における子局12に接続されたスイッ
チ等の人力機器の状態が変化した場合に、割込み送信の
必要が生じたことを示す割込み要求フラグを有効にする
ための制御フローチャート図である。
子局12の人力状態が変化した場合、前回の送信した人
力データと現在の入力状態の排他論理ORをとることに
より、その結果が1のときだけ割込み要求フラグを有効
にする。これは、ノイズによる人力状態の変化であった
場合に、割込み要求フラグを無効にすることにより無駄
なアクセス時間を費さないためである。
次に、この発明の第3実施例を図面に基づいて説明する
第10図は、伝送線体の場合の構成図である。
親局の制御部80は通信制御と割込み検出制御を行ない
、また、子局の制御部81は通信制御と割込み要求$1
mを行ない、ドライバー83によって信号を送信し、レ
シーバ85によって信号を受信する。
伝送線82は体であり、双方向の信号伝達可能とするた
め、ドライバー83はFET)ランジスタの場合は、オ
ープンドレイン構造とし、バイポーラトランジスタの場
合は、オーブンコレクタとする。
さらに、伝送線82にはレシーバ85が接続され、プル
アップ抵抗84により伝送線に電源が供給される。
前記構成は、体の伝送線に親局と複数の子局が接続可能
とし、かつ通信可能とするものであって本発明における
第3の実施例として、伝送線が体でも可能であることを
示す。
つぎに、この第3実施例の作用を第11図について説明
する。
第11図は第3実施例における割込み検出要求の波形を
示すものである。
親局は割込み検出の開始を示すスタートマーカ70を伝
送線に出力し、伝送線に接続された金子局はスタートマ
ーカ70を検出することにより、割込み検出フレームが
始まった事を知る。
前記親局は、スタートマーカ70送出後、直ちに割込み
検出パルス71.72.73.74.75を伝送線に接
続された子局の数だけ出力する。
前記割込み検出パルスは一定の周期をもち、電圧がハイ
レベルの区間も親局は一定の長さの時間を出力し、親局
は出力パルス数をカウントすると同時に、この割込検出
パルスの監視を行なう。
前記子局は、スタートマーカ70により割込み検出フレ
ームが始まった事を知ると、割込み検出パルスをカウン
トし、そのカウント値は、それぞれの子局に設定された
アドレスに対応し、カウント値が自局アドレスと一致し
た場合は、自局アドレスと一致するカウント値の割込み
検出パルスに、割込み要求の有無を記入する。
アドレス1部71とアドレス3部73とアドレス4部7
4とアドレスn部75は割込み要求なしを示し、アドレ
ス76は最大子局アドレスを示す。
アドレス2部72は割込み要求ありを示す。この割込み
要求の有無は、割込み検出パルスの1周期内における電
圧のハイレベル区間の時間の長さによって決まり、割込
み要求をもつ子局は強制的に電圧のハイレベルを下げ、
割込み要求があることを示す。
親局は、割込み検出パルスのカウント値より子局のアド
レスを知り、電圧のハイレベルの時間によって子局の割
込み要求を知ることができ、割込み検出フレームの終了
後、割込み要求がある場合に、割込み処理を行なう。
以上、説明してきたように、本発明の時分割多重システ
ムでは上述のように、割込み要求信号に優先度を付け、
子局が割込み要求信号出力時において、その割込み要求
信号の出力時間によって優先度を親局に知らせ、親局は
優先度の高い割込み通信を行なう重要な情報を高い優先
順位に割付けることによって装置の性能、安全性の向上
ができる。
また、割込み要求の検出方法を、1子局に1パルスの割
込み検出パルスを用いて、1度の割込み検出処理におい
て、金子局を割込み許可の対象とし、1子局づつ割込み
要求の検出を行うようにしたため、1度の割込み検出処
理で、割込み要求をもつ子局の全てを検出でき、かつ、
割込み要求の信号の衝突を避けることができる。
以上、本発明の実施例を図面により詳細に説明してきた
が、具体的なシステムは、これらの実施例に限定される
ものではなく、本発明の要旨を進退しない範囲における
変更があっても本発明に含まれる。
[発明の効果] 本発明の時分割多重通信システムでは上述のように、割
込み要求の検出方法を1子局毎に所定期間の割込み検出
期間をあたえて、1度の割込み検出処理において金子局
を割込み許可の対象とし、1子局づつ割込み要求の検出
を行うことにしたため、1度の割込み検出処理で、割込
み要求をもつ子局の全てを検出でき、かつ、割込み要求
の信号の衝突を避けることができるという効果が得られ
る。
【図面の簡単な説明】
第1図ないし第4図は、この発明の第1実施例を説明す
る図である。第1図は構成図、第2図は通信フレーム図
、第3図は子局が親局に対して行う割込み要求のタイミ
ング図、第4図は信号波形図である。 第5図ないし第9図は、この発明の第2実施−1を説明
する図である。第5図は親局と子局の通信フレーム図、
第6図は子局が親局に対して行なう割込み要求のタイミ
ング図、第7図は親局の制御フローチャート図、第8図
は子局の制御フローチャート図、第9図は子局に接続さ
れた入力機器の制御フローチャート図である。 第10図および第11図は、この発明の第3実施例を説
明する図である。第10図は伝送線体の場合の構成図、
第11図は割込み検出要求の波形図である。 第12図および第13図は従来技術を説明する図である
。第12図は構成図、第13図は通信フレームのブロッ
ク図である。 1−・親局      2・・一受信制御部3・一送信
制御部   4−・−検出1;制御部12・・−子局 
    15・−割込み制御部16・・・アドレス比較
器 21−・レベル設定器 24・−伝送線 代理人 弁理士  三 好 秀 和 1 割込み要求部 1 嬉2図       +    1    ■   I    
l    1   1苓3図 11]1   1 ′″ II        l        112
a   13a        +5a1481.6a 子局に子局「子馬C子局D°子局r子局r子局σ子局■
。 菓 6図 仄雇フ1石の 1他論理ORを1 第951 纂10図 凛11図

Claims (1)

    【特許請求の範囲】
  1. (1)1つの親局と複数の子局からなり、親局は子局を
    伝送線を介して定められた順番に従いアクセスを行って
    データの送受信を行うとともに、前記子局の割込み要求
    の有無を検出し、割込み要求があれば割込み要求を出し
    た子局の優先処理を行う時分割多重通信システムにおい
    て、親局は子局へのデータを送信し、子局からのデータ
    受信後、予め子局毎に割当てた所定時間を有する割込み
    検出信号を伝送線に出力し、複数の子局は前記割込み検
    出信号の該子局が割当てられた期間のみ割込み要求信号
    を出力することを特徴とする時分割多重通信システム。
JP1287429A 1989-11-06 1989-11-06 時分割多重通信システム Pending JPH03148936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1287429A JPH03148936A (ja) 1989-11-06 1989-11-06 時分割多重通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1287429A JPH03148936A (ja) 1989-11-06 1989-11-06 時分割多重通信システム

Publications (1)

Publication Number Publication Date
JPH03148936A true JPH03148936A (ja) 1991-06-25

Family

ID=17717209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1287429A Pending JPH03148936A (ja) 1989-11-06 1989-11-06 時分割多重通信システム

Country Status (1)

Country Link
JP (1) JPH03148936A (ja)

Similar Documents

Publication Publication Date Title
US4458314A (en) Circuitry for allocating access to a demand shared bus
US4488218A (en) Dynamic priority queue occupancy scheme for access to a demand-shared bus
US4337465A (en) Line driver circuit for a local area contention network
US5557754A (en) Computer system and system expansion unit
US5303348A (en) Method of arbitrating access to a data bus and apparatus therefor
US4245307A (en) Controller for data processing system
US5884044A (en) Dedicated DDC integrable multimode communications cell
EP0137609A2 (en) Multi-master communication bus
US4972345A (en) Apparatus for error detection and reporting on a synchronous bus
US6360290B1 (en) Commercial standard digital bus interface circuit
US4827471A (en) Method for bus access for data transmission through a multiprocessor bus
US6957273B2 (en) Packet transmitting/receiving method and apparatus for computer system
JPH03148936A (ja) 時分割多重通信システム
JPH07200432A (ja) データ通信方法及びシステム連結装置
JP3459075B2 (ja) 同期式シリアルバス方式
GB2167922A (en) Subscriber line interface modem
JPH10307787A (ja) バッファメモリ装置
EP0576241A1 (en) Computer system and system expansion unit
JP2731878B2 (ja) 通信装置
JP2660980B2 (ja) 並列バスシステムを備えたデータ伝送装置
JP2696105B2 (ja) ネットワーク相互接続回路
JPH0560625B2 (ja)
JP2708366B2 (ja) データ処理システム及びその補助制御装置
JPS6244305B2 (ja)
JPH06110831A (ja) データ転送装置