JPH031522A - レジストパターン形成法 - Google Patents

レジストパターン形成法

Info

Publication number
JPH031522A
JPH031522A JP1134869A JP13486989A JPH031522A JP H031522 A JPH031522 A JP H031522A JP 1134869 A JP1134869 A JP 1134869A JP 13486989 A JP13486989 A JP 13486989A JP H031522 A JPH031522 A JP H031522A
Authority
JP
Japan
Prior art keywords
resist
exposure
resist pattern
photomask
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1134869A
Other languages
English (en)
Inventor
Rikio Ikeda
利喜夫 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1134869A priority Critical patent/JPH031522A/ja
Publication of JPH031522A publication Critical patent/JPH031522A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、レジストパターン形成法に関する。
本発明は、レジストパターンを用いる技術分野に汎用す
ることができ、例えば、電子部品(半導体装置等)の製
造の際のレジストパターン形成法として有効に利用する
ことができる。
〔発明の概要〕
本発明は、フォトマスクを用いてレジストを露光するこ
とによりレジストパターンを形成するレジストパターン
形成法において、同一のフォトマスクを用い、それぞれ
フォトマスクの位置を任意の量ずらして複数回の露光を
行うことにより、微細なレジストパターンの形成を可能
ならしめたものである。
〔従来の技術〕
従来よりレジストパターン形成法は、例えば半導体装置
の製造工程におけるリソグラフィ技術に用いられている
が、近年半導体装置はその微細化・集積化が更に要求さ
れており、かかる要請に応えて半導体装置の集積度を上
げるためには、レジストパターンをより一層微細にする
ことが必要である。特に半導体装置においては、ライン
やスペースの幅を更に小さくして微細化することが要請
されている。
ところが、現状の技術においては、例えばNA=4.5
の露光機(ステッパー)を用いた場合、ラインまたはス
ペースの幅は、0.5μmが解像限界であった。これは
光の回折の影響で、パターンが小さくなる程コントラス
トが低下するためである。
第2図に符号!で示すのは、1.0μmスペースのマス
クを用いて露光した場合の光強度分布曲線である。この
ような分布曲線の光で露光され現像されて得られるレジ
ストパターンは、理想的にはこの強度分布曲線に対応し
た形状で形成される。
よって、理想的にレジストパターンが形成されれば、曲
線■の如く、はぼ1.0μm幅のスペースが得られると
考えられる。
一方、第3図に符号■で示すのは、0.3μmスペース
のマスクを用いて露光した場合の光強度分布曲線である
。曲線■よりも光強度分布の幅が狭くなっており、1.
0μmスペースのマスクよりも微細に加工できるとは考
えられる。しかし幅は必ずしも0.3μm程度にはなっ
ておらず、たかだか0.5μm程度である。かつ、曲線
がシャープである程コントラストが良好で、良いレジス
トパターン形状が得られるのであるが、各曲線1.■の
両側の立ち上がり、即ち各図の符号I’、n’で示す部
分と横軸とのなす角度で考えると、曲線■よりむしろ曲
線Iの方がその角度が90″に近く、シャープである。
このように、パターンが小さくなる程、光の回折によっ
てコントラストが低下し、この結果解像限界は0.5μ
m程度に抑えられてしまい、これより微細化することは
不可能だったのである。
〔発明が解決しようとする問題点〕
上述の如く、従来技術にあっては、微細なレジストパタ
ーンの形成、例えば0.5μm以下のスペース幅(また
はライン幅)のレジストパターンを形成することは困難
だったのである。
また、このような微細なパターンを、必ずしも微細なマ
スクで形成せず、コントラストが保てる大きめのマスク
で形成できれば、マスクの作成や露光技術の点でも有効
なのであるが、かかることは不可能とされ、このような
方向での技術開発は全くなされていなかった。
本発明は、上記問題点を解決して、微細なレジストパタ
ーンを得ることができ、しかも場合によっては大きめの
マスクにより該マスクより微細な寸法のレジストパター
ンを形成することも可能とするレジストパターン形成法
を提供せんとするものである。
〔問題点を解決するための手段〕
上述した問題点を解決し、上記目的を達成するため、本
発明においては、フォトマスクを用いてレジストを露光
することによりレジストパターンを形成するレジストパ
ターン形成法において、同一フォトマスクを用い、それ
ぞれフォトマスクの位置を任意の量ずらして複数回の露
光を行う構成とする。
〔作 用〕
本発明においては、同一フォトマスクを用いて、それぞ
れフォトマスクの位置をずらした複数回の露光を行うの
で、1回露光の場合に比して解像度を上げることができ
、従来より微細なレジストパターンを形成できる。
本発明の作用は必ずしも明らかではないが、例えば第2
図を用いて定性的に略述すると、1回目の露光を分布曲
線Iの光で行い、2回目の露光を露光位置をずらした分
布曲線■′の光で行うと、両者I、I’の重なり合う第
2図の符号工“で示す部分がパターン形成に寄与するこ
とになり、これにより解像度の向上した露光及びパター
ン形成がなされるのではないかと考えられる。
例えば、1.0μmのスペース幅のマスクパターンを用
い、0.7μmずらして2度露光した時の光強度分布曲
線■を第4図に示すが、これは即ち図示の如く0.3μ
mスペースとなる。この曲線■と第3図の曲線■とを比
較すると、曲線■の方が幅が狭いばかりでなく、グラフ
の立ち上がりが鋭(なっていることがわかる。
曲線■と■の幅の差、及びシャープさ(コントラストの
大きさの指標となる)の差が、微細なしシストパターン
の形成上きわめて有効な差異をもたらすことは、容易に
理解されよう。
また本発明を用いると、形成したいレジストパターンの
寸法より大きいマスクにより、所望の寸法のレジストパ
ターンが得られる。例えば、1.0μmのスペース幅の
マスクを用いて本発明に従い2回位置をずらした露光を
行うと、0.4μmの幅のスペースのレジストパターン
が得られた。本発明はこのように、従来は夢想だにされ
なかった、大きめのマスクにより微細なレジストパター
ンを得ることができるという、驚くべき作用効果を果た
すことができる。
〔実施例〕
以下本発明の具体的実施例について説明する。
但し当然のことではあるが、本発明は以下の実施例によ
り限定されるものではない。
第1A図に、本発明の一実施例を示す。これは本実施例
に係るレジストパターン形成法を、その工程順に模式的
に示したものである。この実施例は、本発明を、半導体
装置の製造工程におけるレジストパターン形成に適用し
たものである。
本実施例においては、マスクパターンのスペース幅を設
計値より広く作成し、1度露光した後、任意の量だけず
らして、2度以上露光するようにした。
一般に、細いラインを得る場合はポジレジスト、細いス
ペースを得るにはネガレジストを用いるのがよい。この
実施例は、ネガレジストを用いて、細いスペースを得る
のに本発明を適用した例である。
本実施例においては、1.0μmのスペースのマスクパ
ターンを使って、露光1回目と2回目のずれ量を0.6
μmとして実施した。このようにした場合、上記レジス
トパターンで0.4μmのスペースが得られた。本例で
は、レジストとして、ネガレジストである Image
 Reverseレジスト AZ5214 (ヘキスト
社製)を用いた。露光装置はステッパーを用い、NA=
0.45、露光波長43611mのものを用いた。用い
るレジスl−は解像度の高いものが望ましいが、任意の
レジストで実施することができる。露光装置や露光波長
も、使用するレジストの性質等に応じ、適宜のものを用
いることができる。
本実施例について、第1A図を参照して更に説明すると
、次のとおりである。
第1A図(a)に示すように、フォトマスク1を用いて
、基板】0上のレジスト2を1回目露光する。ここで、
フォトマスク1のマスクパターン11の幅は前記のとお
り、1.0μmのものを用いた。
第1図中、矢印で露光光を略示する。これにより、レジ
スト2中の、特にハツチングを施した部分21が露光さ
れる。
次にフォトマスク1を0.6μmずらして、第2図(b
)に示すように2回目露光を行う。これにより、レジス
ト2中、更にハツチングを施した部分22が露光される
。両ハンチングとなっているところは、1回目、2回目
の両方の露光を受けた部分に該当する。
このような2回の露光により、0.4μmの幅の分、露
光が施されない部分23が生じる。
次に、現像を行う。これにより、第1A図(c)に示す
ように、未露光部(第1A図(b)の符号23の部分)
が0.4μmの幅のスペース25となった、レジストパ
ターン24が得られる。
本発明は、ポジレジストを用いて、レジストの微細なラ
インを得るように実施することもできる。
そのような例を、第1B図に示す。
レジスト2としてポジレジストを用いた以外は第1A図
の実施例と同様にして、第1B図(a)に示す1回目露
光、及び第1B図(b)に示す2回目露光を行う。第1
B図中、第1A図と同じ符号は、同一の構成部分を示す
次いで現像を行うと、この例では未露光の部分のレジス
トが残って、幅広のスペース25′に対し、微細な幅狭
のレジストパターン24′(ライン)が得られる。
〔発明の効果〕
上述の如く本発明のレジストパターン形成法によれば、
従来は形成困難であった微細な形状のレジストパターン
を形成することができる。また、マスクパターンの寸法
よりも微細な寸法のレジストパターンを得るように構成
することができる。
【図面の簡単な説明】
第1A図は本発明の一実施例を工程順に示すものである
。第1B図は、本発明の他の実施例を工程順に示すもの
である。第2図乃至第4図は露光の光強度分布曲線を示
すものである。 1・・・フォトマスク、11・・・マスクパターン、2
・・・レジスト。

Claims (1)

  1. 【特許請求の範囲】 1、フォトマスクを用いてレジストを露光することによ
    りレジストパターンを形成するレジストパターン形成法
    において、 同一フォトマスクを用い、それぞれフォトマスクの位置
    を任意の量ずらして複数回の露光を行うレジストパター
    ン形成法。
JP1134869A 1989-05-29 1989-05-29 レジストパターン形成法 Pending JPH031522A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1134869A JPH031522A (ja) 1989-05-29 1989-05-29 レジストパターン形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1134869A JPH031522A (ja) 1989-05-29 1989-05-29 レジストパターン形成法

Publications (1)

Publication Number Publication Date
JPH031522A true JPH031522A (ja) 1991-01-08

Family

ID=15138378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1134869A Pending JPH031522A (ja) 1989-05-29 1989-05-29 レジストパターン形成法

Country Status (1)

Country Link
JP (1) JPH031522A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994024610A1 (en) * 1993-04-13 1994-10-27 Astarix, Inc. High resolution mask programmable via selected by low resolution photomasking
US5837426A (en) * 1996-07-29 1998-11-17 United Microelectronics Corp. Photolithographic process for mask programming of read-only memory devices
US5851734A (en) * 1996-03-26 1998-12-22 Micron Technology, Inc. Process for defining resist patterns
US5905020A (en) * 1996-12-20 1999-05-18 Intel Corporation Method and apparatus for reducing the critical dimension difference of features printed on a substrate
US5972567A (en) * 1996-12-20 1999-10-26 Intel Corporation Method and apparatus for performing a double shift print on a substrate
US6248508B1 (en) 1997-03-19 2001-06-19 Kabushiki Kaisha Toshiba Manufacturing a circuit element
US6278123B1 (en) 1999-04-07 2001-08-21 Intel Corporation Reducing the critical dimension difference of features printed on a substrate
KR100307631B1 (ko) * 1999-06-01 2001-09-29 윤종용 반도체소자의 미세패턴 형성방법
JP2009080877A (ja) * 2007-09-25 2009-04-16 Nhk Spring Co Ltd ディスク回転駆動装置のクランプ及びクランプ製造方法
JP2009080876A (ja) * 2007-09-25 2009-04-16 Nhk Spring Co Ltd ディスク回転駆動装置のクランプ及びクランプ製造方法
JP2009166114A (ja) * 2008-01-21 2009-07-30 Namiki Seisakusho:Kk ボールチェーン及びその製造方法
CN102096335A (zh) * 2010-12-31 2011-06-15 上海集成电路研发中心有限公司 双重曝光方法
JP2021032978A (ja) * 2019-08-21 2021-03-01 株式会社Screenホールディングス 描画方法、および、描画装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994024610A1 (en) * 1993-04-13 1994-10-27 Astarix, Inc. High resolution mask programmable via selected by low resolution photomasking
US5702868A (en) * 1993-04-13 1997-12-30 Astarix Inc. High resolution mask programmable via selected by low resolution photomasking
US5851734A (en) * 1996-03-26 1998-12-22 Micron Technology, Inc. Process for defining resist patterns
US5837426A (en) * 1996-07-29 1998-11-17 United Microelectronics Corp. Photolithographic process for mask programming of read-only memory devices
US6163368A (en) * 1996-12-20 2000-12-19 Intel Corporation Method and apparatus for performing a double shift print on a substrate
US5972567A (en) * 1996-12-20 1999-10-26 Intel Corporation Method and apparatus for performing a double shift print on a substrate
US5905020A (en) * 1996-12-20 1999-05-18 Intel Corporation Method and apparatus for reducing the critical dimension difference of features printed on a substrate
US6248508B1 (en) 1997-03-19 2001-06-19 Kabushiki Kaisha Toshiba Manufacturing a circuit element
US6278123B1 (en) 1999-04-07 2001-08-21 Intel Corporation Reducing the critical dimension difference of features printed on a substrate
KR100307631B1 (ko) * 1999-06-01 2001-09-29 윤종용 반도체소자의 미세패턴 형성방법
JP2009080877A (ja) * 2007-09-25 2009-04-16 Nhk Spring Co Ltd ディスク回転駆動装置のクランプ及びクランプ製造方法
JP2009080876A (ja) * 2007-09-25 2009-04-16 Nhk Spring Co Ltd ディスク回転駆動装置のクランプ及びクランプ製造方法
JP2009166114A (ja) * 2008-01-21 2009-07-30 Namiki Seisakusho:Kk ボールチェーン及びその製造方法
CN102096335A (zh) * 2010-12-31 2011-06-15 上海集成电路研发中心有限公司 双重曝光方法
JP2021032978A (ja) * 2019-08-21 2021-03-01 株式会社Screenホールディングス 描画方法、および、描画装置

Similar Documents

Publication Publication Date Title
DE60216794T2 (de) Verfahren zur erzeugung elliptischer und abgerundeter muster mittels strahlformung
JP2007072423A (ja) 二重露光用フォトマスク及びこれを用いた二重露光方法
JPH031522A (ja) レジストパターン形成法
DE112004001942T5 (de) Kombinierte Musterung mit Gräben
JPS6161666B2 (ja)
US20020182549A1 (en) Alternate exposure method for improving photolithography resolution
DE60310537T2 (de) Photomaske und verfahren zur photolithographischen mustererzeugung auf einem substrat unter benützung von hilfsstrukturen mit phasenänderung
JPS5968928A (ja) 半導体装置の製造方法
JP2719894B2 (ja) 半導体素子の微細パターン形成用フォトマスク
CN113093472B (zh) 一种掩膜版图形的修正方法
JPS6245026A (ja) 半導体集積回路の写真製版方法
JP3173025B2 (ja) 露光方法及び半導体素子の製造方法
JPH02189913A (ja) 半導体装置のパターン形成方法
KR0134169Y1 (ko) 마스크 패턴
KR20030001986A (ko) 반도체 제조용 노광 마스크의 제조방법
JPS63275115A (ja) 半導体装置のパタ−ン形成方法
JPS5839015A (ja) 半導体装置の製造方法
US6699800B2 (en) Pattern design method for lithography C/H process
JPH10142769A (ja) フォトマスク及び半導体装置のパターン形成方法
US6258490B1 (en) Transmission control mask utilized to reduce foreshortening effects
JPS5975627A (ja) 半導体装置の製造方法
DE102006033450B4 (de) Substrat und Verfahren zur Herstellung einer Fotomaske
DE10355960A1 (de) Ausrichtung von Masken innerhalb von Zellen für eine verbesserte Überdeckung
DE10014919C2 (de) Maske und Verfahren zur Durchführung eines Photolithographieprozesses
JPH05165195A (ja) ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法