JPH03155126A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH03155126A
JPH03155126A JP29470489A JP29470489A JPH03155126A JP H03155126 A JPH03155126 A JP H03155126A JP 29470489 A JP29470489 A JP 29470489A JP 29470489 A JP29470489 A JP 29470489A JP H03155126 A JPH03155126 A JP H03155126A
Authority
JP
Japan
Prior art keywords
film
polysilicon
contact hole
barrier metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29470489A
Other languages
Japanese (ja)
Inventor
Junichi Matsuda
順一 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP29470489A priority Critical patent/JPH03155126A/en
Publication of JPH03155126A publication Critical patent/JPH03155126A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To improve electric characteristics of a tall, small-diameter contact by providing a film to prevent the outdiffusion of impurity during annealing, and providing a barrier metal layer to prevent solid solution reaction between aluminum and polysilicon. CONSTITUTION:A contact hole 5 is formed in an insulating SiO2 film 3 and a BPSG 4, which are provided on one main surface of a wafer 1. A polysilicon layer 6 is deposited on the main surface to fill the contact hole 5. All the polysilicon layer 6 is isotropically etched away except in the contact hole 5. The polysilicon in the contact hole is doped with impurity by ion implantation. The doped region is annealed after an outdiffusion preventive film such as Si3N4 is formed. The preventive film is then removed, followed by the formation of a barrier metal layer 8 and an aluminum layer 9. The layers 8 and 9 are etched to provide an aluminum interconnection layer 10.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は半導体装置の製造方法に関し、特に小口径、高
段差のコンタクトの電気的特性の改善を図った半導体装
置の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which the electrical characteristics of contacts with small diameters and high steps are improved.

〈口)従来の技術 半導体装置の集積度の向上に伴って、その内部の素子を
接続するコンタクト孔は小口径、高段差となってきてお
り、Afl、スパッタによる単純なコンタクト方式では
その段差部におけるAj2膜厚の低下に起因するコンタ
クト抵抗の上昇、さらには段差部におけるAl配線の断
線が避けられなくなっている。このため、Al配線に先
だってコンタクト孔にポリシリコンを埋め込んでステッ
プカバレッジを改善するコンタクト方式が提案されてい
る。
(Example) Conventional technology As the degree of integration of semiconductor devices improves, the contact holes that connect the internal elements have become smaller in diameter and have a higher height difference.A simple contact method using Afl or sputtering can eliminate the difference in height. An increase in contact resistance due to a decrease in the film thickness of Aj2, and furthermore, disconnection of the Al wiring at the stepped portion is unavoidable. For this reason, a contact method has been proposed in which polysilicon is buried in the contact hole prior to Al wiring to improve step coverage.

以下、第2図を参照して従来のポリシリコン埋め込みコ
ンタクトの製造工程を説明する。
Hereinafter, the manufacturing process of a conventional polysilicon buried contact will be explained with reference to FIG.

今日、最も一般的な絶縁膜構造は第2図(1)に示され
るような、減圧気相成長装置による3000人厚のSi
n、膜<23)、この上面に常圧気相成長装置により形
成される8000人厚の8PSG(ボロン・ホスホラス
・シリケート・グラス以下、BPSGと称する) (2
4)の2層構造であって、このような2層構造の絶縁膜
に形成されるポリシリコン埋め込みコンタクトの製造工
程は概略以下のようなものである。なお、工程番号と図
面番号は対応している。
Today, the most common insulating film structure is the one shown in Figure 2 (1), where a 3,000-layer thick Si film is grown using a low-pressure vapor phase growth apparatus.
n, film < 23), and 8PSG (boron phosphorus silicate glass, hereinafter referred to as BPSG) (2
The manufacturing process of the polysilicon buried contact formed in the two-layered insulating film of 4) is roughly as follows. Note that the process number and drawing number correspond.

1、コンタクトエッチ ホトリソグラフィと酸化膜エツチングにより、ウェハ(
21)に予め形成されたコンタクト領域(22)の上面
に0,8μmX0.8μm1深t1.1μmのコンタク
ト孔(26)をあける。
1. Wafer (
A contact hole (26) of 0.8 μm×0.8 μm and depth 1.1 μm is opened in the upper surface of the contact region (22) previously formed in 21).

2、ポリシリコンデポジション 減圧気相成長装置により12000人厚のポ9シリコン
層(27)を成長きせる。
2. Polysilicon deposition A polysilicon layer (27) with a thickness of 12,000 layers is grown using a low pressure vapor phase growth apparatus.

3、ポリシリコンエッチバック ケミカルドライエツチングによりポリシリコン層(27
)の等方性エツチングを行い、コンタクト孔(26)内
部のポリシリコン層(27)のみを残すようにポリシリ
コン層(27)は図示するようにエッチバックされる。
3. Polysilicon layer (27
), and the polysilicon layer (27) is etched back as shown so as to leave only the polysilicon layer (27) inside the contact hole (26).

4、イオン注入 ポリシリコン層(27)に“りん”イオンのイオン注入
を行った後、窒素ガス雰囲気中において900℃で、3
0m1n、のアニールを行い、コンタクト領域(22)
と同一導電型、かつ高導電率とする。
4. Ion implantation After ion implantation of "phosphorus" ions into the polysilicon layer (27), 3.
0m1n, is annealed and contact area (22)
The same conductivity type and high conductivity.

5、Alスパッタ A!スパッタ装置により、0.8μm厚の!(アルミニ
ウム)膜(28)を形成する。
5. Al sputter A! 0.8 μm thick using sputtering equipment! (aluminum) film (28) is formed.

6、Alエッチ ホトリソグラフィとへ!エツチングにより、アルミ配線
領域(28)を残す、この後、低温熱処理を行い、アル
ミニウムとシリコンとの接触性を良好なものとする。
6. Al etch photolithography! The aluminum wiring region (28) is left by etching, and then a low temperature heat treatment is performed to improve the contact between aluminum and silicon.

上記したポリシリコン埋め込みコンタクトはステップカ
バレッジが良好であるため、イオン注入およびアニール
が適正に行われれば電気的特性が極めて良好なコンタク
トが得られる筈である。然るに、これまで設計されたコ
ンタクト性能、即ちコンタクト抵抗およびオーム性が得
られることは少なく、その原因も不明であった。
Since the polysilicon buried contact described above has good step coverage, if ion implantation and annealing are properly performed, a contact with extremely good electrical characteristics should be obtained. However, the contact performance designed so far, that is, the contact resistance and ohmic properties, is rarely achieved, and the reason for this is unknown.

更に研究を行ったところ、P”コンタクトではN1コン
タクトに比べ、イオン注入後のアニール時のダレインの
成長が遅い為粒径が小さく、またイオン注入欠陥の回復
も遅い傾向にある。そのためポリシリコンとアルミニウ
ム界面が不安定となり、シンタ時のポリシリコンのアル
ミニウム中への溶出が起き易くなったことがわかった。
Further research revealed that, compared to N1 contacts, in P" contacts, the grain size is smaller due to slower growth of dalein during annealing after ion implantation, and recovery from ion implantation defects also tends to be slower. Therefore, polysilicon It was found that the aluminum interface became unstable, making it easier for polysilicon to dissolve into the aluminum during sintering.

(ハ)発明が解決しようとする課題 本発明は従来技術に存する1課題の上記した原因の解明
に基づくものであって、小口径、高段差のコンタクトの
電気的特性、即ち電気抵抗、安定性およびオーム性の改
善を図った半導体装置の製造方法を提供することを目的
とする。
(c) Problems to be Solved by the Invention The present invention is based on the elucidation of the above-mentioned cause of one problem existing in the prior art, and is aimed at improving the electrical characteristics of contacts with small diameters and high height differences, that is, electrical resistance and stability. Another object of the present invention is to provide a method for manufacturing a semiconductor device with improved ohmic properties.

(ニ)課題を解決するための手段 本発明は、ウェハの一主面の絶縁膜にコンタクト孔を形
成する工程、ウェハの一主面にポリシリコン層を形成し
このポリシリコンによりコンタクト孔を埋める工程、コ
ンタクト孔内のポリシリコンのみを残すポリシリコン層
を等方性エツチングする工程、コンタクト孔内のポリシ
リコンに不純物をイオン注入する工程、アウトディフュ
ージョン防止膜を付着した後イオン注入領域のアニール
を行う工程、アウトディフュージョン防止膜を除去後バ
リアメタル膜を形成する工程、へ!膜を形成する工程、
Al膜およびバリアメタル膜のエツチングによりアルミ
ニウム配線領域を残す一連の工程からなる。
(d) Means for Solving the Problems The present invention involves a step of forming a contact hole in an insulating film on one main surface of a wafer, forming a polysilicon layer on one main surface of the wafer, and filling the contact hole with the polysilicon. Process: Isotropically etching the polysilicon layer leaving only the polysilicon in the contact hole; Implanting impurity ions into the polysilicon within the contact hole; After depositing the out-diffusion prevention film, annealing the ion-implanted region. Go to the process of forming the barrier metal film after removing the out-diffusion prevention film! a step of forming a film;
It consists of a series of steps in which an aluminum wiring region is left by etching an Al film and a barrier metal film.

(*)作用 アウトディフュージョン防止膜形成後イオン注入領域の
アニールを行うプロセスは、注入きれたイオンのアウト
ディフュージョンを防止し、埋め込みポリシリコン層の
導電率の低下させる。
(*) Effect The process of annealing the ion-implanted region after forming the out-diffusion prevention film prevents out-diffusion of implanted ions and reduces the conductivity of the buried polysilicon layer.

またバリアメタル膜を形成するプロセスはSiノツチの
Alと埋め込みポリシリコンとの固溶反応を防止し、ポ
リシリコンの相対的な不純物濃度の低下およびA1膜内
および埋め込みポリシリコン層のSiノジュール(no
dule)の発生を防止する。
In addition, the process of forming the barrier metal film prevents a solid solution reaction between Al in the Si notch and the buried polysilicon, reducing the relative impurity concentration of the polysilicon and increasing the Si nodule (no.
dule) from occurring.

(へ)実施例 以下、製造工程を説明する第1図を参照して本発明の詳
細な説明する。なお、工程番号と図面番号は対応してい
る。
(F) EXAMPLE The present invention will now be described in detail with reference to FIG. 1, which explains the manufacturing process. Note that the process number and drawing number correspond.

本実施例は以下の8の工程よりなる。ただし、以下の説
明で使用する数値は何れも代表的な値であって、本発明
の技術範囲を限定するものではない。
This example consists of the following eight steps. However, all numerical values used in the following explanation are representative values, and do not limit the technical scope of the present invention.

1、コンタクト孔エッチ ウェハ(1)全面に減圧気相成長装置により形成した3
000人厚のSin、膜(3)、このSiか膜(3)上
面に常圧気相成長装置により形成した8000人厚のB
rSG(4)からなる絶縁膜にホトリソグラフィと酸化
膜エツチングを使用して0.8μm×0.8μm1深さ
1.1μmのコンタクト孔(6)をあける。なお、領域
(2)はコンタクトのために格別に形成された高濃度の
コンタクト領域である。
1. Contact hole etching 3 formed on the entire surface of the wafer (1) using a low pressure vapor phase growth apparatus
A Si film (3) with a thickness of 8,000 nm thick was formed on the top surface of this Si film (3) using an atmospheric pressure vapor phase growth apparatus.
A contact hole (6) of 0.8 μm×0.8 μm and 1.1 μm deep is made in the insulating film made of rSG (4) using photolithography and oxide film etching. Note that region (2) is a highly doped contact region specially formed for contact.

2、ポリシリコンデポジション 減圧気相成長装置により12000人厚のポ9シリコン
層り6)を成長させる。
2. Polysilicon deposition A polysilicon layer 6) with a thickness of 12,000 layers is grown using a low pressure vapor phase growth apparatus.

3、ポリシリコンエッチバック ケミカルドライエツチングによりポリシリコン層(6)
の等方性エツチングを行い、コンタクト孔(5)内のポ
リシリコン層(6)のみを残す、このとき、Sin、膜
(4)が表面に現れるようにポリシリコン層(6)はエ
ッチバックされる。
3. Polysilicon layer (6) by polysilicon etchback chemical dry etching
Isotropic etching is performed to leave only the polysilicon layer (6) inside the contact hole (5). At this time, the polysilicon layer (6) is etched back so that the Sin film (4) appears on the surface. Ru.

4、イオン注入 加速電界80 keV、  ドーズ量lXl0”イオン
/ cm ”の条件にて、ポリシリコン層(6)にボロ
ンイオンを打ち込む。
4. Ion implantation Boron ions are implanted into the polysilicon layer (6) under the conditions of an acceleration electric field of 80 keV and a dose of lXl0"ions/cm".

5、アウトディフュージョン防止膜形成減圧気相成長装
置によって、500人厚0工isN4膜(7)を成長き
せる。この後、窒素ガス雰囲気中において、900℃、
30m1n、のアニールを行って、イオン注入されたポ
リシリコン層(6)をコンタクト領域(2)と同一導電
型かつ高導電率とする。さらに、アニール後5isNa
膜(7)を除去する。
5. Formation of out-diffusion prevention film: Grow a 500 μm thick N4 film (7) using a reduced pressure vapor phase growth apparatus. After that, in a nitrogen gas atmosphere, at 900°C,
Annealing of 30 m1n is performed to make the ion-implanted polysilicon layer (6) the same conductivity type and high conductivity as the contact region (2). Furthermore, after annealing, 5isNa
Remove membrane (7).

6、バリアメタルスパッタ 製造工程を説明する第1図(6)には1層構造のバリア
メタル(8)が示されているが、スパッタリングにより
形成される、500人厚0工i(チタン)膜、さらにそ
の上面に形成される1000人厚のTiN (チタンナ
イトライド)膜あるいはTiW(チタンタングステン)
膜等の2層構造とすることが好ましい。
6. In Figure 1 (6), which explains the barrier metal sputter manufacturing process, a one-layer structure barrier metal (8) is shown, but a 500mm thick 0cm (titanium) film is formed by sputtering. Furthermore, a 1000-layer thick TiN (titanium nitride) film or TiW (titanium tungsten) film is formed on the top surface.
It is preferable to have a two-layer structure such as a membrane.

7、へ1スパッタ A!スパッタ装置により、0.8μm厚のAl(アルミ
ニウム)膜(9))を形成する。
7. To 1 spatter A! A 0.8 μm thick Al (aluminum) film (9)) is formed using a sputtering device.

8、Affi、バリアメタルエッチ ホトリソグラフィと八〇およびバリアメタルエツチング
により、アルミニウム配線領域(10)を残す。この後
、低温熱処理を行ってアルミニウムとシリコンとの接触
性を良好なものとする。
8. Affi, barrier metal etch Photolithography and barrier metal etching leave an aluminum wiring area (10). Thereafter, low-temperature heat treatment is performed to improve the contact between aluminum and silicon.

(ト)発明の効果 以上述べたように本発明によれば、アウトディフュージ
ョン防止膜によりアニール時の不純物のアウトディフュ
ージョンが防止されて、アルミ配線領域と埋め込みポリ
シリコン層の界面のショットキーバリアの形成および導
電率の低下が防止きれる。
(G) Effects of the Invention As described above, according to the present invention, the out-diffusion prevention film prevents out-diffusion of impurities during annealing, and forms a Schottky barrier at the interface between the aluminum wiring region and the buried polysilicon layer. and a decrease in conductivity can be prevented.

また、バリアメタルによりAlと埋め込みポリシリコン
層との固溶反応が防止され、シリコンノジュールの発生
による導電率の低下が防止される。
Furthermore, the barrier metal prevents a solid solution reaction between Al and the buried polysilicon layer, thereby preventing a decrease in conductivity due to the generation of silicon nodules.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の詳細な説明する製造工程フローを示す
断面図、 第2図は従来技術を説明する製造工程フローを示す断面
図である。
FIG. 1 is a cross-sectional view showing a manufacturing process flow explaining the present invention in detail, and FIG. 2 is a cross-sectional view showing a manufacturing process flow explaining a conventional technique.

Claims (3)

【特許請求の範囲】[Claims] (1)ウェハの一主面に設けた絶縁膜にコンタクト孔を
形成する工程、 前記ウェハの一主面にポリシリコン層を形成し、このポ
リシリコンにより前記コンタクト孔を埋める工程、 前記コンタクト孔内のポリシリコンのみを残すポリシリ
コン層を等方性エッチングする工程、前記コンタクト孔
内のポリシリコンに不純物をイオン注入する工程、 アウトディフュージョン防止膜を付着した後イオン注入
領域のアニールを行う工程、 前記アウトディフュージョン防止膜を除去した後バリア
メタル膜を形成する工程、 Al膜を形成する工程、 前記Al膜およびバリアメタル膜のエッチングによりア
ルミニウム配線領域を残す工程とを具備することを特徴
とする半導体装置の製造方法。
(1) a step of forming a contact hole in an insulating film provided on one main surface of the wafer; a step of forming a polysilicon layer on one main surface of the wafer and filling the contact hole with the polysilicon; a step of isotropically etching the polysilicon layer leaving only the polysilicon in the contact hole; a step of ion-implanting impurities into the polysilicon in the contact hole; a step of annealing the ion-implanted region after depositing an out-diffusion prevention film; A semiconductor device comprising the steps of forming a barrier metal film after removing an out-diffusion prevention film, forming an Al film, and etching the Al film and the barrier metal film to leave an aluminum wiring region. manufacturing method.
(2)前記アウトディフュージョン防止膜がSi_3N
_4により形成されることを特徴とする請求項1記載の
半導体装置の製造方法。
(2) The out-diffusion prevention film is Si_3N
The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is formed by _4.
(3)前記バリアメタル膜を形成する工程がTi膜およ
びその上面に形成されるTiN膜あるいはTiW膜を形
成する工程より成ることを特徴とする請求項1記載の半
導体装置の製造方法。
(3) The method of manufacturing a semiconductor device according to claim 1, wherein the step of forming the barrier metal film comprises a step of forming a Ti film and a TiN film or a TiW film formed on the top surface of the Ti film.
JP29470489A 1989-11-13 1989-11-13 Manufacture of semiconductor device Pending JPH03155126A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29470489A JPH03155126A (en) 1989-11-13 1989-11-13 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29470489A JPH03155126A (en) 1989-11-13 1989-11-13 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH03155126A true JPH03155126A (en) 1991-07-03

Family

ID=17811221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29470489A Pending JPH03155126A (en) 1989-11-13 1989-11-13 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH03155126A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529475A (en) * 1991-07-25 1993-02-05 Mitsubishi Electric Corp Semiconductor device and manufacturing method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5010578A (en) * 1973-05-24 1975-02-03
JPS5718702A (en) * 1980-03-28 1982-01-30 Technical Research Center Obu Manufacture of regenerated cellulose article and recovery of solvent chemical drug
JPS5763855A (en) * 1980-09-29 1982-04-17 Ibm Semiconductor device and method of producing same
JPS57155726A (en) * 1981-03-20 1982-09-25 Fujitsu Ltd Manufacture of semiconductor device
JPS593978A (en) * 1982-06-30 1984-01-10 Fujitsu Ltd Semiconductor device
JPS6133253A (en) * 1984-07-23 1986-02-17 Toyota Motor Corp Rotary atomization electrostatic painting device for robot
JPS6242522A (en) * 1985-08-20 1987-02-24 Fujitsu Ltd Manufacture of semiconductor device
JPH01151232A (en) * 1987-12-08 1989-06-14 Fuji Electric Co Ltd Manufacture of semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5010578A (en) * 1973-05-24 1975-02-03
JPS5718702A (en) * 1980-03-28 1982-01-30 Technical Research Center Obu Manufacture of regenerated cellulose article and recovery of solvent chemical drug
JPS5763855A (en) * 1980-09-29 1982-04-17 Ibm Semiconductor device and method of producing same
JPS57155726A (en) * 1981-03-20 1982-09-25 Fujitsu Ltd Manufacture of semiconductor device
JPS593978A (en) * 1982-06-30 1984-01-10 Fujitsu Ltd Semiconductor device
JPS6133253A (en) * 1984-07-23 1986-02-17 Toyota Motor Corp Rotary atomization electrostatic painting device for robot
JPS6242522A (en) * 1985-08-20 1987-02-24 Fujitsu Ltd Manufacture of semiconductor device
JPH01151232A (en) * 1987-12-08 1989-06-14 Fuji Electric Co Ltd Manufacture of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529475A (en) * 1991-07-25 1993-02-05 Mitsubishi Electric Corp Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP3020543B2 (en) Method of manufacturing tungsten contact and semiconductor device
US4839306A (en) Method of manufacturing a trench filled with an insulating material in a semiconductor substrate
US5833817A (en) Method for improving conformity and contact bottom coverage of sputtered titanium nitride barrier layers
JP3413876B2 (en) Semiconductor device
US5899741A (en) Method of manufacturing low resistance and low junction leakage contact
JPH09148268A (en) Method for manufacturing semiconductor device
JPH08139278A (en) Method for manufacturing semiconductor device
JP3201221B2 (en) Method for manufacturing semiconductor device
US7274049B2 (en) Semiconductor assemblies
US6815372B2 (en) Sputtered insulating layer for wordline stacks
US5502004A (en) Method for manufacturing a semiconductor device with heat treated diffusion layers
JPH0371657A (en) Manufacture of semiconductor device
JP3284415B2 (en) Method for manufacturing semiconductor device
KR100291415B1 (en) Method for manufacturing contact of semiconductor device
JPH08330428A (en) Method for forming contact hole of semiconductor device
CN117751443A (en) Sacrificial gate cap layer for gate protection
JPH0371626A (en) Manufacture of semiconductor device
JP3065395B2 (en) Method for manufacturing semiconductor device
JPH03155127A (en) Manufacture of semiconductor device
JPH11288923A (en) Method of forming trench and method of manufacturing semiconductor device using the same
JPH05275644A (en) Semiconductor memory element and manufacture thereof
US6204127B1 (en) Method of manufacturing bit lines in memory
KR0161190B1 (en) Fabricating method of semiconductor device
JP2003151986A (en) Method for manufacturing semiconductor device
JPH0529478A (en) Method for manufacturing semiconductor device