JPH03155126A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体装置の製造方法に関し、特に小口径、高
段差のコンタクトの電気的特性の改善を図った半導体装
置の製造方法に関する。

〈口）従来の技術 半導体装置の集積度の向上に伴って、その内部の素子を
接続するコンタクト孔は小口径、高段差となってきてお
り、Ａｆｌ、スパッタによる単純なコンタクト方式では
その段差部におけるＡｊ２膜厚の低下に起因するコンタ
クト抵抗の上昇、さらには段差部におけるＡｌ配線の断
線が避けられなくなっている。このため、Ａｌ配線に先
だってコンタクト孔にポリシリコンを埋め込んでステッ
プカバレッジを改善するコンタクト方式が提案されてい
る。

以下、第２図を参照して従来のポリシリコン埋め込みコ
ンタクトの製造工程を説明する。

今日、最も一般的な絶縁膜構造は第２図（１）に示され
るような、減圧気相成長装置による３０００人厚のＳｉ
ｎ、膜＜２３）、この上面に常圧気相成長装置により形
成される８０００人厚の８ＰＳＧ（ボロン・ホスホラス
・シリケート・グラス以下、ＢＰＳＧと称する）　（２
４）の２層構造であって、このような２層構造の絶縁膜
に形成されるポリシリコン埋め込みコンタクトの製造工
程は概略以下のようなものである。なお、工程番号と図
面番号は対応している。

１、コンタクトエッチ ホトリソグラフィと酸化膜エツチングにより、ウェハ（
２１）に予め形成されたコンタクト領域（２２）の上面
に０，８μｍＸ０．８μｍ１深ｔ１．１μｍのコンタク
ト孔（２６）をあける。

２、ポリシリコンデポジション 減圧気相成長装置により１２０００人厚のポ９シリコン
層（２７）を成長きせる。

３、ポリシリコンエッチバック ケミカルドライエツチングによりポリシリコン層（２７
）の等方性エツチングを行い、コンタクト孔（２６）内
部のポリシリコン層（２７）のみを残すようにポリシリ
コン層（２７）は図示するようにエッチバックされる。

４、イオン注入 ポリシリコン層（２７）に“りん”イオンのイオン注入
を行った後、窒素ガス雰囲気中において９００℃で、３
０ｍ１ｎ、のアニールを行い、コンタクト領域（２２）
と同一導電型、かつ高導電率とする。

５、Ａｌスパッタ Ａ！スパッタ装置により、０．８μｍ厚の！（アルミニ
ウム）膜（２８）を形成する。

６、Ａｌエッチ ホトリソグラフィとへ！エツチングにより、アルミ配線
領域（２８）を残す、この後、低温熱処理を行い、アル
ミニウムとシリコンとの接触性を良好なものとする。

上記したポリシリコン埋め込みコンタクトはステップカ
バレッジが良好であるため、イオン注入およびアニール
が適正に行われれば電気的特性が極めて良好なコンタク
トが得られる筈である。然るに、これまで設計されたコ
ンタクト性能、即ちコンタクト抵抗およびオーム性が得
られることは少なく、その原因も不明であった。

更に研究を行ったところ、Ｐ”コンタクトではＮ１コン
タクトに比べ、イオン注入後のアニール時のダレインの
成長が遅い為粒径が小さく、またイオン注入欠陥の回復
も遅い傾向にある。そのためポリシリコンとアルミニウ
ム界面が不安定となり、シンタ時のポリシリコンのアル
ミニウム中への溶出が起き易くなったことがわかった。

（ハ）発明が解決しようとする課題 本発明は従来技術に存する１課題の上記した原因の解明
に基づくものであって、小口径、高段差のコンタクトの
電気的特性、即ち電気抵抗、安定性およびオーム性の改
善を図った半導体装置の製造方法を提供することを目的
とする。

（ニ）課題を解決するための手段 本発明は、ウェハの一主面の絶縁膜にコンタクト孔を形
成する工程、ウェハの一主面にポリシリコン層を形成し
このポリシリコンによりコンタクト孔を埋める工程、コ
ンタクト孔内のポリシリコンのみを残すポリシリコン層
を等方性エツチングする工程、コンタクト孔内のポリシ
リコンに不純物をイオン注入する工程、アウトディフュ
ージョン防止膜を付着した後イオン注入領域のアニール
を行う工程、アウトディフュージョン防止膜を除去後バ
リアメタル膜を形成する工程、へ！膜を形成する工程、
Ａｌ膜およびバリアメタル膜のエツチングによりアルミ
ニウム配線領域を残す一連の工程からなる。

（＊）作用 アウトディフュージョン防止膜形成後イオン注入領域の
アニールを行うプロセスは、注入きれたイオンのアウト
ディフュージョンを防止し、埋め込みポリシリコン層の
導電率の低下させる。

またバリアメタル膜を形成するプロセスはＳｉノツチの
Ａｌと埋め込みポリシリコンとの固溶反応を防止し、ポ
リシリコンの相対的な不純物濃度の低下およびＡ１膜内
および埋め込みポリシリコン層のＳｉノジュール（ｎｏ
ｄｕｌｅ）の発生を防止する。

（へ）実施例 以下、製造工程を説明する第１図を参照して本発明の詳
細な説明する。なお、工程番号と図面番号は対応してい
る。

本実施例は以下の８の工程よりなる。ただし、以下の説
明で使用する数値は何れも代表的な値であって、本発明
の技術範囲を限定するものではない。

１、コンタクト孔エッチ ウェハ（１）全面に減圧気相成長装置により形成した３
０００人厚のＳｉｎ、膜（３）、このＳｉか膜（３）上
面に常圧気相成長装置により形成した８０００人厚のＢ
ｒＳＧ（４）からなる絶縁膜にホトリソグラフィと酸化
膜エツチングを使用して０．８μｍ×０．８μｍ１深さ
１．１μｍのコンタクト孔（６）をあける。なお、領域
（２）はコンタクトのために格別に形成された高濃度の
コンタクト領域である。

２、ポリシリコンデポジション 減圧気相成長装置により１２０００人厚のポ９シリコン
層り６）を成長させる。

３、ポリシリコンエッチバック ケミカルドライエツチングによりポリシリコン層（６）
の等方性エツチングを行い、コンタクト孔（５）内のポ
リシリコン層（６）のみを残す、このとき、Ｓｉｎ、膜
（４）が表面に現れるようにポリシリコン層（６）はエ
ッチバックされる。

４、イオン注入 加速電界８０　ｋｅＶ、　　ドーズ量ｌＸｌ０”イオン
／　ｃｍ　”の条件にて、ポリシリコン層（６）にボロ
ンイオンを打ち込む。

５、アウトディフュージョン防止膜形成減圧気相成長装
置によって、５００人厚０工ｉｓＮ４膜（７）を成長き
せる。この後、窒素ガス雰囲気中において、９００℃、
３０ｍ１ｎ、のアニールを行って、イオン注入されたポ
リシリコン層（６）をコンタクト領域（２）と同一導電
型かつ高導電率とする。さらに、アニール後５ｉｓＮａ
膜（７）を除去する。

６、バリアメタルスパッタ 製造工程を説明する第１図（６）には１層構造のバリア
メタル（８）が示されているが、スパッタリングにより
形成される、５００人厚０工ｉ（チタン）膜、さらにそ
の上面に形成される１０００人厚のＴｉＮ　（チタンナ
イトライド）膜あるいはＴｉＷ（チタンタングステン）
膜等の２層構造とすることが好ましい。

７、へ１スパッタ Ａ！スパッタ装置により、０．８μｍ厚のＡｌ（アルミ
ニウム）膜（９））を形成する。

８、Ａｆｆｉ、バリアメタルエッチ ホトリソグラフィと八〇およびバリアメタルエツチング
により、アルミニウム配線領域（１０）を残す。この後
、低温熱処理を行ってアルミニウムとシリコンとの接触
性を良好なものとする。

（ト）発明の効果 以上述べたように本発明によれば、アウトディフュージ
ョン防止膜によりアニール時の不純物のアウトディフュ
ージョンが防止されて、アルミ配線領域と埋め込みポリ
シリコン層の界面のショットキーバリアの形成および導
電率の低下が防止きれる。

また、バリアメタルによりＡｌと埋め込みポリシリコン
層との固溶反応が防止され、シリコンノジュールの発生
による導電率の低下が防止される。

【図面の簡単な説明】

第１図は本発明の詳細な説明する製造工程フローを示す
断面図、 第２図は従来技術を説明する製造工程フローを示す断面
図である。

Claims (3)

【特許請求の範囲】
1. （１）ウェハの一主面に設けた絶縁膜にコンタクト孔を
   形成する工程、 前記ウェハの一主面にポリシリコン層を形成し、このポ
   リシリコンにより前記コンタクト孔を埋める工程、 前記コンタクト孔内のポリシリコンのみを残すポリシリ
   コン層を等方性エッチングする工程、前記コンタクト孔
   内のポリシリコンに不純物をイオン注入する工程、 アウトディフュージョン防止膜を付着した後イオン注入
   領域のアニールを行う工程、 前記アウトディフュージョン防止膜を除去した後バリア
   メタル膜を形成する工程、 Ａｌ膜を形成する工程、 前記Ａｌ膜およびバリアメタル膜のエッチングによりア
   ルミニウム配線領域を残す工程とを具備することを特徴
   とする半導体装置の製造方法。
2. （２）前記アウトディフュージョン防止膜がＳｉ＿３Ｎ
   ＿４により形成されることを特徴とする請求項１記載の
   半導体装置の製造方法。
3. （３）前記バリアメタル膜を形成する工程がＴｉ膜およ
   びその上面に形成されるＴｉＮ膜あるいはＴｉＷ膜を形
   成する工程より成ることを特徴とする請求項１記載の半
   導体装置の製造方法。