JPH03155237A - ビットタイミング再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要］ 受信バーストの復調信号からビットタイミング再生を行
うビットタイミング再生回路に関し、初期位相によるハ
ングアップを防止し、且つ確実なビットタイミング再生
を可能とすることを目的とし、 受信バーストの復調信号からディジタル処理によりビッ
トタイミング再生を行うビットタイミング再生回路に於
いて、初期位相が１８０°異なるチャネル対応のビット
タイミング再生部と、該チャネル対応のビットタイミン
グ再生部に於いて再生したクロック信号を選択出力する
セレクタと、ビットタイミング再生用プリアンブル部の
期間を示すゲート信号により、前記チャネル対応のビッ
トタイミング再生部に於いて再生したクロック信号をそ
れぞれチャネル対応の回路に供給し、前記ゲート信号の
立下り時点に於ける前記クロック信号の中の最適位相に
近い方を選択して、前記チャネル対応の回路に供給する
ように、前記セレクタを制御する制御部とを備えた構成
とした。

〔産業上の利用分野〕

本発明は、受信バーストの復調信号からビットタイミン
グ再生を行うビットタイミング再生回路に関するもので
ある。

衛星通信方式等に於けるＴＤＭＡ通信方式に於いては、
先頭に搬送波再生用プリアンブル部とビットタイミング
再生用プリアンブル部とユニークワード等を含むバース
トが送受信されるものであり、搬送波再生用プリアンブ
ル部により再生された搬送波位相に従って搬送波が再生
されて復調され、又ビットタイミング再生用プリアンブ
ル部を基に再生された位相のクロック信号により受信デ
ータの識別が行われる。即ち、ビットタイミング再生回
路により、受信データの識別点を示すビットタイミング
が再生されるものである。又ユニークワードの検出によ
りバーストの識別や同期がとられる。前述のようなバー
スト通信方式に於けるビットタイミング再生を確実化す
ることが要望されている。

〔従来の技術〕

第６図は従来例の要部ブロック図であり、４１は復調部
、４２．４３は復調信号をディジタル信号に変換するＡ
Ｄ変換器（Ａ／Ｄ）　、４４．　４５はディジタルフィ
ルタ、４６は準同期搬送波再生部、４７はビットタイミ
ング再生部（ＢＴＲ）である。

復調部４１により４相ＰＳＫ等により変調された受信バ
ーストの復調が行われ、復調された■。

Ｑチャネルの信号はＡＤ変換器４２．４３によりディジ
タル信号に変換され、ディジタルフィルタ４４．４５を
介して準同期搬送波再生部４６に加えられ、Ｉ、　Ｑチ
ャネルの何れか一方の復調データがビットタイミング再
生部４７に入力されて、クロック信号が再生され、その
クロック信号は、１、Ｑチャネル対応のＡＤ変換器４２
．４３とディジタルフィルタ４４．４５とに加えられる
と共に、準同期搬送波再生部４６に加えられる。このビ
ットタイミング再生部４７に於いては、受信バーストの
ビットタイミング再生用プリアンブル部を基に、ビット
タイミングの同期引込みが行われる。

〔発明が解決しようとする問題点〕

受信バーストのビットタイミング再生用プリアンブル部
は、予め定められたシンボル数（ビット数）のものであ
り、従って、そのビットタイミング再生用プリアンブル
部の期間にビットタイミングの同期引込みを行う必要が
ある。しかし、ビットタイミング再生部４７の初期位相
は不確定であるから、データ識別点に対して１８０°の
位相のハングアップ状態となることがあり、その為にビ
ットタイミング再生に要、する時間が長くなり、ビット
タイミング再生用プリアンブル部の期間内に正しいビッ
トタイミング再生を行うことが困難となる欠点があった
。

本発明は、初期位相によるハングアップを防止し、且つ
確実なビットタイミング再生を可能とすることを目的と
するものである。

〔課題を解決するための手段〕

本発明のビットタイミング再生回路は、ビットタイミン
グ再生用プリアンブル部の期間に於いて初期位相が異な
るビットタイミング再生部を用いるものであり、第１図
を参照して説明する。

受信バーストの復調信号からディジタル処理によりビッ
トタイミング再生を行うビットタイミング再生回路に於
いて、 初期位相が１８０°異なるチャネル対応のビットタイミ
ング再生部１．２と、このチャネル対応のビットタイミ
ング再生部１．２に於いて再生したクロック信号を選択
出力するセレクタ３と、ビットタイミング再生用プリア
ンブル部の期間を示すゲート信号により、チャネル対応
のビットタイミング再生部１．２に於いて再生したクロ
ック信号をそれぞれチャネル対応の回路に供給し、前記
ゲート信号の立下り時点に於けるクロック信号の中の最
適位相に近い方を選択して、チャネル対応の回路に供給
するように、セレクタ３を制御する制御部４を設けたも
のである。

〔作用〕

受信バーストの先頭部分のビットタイミング再生用プリ
アンブル部を受信した時は、既に搬送波再生用プリアン
ブル部による搬送波の再生を終了した後であるから、チ
ャネル毎に独立なりロック信号で動作させることが可能
である。従って、チャネル対応のビットタイミング再生
部１．２の初期位相を１８０’異ならせ、それぞれの再
生したチャネル対応のクロック信号をチャネル対応の回
路に供給するものである。この場合のセレクタ３は、実
線矢印の経路で信号を出力するように制御される。

しかし、受信バーストのデータ部に於いては、両チャネ
ルに対して同一のクロック信号を用いることが必要とな
るから、ビットタイミング再生用プリアンブル部を示す
ゲート信号の立下り時点に於いて、最適位相に近い方の
クロック信号をセレクタ３から出力させ、チャネル対応
の回路に供給するものである。この場合のセレクタ３は
、点線矢印或いは鎖線矢印の経路で信号を出力するよう
に制御される。

従って、一方のチャネルに於ける初期位相によるハング
アップが発生したとしても、他方のチャネルに於いては
、最適位相或いはそれに近い状態となるから、確実なビ
ットタイミング再生が可能となる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第２図は本発明の実施例のブロック図であり、１０は受
信バーストを復調して、Ｉ、Ｑチャネルの信号を出力す
る復調部、１１．１２はチャネル対応のビットタイミン
グ再生部（ＢＴＲＩ、ＢＴＲ２）、１３．１４はセレク
タ、１５はセレクタを制御する制御回路、１６は準同期
搬送波再生部、１７．１８はディジタルフィルタ、１９
．２０はＡＤ変換器（Ａ／Ｄ）である。

復調されたＩ、Ｑチャネルの復調信号は、ＡＤ変換器１
９．２０によりディジタル信号に変換され、ディジタル
フィルタ１７．１８を介して準同期搬送波再生部１６に
加えられる。Ｉ、Ｑチャネルの復調データは、それぞれ
チャネル対応のビットタイミング再生部１１．１２に入
力される。このチャネル対応のビットタイミング再生部
１１゜１２は初期位相を１８０’異なるように設定され
ているものである。

制御回路１５は、ビットタイミング再生部１１゜１２か
らのビットタイミングと、ビットタイミング再生用プリ
アンブル部を示すゲート信号Ｇとが加えられ、ビットタ
イミング再生用プリアンブル部の期間は、チャネル対応
のビットタイミング再生部１１．１２からのクロック信
号を、セレクタ１３．１４からチャネル対応のＡＤ変換
器１９゜２０及びディジタルフィルタ１７．１８に供給
し、ゲート信号Ｇの立下り時点に於いて、ビットタイミ
ング再生部１１．１２の何れか最適位相に近い方のクロ
ック信号を、セレクタ１３．１４からチャネル対応のＡ
Ｄ変換器１９．２０及びディジタルフィルタ１’？、ｔ
ｓに供給するものである。

第３図は本発明の実施例の要部ブロック図であり、２１
．２２は位相比較器、２３．２４はローパスフィルタ、
２５．２６は電圧制御発振器（ＶＣｏ）、２７．２８は
セレクタ、２９．３０は絶対値積分器、３１は比較器、
３２はフリップフロップ、３３は立下り検出器、３４は
反転回路（ＮＯＴ）、３５はオア回路（ＯＲ）、３６は
アンド回路（ＡＮＤ）である。

位相比較器２１．２２とローパスフィルタ２３゜２４と
電圧制御発振器２５．２６とにより、第２図に於けるチ
ャネル対応のビットタイミング再生部１１．１２が構成
され、又絶対値積分器２９゜３０と比較器３１とフリッ
プフロップ３２と立下り検出器３３と反転回路３４とオ
ア回路３５とアンド回路３６とにより、第２図に於ける
制御回路１５が構成されている。

又セレクタ２７．２８は、例えば、“１°゛の制御信号
により上側の入力信号を選択し、“０゛°の制御信号に
より下側の入力信号を選択する構成を有し、電圧制御発
振器２５．２６の出力信号ａ。

ｂがセレクタ２７．２８を介して、Ｉ、Ｑチャネルのク
ロック信号となり、第２図に於けるＡＤ変換器１９．２
０やディジタルフィルタ１７．１８等に供給される。

位相比較器２１．２２は、初期状態に於いて比較基準位
相を１８０’異ならせて、Ｉ、Ｑチャネルの復調データ
の位相をそれぞれ比較するものであり、それぞれの比較
出力信号はローパスフィルタ２３．２４を介して電圧制
御発振器２５．２６の制御電圧となる。又位相比較器２
１．２２の比較出力信号は絶対値積分器２９．３０に加
えられて積分され、積分出力信号は比較器３１により比
較され、例えば、絶対値積分器２９の積分出力信号が大
きい時に“１　＋＋の比較出力信号となり、フリップフ
ロップ３２のデータ端子りに加えられる。

又立下り検出器３３によるビットタイミング再生用プリ
アンブル部の立下りが検出されて、フリップフロップ３
２のクロック端子Ｃに加えられ、比較器３１の出力信号
がフリップフロップ３２にラッチされ、そのＱ端子出力
信号がオア回路３５とアンド回路３６とに加えられる。

第４図は本発明の実施例の動作説明図であり、（ａ）、
　（ｂ）は受信バーストのＩ、Ｑチャネルの復調データ
を示し、それぞれデータ部の先頭に、搬送波再生用プリ
アンブル部（ＣＲ用プリアンブル）とビットタイミング
再生用プリアンブル部（ＢＴＲ用プリアンブル）とユニ
ークワード（ＵＷ）とからなるプリアンブル部を有する
ものである。又（Ｃ）はビットタイミング再生用プリア
ンブル部を示すゲート信号Ｇ、（ｄ）、　（ｅ）はセレ
クタ２７．２８から出力されるクロック信号を示す。

（Ｃ）に示すゲート信号Ｇが“ｌｏ“の期間は、オア回
路３５の出力信号は１°゛、アンド回路３６の出力信号
は“０″となるから、セレクタ２７は電圧制御発振器２
５の出力信号ａを選択出力し、セレクタ２８は電圧制御
発振器２６の出力信号すを選択出力することになる。即
ち、チャネル対応に独立的なりロック信号で動作するこ
とになる。

そして、ゲート信号Ｇの立下り時点に於いて、例えば、
絶対値積分器２９の積分出力信号が大きい場合に、比較
器３１の出力信号が“１″°となっており、従って、フ
リップフロップ３２のＱ端子出力信号は“１・°°とな
るから、オア回路３５の出力信号は“１″となり、又ア
ンド回路３６の出力信号も“１°゛となるから、電圧制
御発振器２５の出力信号ａがセレクタ２７．２８から出
力されて、１、Ｑチャネル対応の各回路に供給される。

反対に、比較器３１の出力信号が“０°°の場合は、フ
リップフロップ３２のＱ端子出力信号が０”となり、オ
ア回路３５及びアンド回路３６の出力信号は“０″゛と
なり、電圧制御発振器２６の出力信号すがセレクタ２７
．２８から出力されて、■。

Ｑチャネル対応の各回路に供給される。即ち、チャネル
対応に共通のクロック信号で動作することになる。

第５図は位相比較説明図であり、復調信号のアイパター
ンに於いて、Ｔｌ、Ｔ３．Ｔ５．　　・・・はゼロクロ
ス点、Ｔ２．Ｔ４．　　・・・はデータ識別点を示し、
位相比較器２１．２２に於いては初期位相を１８０°異
ならせるものであるから、例えば、位相比較器２１に於
いてｔａで示す位相をゼロクロス点として比較検出し、
位相比較器２２に於いてｔｂで示す位相をゼロクロス点
として比較検出することになる。この場合は、位相比較
器２１に対して位相比較器２２の比較出力信号の方が大
きいことになる。又ローパスフィルタ２３゜２４を介し
て電圧制御発振器２５．２６には、位相比較器２１．２
２の比較出力信号が最大となる方向に変化する制御電圧
が加えられる。又絶対値積分器２９．３０は前述のよう
に、位相比較出力信号の絶対値を積分するものであり、
データ識別点Ｔ２．Ｔ４．　　・・・に近い方の位相比
較出力信号が大きいので、それを比較器３１で比較する
ものである。

従って、Ｉ、Ｑチャネルの何れか一方のチャネル対応の
ビットタイミング再生部がハングアップ状態となっても
、他方は最適位相となるから、ビットタイミング再生を
確実に行うことが可能となる。又ビットタイミング再生
用プリアンブル部を示すゲート信号Ｇの立下り時点に於
いて、絶対値積分器２９．３０の積分出力信号が等しい
場合、ハングアップ状態が生じなかった場合であるから
、１．Ｑチャネルの何れを選択しても良いことになり、
その場合の比較器３１の出力信号を予め何れか一方を選
択するように設定すれば良いことになる。

本発明は、前述の実施例にのみ限定されるものではなく
、例えば、ビットタイミング再生用プリアンブル部を示
すゲート信号Ｇの立下り時点に於けるチャネル対応の最
適位相か否かの判定は、他の論理手段を用いて行うこと
も可能である。

〔発明の効果〕

以上説明したように、本発明は、ディジタル処理により
ビットタイミング再生を行う回路に於いて、初期位相が
１８０°異なるチャネル対応のビットタイミング再生部
１．２とセレクタ３と制御部４とを備えて、ビットタイ
ミング再生用プリアンブル部の期間を示すゲート信号に
より、チャネル対応のビットタイミング再生部１．２で
再生したクロック信号をそれぞれチャネル対応のＡＤ変
換器等の回路に供給し、ゲート信号の立下り時点に於け
るクロック信号の中の最適位相に近い方を選択しチャネ
ル対応の回路に供給するものであり、チャネル対応のビ
ットタイミング再生部１，２の何れか一方が初期位相に
よるハングアップとなっても、他方は最適位相となるか
ら、確実にビットタイミング再生を行うことができる。

従って、ビットタイミング再生用プリアンブル部を短縮
することも可能となり、その場合には、伝送効率を向上
させることができる。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の実施例
のブロック図、第３図は本発明の実施例の要部ブロック
図、第４図は本発明の実施例の動作説明図、第５図は位
相比較説明図、第６図は従来例の要部ブロック図である
。 ■、２はビットタイミング再生部、３はセレクタ、４は
制御部である。

Claims (1)

1. 【特許請求の範囲】 受信バーストの復調信号からディジタル処理によりビッ
   トタイミング再生を行うビットタイミング再生回路に於
   いて、 初期位相が１８０°異なるチャネル対応のビットタイミ
   ング再生部（１、２）と、 該チャネル対応のビットタイミング再生部（１、２）に
   於いて再生したクロック信号を選択出力するセレクタ（
   ３）と、 ビットタイミング再生用プリアンブル部の期間を示すゲ
   ート信号により、前記チャネル対応のビットタイミング
   再生部（１、２）に於いて再生したクロック信号をそれ
   ぞれチャネル対応の回路に供給し、前記ゲート信号の立
   下り時点に於ける前記クロック信号の中の最適位相に近
   い方を選択して、前記チャネル対応の回路に供給するよ
   うに、前記セレクタ（３）を制御する制御部（４）とを
   備えたことを特徴とするビットタイミング再生回路。