JPS62189848A - オフセツト４相位相変調波復調器のクロツク制御方法 - Google Patents
オフセツト４相位相変調波復調器のクロツク制御方法Info
- Publication number
- JPS62189848A JPS62189848A JP61030855A JP3085586A JPS62189848A JP S62189848 A JPS62189848 A JP S62189848A JP 61030855 A JP61030855 A JP 61030855A JP 3085586 A JP3085586 A JP 3085586A JP S62189848 A JPS62189848 A JP S62189848A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- data
- offset
- clock
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はティジタル復調方法に係り、特にオフセット４
相位相変調（以下、「０ＱＰＳＫ」と称す）波の復調デ
ータの識別タイミングを制御するに好適なりロック制御
方接に関する。
相位相変調（以下、「０ＱＰＳＫ」と称す）波の復調デ
ータの識別タイミングを制御するに好適なりロック制御
方接に関する。
近年、特に衛星通信の分野において０ＱＰ８Ｋが有望視
されているが、０ＱＰＳＫに関する文献としてはＪＡＴ
ｇＣ（日本技術経済センター）発行の「最新ディジタル
衛星通信」（昭和５８年３月２５日発行）５６頁などが
ある。
されているが、０ＱＰＳＫに関する文献としてはＪＡＴ
ｇＣ（日本技術経済センター）発行の「最新ディジタル
衛星通信」（昭和５８年３月２５日発行）５６頁などが
ある。
第３図に従来の０ＱＰＳＫ波復調器の機能ブロック図な
示す、０ＱＰ８Ｋに変調された入力信号はキャリア再生
部１に入力され、変調波の中からキャリアが再生される
。この再生キャリア及び再生キャリアと９０’位相差の
あるキャリアが同期検波部２．６において検波され、直
交したＩ主 信号、Ｑ信号が復調される。クロック再威回路主 ４は復調信号からクロックな再成し、この再成りロック
及び再成りロックの極性を反転したクロックにより識別
回路５．６で復調信号が識別されろ。この時、識別デー
タは工信号とＱ信号とで１８０°位相力寵”れているの
で、同一位相のりロックで同期を取り、同一位相のデー
タとして、出力する必要がある。
示す、０ＱＰ８Ｋに変調された入力信号はキャリア再生
部１に入力され、変調波の中からキャリアが再生される
。この再生キャリア及び再生キャリアと９０’位相差の
あるキャリアが同期検波部２．６において検波され、直
交したＩ主 信号、Ｑ信号が復調される。クロック再威回路主 ４は復調信号からクロックな再成し、この再成りロック
及び再成りロックの極性を反転したクロックにより識別
回路５．６で復調信号が識別されろ。この時、識別デー
タは工信号とＱ信号とで１８０°位相力寵”れているの
で、同一位相のりロックで同期を取り、同一位相のデー
タとして、出力する必要がある。
第４図に、０ＱＰＳＫ波復調器の入出力データの位相関
係な示す。図中、（ａ）は変調入力データ、（ｂｌ）、
（ｂ２）は復調出力の位相特性を示し、復調出力は再
生キャリアの位相の停留の仕方により２つの場合が有り
得る。（ｂｌ）及び（ｂ２）において、（１）は復調デ
ータを、（２）は出力データの位相をそろえるためのク
ロックを、又（３）はクロック（２）によって同期され
た出力データを示す。クロック（２）は復調データ（１
）の中から抽出されるので、復調データ（１）とは常に
一定の位相関係を保っている。このため、再生キャリア
の位相の停留の仕方によっては第２図（ｂ２）のように
送信データと復調された出力データの位相が合わなくな
ることが起こるに のように、０ＱＰＳＫの復調においては、■チャネルと
Ｑチャネルとでデータ変化点が半クロックずれているた
め、同期検波の位相不確定性によりＩ、Ｑチャネルのデ
ータの組合せが定唸らず、データな出力するタイミング
が定められないという不都合があった。
係な示す。図中、（ａ）は変調入力データ、（ｂｌ）、
（ｂ２）は復調出力の位相特性を示し、復調出力は再
生キャリアの位相の停留の仕方により２つの場合が有り
得る。（ｂｌ）及び（ｂ２）において、（１）は復調デ
ータを、（２）は出力データの位相をそろえるためのク
ロックを、又（３）はクロック（２）によって同期され
た出力データを示す。クロック（２）は復調データ（１
）の中から抽出されるので、復調データ（１）とは常に
一定の位相関係を保っている。このため、再生キャリア
の位相の停留の仕方によっては第２図（ｂ２）のように
送信データと復調された出力データの位相が合わなくな
ることが起こるに のように、０ＱＰＳＫの復調においては、■チャネルと
Ｑチャネルとでデータ変化点が半クロックずれているた
め、同期検波の位相不確定性によりＩ、Ｑチャネルのデ
ータの組合せが定唸らず、データな出力するタイミング
が定められないという不都合があった。
本発明の目的は、常に正常なＩ、Ｑデータの組合せが得
られる０ＱＰＳＫ波復調器のクロック制御方法を提供−
ｆることにある。
られる０ＱＰＳＫ波復調器のクロック制御方法を提供−
ｆることにある。
本発明の特徴は、０ＱＰＳＫ波の送信データ中に既知の
符号パターン（ユニークワード）を挿入し、■チャネル
、Ｑチャネルのユニークワードな監視することにより１
テータ、Ｑデータの位相関係を検出して、これによりデ
ータ出力のタイミングを制御してやるようにした点にあ
る。
符号パターン（ユニークワード）を挿入し、■チャネル
、Ｑチャネルのユニークワードな監視することにより１
テータ、Ｑデータの位相関係を検出して、これによりデ
ータ出力のタイミングを制御してやるようにした点にあ
る。
以下、本発明の一実施例な第１図、第２図及び第５図に
より説明する、第１図は本発明の一実施例による送信デ
ータのフレーム構成を示す！ もので、第番図（ａ）は既知の符号パターン（ユニーク
ワード、以下「ＵＷ」と称す）を一定間隔！ おきに挿入した例な示し、第☆図Ｃ−６）は・ＵＷをデ
ータの先頭部に付加した例を示す。このように、送信デ
ータ中に挿入されたＵＷを受信側で復調データの中から
検出してやれは、復調データの１相とＱ相との位相関係
を知ることができる。
より説明する、第１図は本発明の一実施例による送信デ
ータのフレーム構成を示す！ もので、第番図（ａ）は既知の符号パターン（ユニーク
ワード、以下「ＵＷ」と称す）を一定間隔！ おきに挿入した例な示し、第☆図Ｃ−６）は・ＵＷをデ
ータの先頭部に付加した例を示す。このように、送信デ
ータ中に挿入されたＵＷを受信側で復調データの中から
検出してやれは、復調データの１相とＱ相との位相関係
を知ることができる。
第２図は、本発明な冥施するための０ＱＰＳＫ波復調回
路の一例である。図中、１１ｍ、１１Ｊは復調データ、
１２は再生クロック、１４ａ、１４Ｊは出力データを示
し、１ ！Ｓａ 、 １５４及び１７ａ 〜１７ｄはフ
リップフロップ回路、１６ａ、ＩＳ４はＯＲ回路、１８
６〜１８ｊはＮＡＮＤ回路、１９は極性反転回路、２０
は朗仙論理回路である。また、１５ａ、１５ＪはＵＷＮ
ｉ出回路であり、それぞれＵＷ及びＵＷの反転符号ＵＷ
な検出することができるようになっている。
路の一例である。図中、１１ｍ、１１Ｊは復調データ、
１２は再生クロック、１４ａ、１４Ｊは出力データを示
し、１ ！Ｓａ 、 １５４及び１７ａ 〜１７ｄはフ
リップフロップ回路、１６ａ、ＩＳ４はＯＲ回路、１８
６〜１８ｊはＮＡＮＤ回路、１９は極性反転回路、２０
は朗仙論理回路である。また、１５ａ、１５ＪはＵＷＮ
ｉ出回路であり、それぞれＵＷ及びＵＷの反転符号ＵＷ
な検出することができるようになっている。
第２図において、復調データ１０，１１７はフリップフ
ロック回路１５Ｇ、１５４において排他論理回路２０で
制御されたクロックによりタイミングな取り直され、出
力データ１４ｔＬ、 １４４として出力される。この出
力データからＬＩＷ検出回路１５．。
ロック回路１５Ｇ、１５４において排他論理回路２０で
制御されたクロックによりタイミングな取り直され、出
力データ１４ｔＬ、 １４４として出力される。この出
力データからＬＩＷ検出回路１５．。
１５６にてＵＷ又はＵＷを検出し、両者の間に位相差が
ある場合はクロックを反転させることにより１相とＱ相
のＵＷ検出回路出力信号の位相を一致させる。これによ
り出力信号の工相、Ｑ相間における位相差を無くするこ
とができる。
ある場合はクロックを反転させることにより１相とＱ相
のＵＷ検出回路出力信号の位相を一致させる。これによ
り出力信号の工相、Ｑ相間における位相差を無くするこ
とができる。
フリップフロック回路１７゛ａ〜１７ｄはＵＷ検出回路
ｉ ５ａ 、 ｉ ｓ／）の出力す１．５クロツク遅延
させる回路で、遅延させた出力と互いに直交する側の遅
延前の信号を比較し、１相とＱ相の間の位相のすれの有
無な検出する。これなＮＡＮＤ回路１８ａ〜１８ｄで構
成したフリップフロップ回路に記憶させ、次にキャリア
の停留が変化し、フリップフロック回路の内容が変わる
まで保持する。
ｉ ５ａ 、 ｉ ｓ／）の出力す１．５クロツク遅延
させる回路で、遅延させた出力と互いに直交する側の遅
延前の信号を比較し、１相とＱ相の間の位相のすれの有
無な検出する。これなＮＡＮＤ回路１８ａ〜１８ｄで構
成したフリップフロップ回路に記憶させ、次にキャリア
の停留が変化し、フリップフロック回路の内容が変わる
まで保持する。
第５図は以上の動作を示すタイムチャートで、生
（ａ）は復調データ、（４）は構成クロック、ＣＧ）は
排他論理回路２０で制御後のクロック、（ｄ）、（４）
は出力データを示す。また、（ｆ）、（ｐ）はＵＷ検出
回路１５ａ、１５Ｊによる検出出力、（ＪＬ）は検出出
力Ｃｇ＞ ｋ遅延させた出力で、＜ＪＬ＞と（７４）と
の１坤和の反転値（Ａ）が０となった時には、１相とＱ
相との出力データ［１ビツトのずれが生じていることに
なる。この時、セットリセットフリップフロップ出力ｇ
＞ｙ反転させ制御後のクロック（６）な反転させてやる
ことにより、出力データ（ｄ） 、 （４）の位相を一
致させて出力することができる。
排他論理回路２０で制御後のクロック、（ｄ）、（４）
は出力データを示す。また、（ｆ）、（ｐ）はＵＷ検出
回路１５ａ、１５Ｊによる検出出力、（ＪＬ）は検出出
力Ｃｇ＞ ｋ遅延させた出力で、＜ＪＬ＞と（７４）と
の１坤和の反転値（Ａ）が０となった時には、１相とＱ
相との出力データ［１ビツトのずれが生じていることに
なる。この時、セットリセットフリップフロップ出力ｇ
＞ｙ反転させ制御後のクロック（６）な反転させてやる
ことにより、出力データ（ｄ） 、 （４）の位相を一
致させて出力することができる。
なお、本実施例において再生キャリアの位相停留による
工相、Ｑ相それぞれの位相反転や１相とＱ相の入れ替え
等は、既知の絶対位相再生回路、差動位相再生回路等で
冥現できるのでここでは説明を省略する。
工相、Ｑ相それぞれの位相反転や１相とＱ相の入れ替え
等は、既知の絶対位相再生回路、差動位相再生回路等で
冥現できるのでここでは説明を省略する。
本発明によれば、０ＱＰＳＫ波を彷調する場合にυＷを
検出することによりエチャネル、Ｑチャネル復調データ
の位相関係を知ることかでき、これによりデータ出力タ
イミングを制御して常に正常なＩ、Ｑデータの組合せを
得ることができる。
検出することによりエチャネル、Ｑチャネル復調データ
の位相関係を知ることかでき、これによりデータ出力タ
イミングを制御して常に正常なＩ、Ｑデータの組合せを
得ることができる。
第１図は本発明の一笑施例による送信データのフレーム
構成を示す図、第２□□□は本発明を実施するための０
ＱＰＳＫ、ｉ後調器の一例な示す図、第５図は第２図に
示す回路の動作を示すタイム。 チャートである。また、第６図は従来のＯＱ、ＰＳＫ波
復波器調器能ブロック図、第４図は０ＱＰＳＫ波復調器
の入出力データの位相関係を示す図である。 １１ｃＬ、１１−６・・・４調データ １２・・・再成
りロック。 １５（Ｌ、１５４及び１７ａ〜１７ｄ・・・フリップフ
ロップ回路、１４ａ、１４ｋ・・・出力データ、
１１５ａ 、１５／ｒ ・・・ＩＪ
Ｗ 検出回路、１６ＩＳ、１６ｋ・・・ＯＲ回路、 １ｓａ 〜１８ｄ−ＮＡＮＤ回路、 １９・・・極性反転回路、 ２０・・・排他論理回路、
構成を示す図、第２□□□は本発明を実施するための０
ＱＰＳＫ、ｉ後調器の一例な示す図、第５図は第２図に
示す回路の動作を示すタイム。 チャートである。また、第６図は従来のＯＱ、ＰＳＫ波
復波器調器能ブロック図、第４図は０ＱＰＳＫ波復調器
の入出力データの位相関係を示す図である。 １１ｃＬ、１１−６・・・４調データ １２・・・再成
りロック。 １５（Ｌ、１５４及び１７ａ〜１７ｄ・・・フリップフ
ロップ回路、１４ａ、１４ｋ・・・出力データ、
１１５ａ 、１５／ｒ ・・・ＩＪ
Ｗ 検出回路、１６ＩＳ、１６ｋ・・・ＯＲ回路、 １ｓａ 〜１８ｄ−ＮＡＮＤ回路、 １９・・・極性反転回路、 ２０・・・排他論理回路、
Claims (1)
- １、オフセット４相位相変調波を復調し、出力される２
系列のデータ列を同一クロック信号によりタイミングを
取り直して同一位相にそろえるオフセット４相位相変調
波の復調方法において、オフセット４相位相変調波の符
号列の先頭にあるいは符号列の中に一定周期ごとに特定
の符号パターンを挿入しておき、復調させた２系列のデ
ータ列から各々該符号パターンを検出して両者の位相を
比較し、両者が同一位相でない時は前記クロック信号の
位相を反転させることを特徴とするオフセット４相位相
変調波復調器のクロック制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61030855A JPH0644771B2 (ja) | 1986-02-17 | 1986-02-17 | オフセツト４相位相変調波復調器のクロツク制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61030855A JPH0644771B2 (ja) | 1986-02-17 | 1986-02-17 | オフセツト４相位相変調波復調器のクロツク制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62189848A true JPS62189848A (ja) | 1987-08-19 |
| JPH0644771B2 JPH0644771B2 (ja) | 1994-06-08 |
Family
ID=12315326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61030855A Expired - Lifetime JPH0644771B2 (ja) | 1986-02-17 | 1986-02-17 | オフセツト４相位相変調波復調器のクロツク制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644771B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017005467A (ja) * | 2015-06-09 | 2017-01-05 | 日本電信電話株式会社 | 送受信システム |
-
1986
- 1986-02-17 JP JP61030855A patent/JPH0644771B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017005467A (ja) * | 2015-06-09 | 2017-01-05 | 日本電信電話株式会社 | 送受信システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0644771B2 (ja) | 1994-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH021675A (ja) | オフセットｑｐｓｋ方式用の搬送波再生回路 | |
| EP0527249B1 (en) | Carrier recovery apparatus for digital satellite communication system | |
| JPS62189848A (ja) | オフセツト４相位相変調波復調器のクロツク制御方法 | |
| WO1982002985A1 (en) | Biphase detector | |
| GB1525611A (en) | Data processing system in a receiving terminal of a pcm-tdma communications system | |
| JPH06120995A (ja) | ディジタル無線用受信機のフレーム同期回路 | |
| JPS58194450A (ja) | 復調装置 | |
| JPS6210950A (ja) | デイジタル無線通信方式 | |
| US6959051B2 (en) | Clock regenerator for use in demodulating digital modulated signals | |
| JP2771365B2 (ja) | 搬送波再生回路 | |
| JP3134442B2 (ja) | 復調装置 | |
| JPS62102636A (ja) | クロツク再生回路 | |
| JPH03155237A (ja) | ビットタイミング再生回路 | |
| JP2940222B2 (ja) | 搬送波再生装置 | |
| JPS6159579B2 (ja) | ||
| JPS61262345A (ja) | Ｐｓｋ復調装置 | |
| JPH0818614A (ja) | 同期用符号検出回路 | |
| JPS62279748A (ja) | ビツトバツフア回路 | |
| JPH06101718B2 (ja) | Ｔｄｍａフレ−ム同期方法 | |
| JPH0234552B2 (ja) | ||
| JPS59183565A (ja) | デ−タ・クロツク同期回路 | |
| JPS63248244A (ja) | フレ−ム同期信号伝送方式 | |
| JPS6184941A (ja) | 伝送系におけるクロック同期方法 | |
| JPH0479183B2 (ja) | ||
| JPH02254840A (ja) | オフセットｑｐｓｋ方式用の復調器 |