JPH03155331A - Circuit power supply controller - Google Patents

Circuit power supply controller

Info

Publication number
JPH03155331A
JPH03155331A JP1290087A JP29008789A JPH03155331A JP H03155331 A JPH03155331 A JP H03155331A JP 1290087 A JP1290087 A JP 1290087A JP 29008789 A JP29008789 A JP 29008789A JP H03155331 A JPH03155331 A JP H03155331A
Authority
JP
Japan
Prior art keywords
signal
signal processing
power supply
circuit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1290087A
Other languages
Japanese (ja)
Inventor
Juichi Fukada
深田 重一
Minoru Arai
荒井 実
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP1290087A priority Critical patent/JPH03155331A/en
Publication of JPH03155331A publication Critical patent/JPH03155331A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

PURPOSE:To reduce the number of connecting wires between respective devices to each other by using a clamp pulse as a control signal for controlling a power supply. CONSTITUTION:When an image signal regenerating device 10 is set in a working state, then a pulse generating circuit 108 provides a clamp pulse CP to the base of a transistor 110. The clamp pulse CP of output to be outputted to a connecting wire 44 from the collector of the transistor 110 is reversed and inputted to a low-pass filter 212. In the low-pass filter 212, the clamp pulse CP is integrated, and an integrated output Vi is inputted to a comparator 214. As a result, an analog switch 208 is set in an ON-state, and by a regulator 216, line voltage VCC is fed to signal processing circuits, 200, 202. Then, a number of connecting wires can be reduced.

Description

【発明の詳細な説明】 技術分野 本発明は主機能を有する装置と、それに付属する装置と
から構成されるシステムの回路電源の供給制御に関する
DETAILED DESCRIPTION OF THE INVENTION TECHNICAL FIELD The present invention relates to circuit power supply control for a system comprising a device having a main function and devices attached thereto.

1見韮遺 システム全体の主機能を有する装置と、それに付属する
装置がそれぞれユニット化され、これらの各装置に共通
電源で給電されるように構成されたシステムでは、各装
置間を接続する接続線(信号線、制御線、電源線を含む
)の数はシステムの小型化を図るためにできるたけ少な
いことが望ましい。
In a system configured such that a device that has the main function of the entire system and its attached devices are each unitized, and each of these devices is powered by a common power supply, the connection between each device is It is desirable that the number of lines (including signal lines, control lines, and power lines) be as small as possible in order to downsize the system.

また接続線の本数を低減できれば必然的にコネフタのピ
ン数を低減することかてき、その結果システムの信頼性
の向上も図れることになる。
Furthermore, if the number of connection wires can be reduced, the number of pins of the connector cover can also be reduced, and as a result, the reliability of the system can be improved.

しかしなから、従来のこの種のシステムにあっては接続
線の本数を低減させるように配慮されていなかった。
However, in conventional systems of this type, no consideration has been given to reducing the number of connection lines.

目   的 本発明はこのような従来技術の問題点を解消し、信号処
理に必要な最少限の接続線で各装置間を接続し、これら
の接続線を使用して回路電源の供給制御を行うことかて
きる回路電源制御装置を提供することを目的とする。
Purpose The present invention solves the problems of the prior art, connects each device with the minimum number of connection lines necessary for signal processing, and controls the supply of circuit power using these connection lines. The purpose of this invention is to provide a circuit power supply control device that can perform the following steps.

発明の開示 本発明によれは、信号を出力する第1の装置と、該信号
を処理する信号処理手段を有し第1の装置に付属する第
2の装置とか共通の電源から給電されるように構成され
たシステムの回路電源制御装置は、第1の装置内に設け
られ、その動作時に第2の装置の信号処理に必要な制御
信号を信号線を介して第2の装置に出力する制御信号発
生手段を有し、信号処理手段は、前記制御信号を取り込
み、第1の装置から出力される信号を処理し、制御装置
はさらに、第2の装置内において前記信号処理手段と前
記電源との間に設けられ、該信号処理手段への該電源よ
りの給電をオン・オフするスイッチ手段と、第2の装置
内に設けられ、前記制御信号を積分して直流信号に変換
する積分手段と、第2の装置内に設けられ、該直流信号
のレベルを所定の基準レベルと比較し、その比較結果に
応じて前記スイッチ手段のオン・オフを制御する比較手
段とを有している。
DISCLOSURE OF THE INVENTION According to the present invention, a first device that outputs a signal, a second device that includes a signal processing means that processes the signal, and that is attached to the first device are powered from a common power source. The circuit power supply control device of the system configured as above is provided in the first device, and has a control function that outputs control signals necessary for signal processing of the second device to the second device via a signal line during its operation. The signal processing means takes in the control signal and processes the signal output from the first device, and the control device further connects the signal processing means and the power source in the second device. a switch means provided between the second device and configured to turn on/off power supply from the power source to the signal processing means; and an integrating device provided within the second device to integrate the control signal and convert it into a DC signal. , a comparison means provided in the second device for comparing the level of the DC signal with a predetermined reference level and controlling on/off of the switch means according to the comparison result.

及東叢立1」 以下、本発明の実施例を図面を参照して詳細に説明する
。第1図には本発明に係る回路電源制御装置を含むシス
テムの一例が示されている。同図において、システムは
映像信号再生装置lOと、映像信号再生装置で再生され
た映像信号を所定の形式に変換処理する信号処理装置2
0と、映像信号再生装置lOおよび信号処理装置20に
電源線32を介して給電する電源30とを含んで構成さ
れている。
EMBODIMENT OF THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 shows an example of a system including a circuit power supply control device according to the present invention. In the figure, the system includes a video signal reproducing device 1O, and a signal processing device 2 that converts the video signal reproduced by the video signal reproducing device into a predetermined format.
0, and a power supply 30 that supplies power to the video signal reproduction device IO and the signal processing device 20 via a power supply line 32.

映像信号再生装M10と信号処理装置20とはそれぞれ
、ユニット化され、コネクタ112,114.118゜
218.220.222ならびに接続線40,42.4
4により着脱可能に構成されている。電源30も同様に
電源線32を介して映像信号再生装置lOおよび信号処
理装置20に図示してないコネクタを介して接続されて
いる。
The video signal reproducing device M10 and the signal processing device 20 are each formed into a unit, and have connectors 112, 114, 118, 218, 220, 222 and connection lines 40, 42.4.
4, it is configured to be detachable. Similarly, a power source 30 is connected to the video signal reproducing device IO and the signal processing device 20 via a power line 32 via a connector (not shown).

映像信号再生装置10は図示していない磁気記録媒体(
例えばビデオディスク、ビデオテープ等)から映像信号
を磁気ヘッドにより再生する。この再生された映像信号
は所定の変調方式(たとえばFM変調)で変調されてい
る。この変調された映像信号は輝度信号(Y)と色信号
CG)に分離され、それぞれバッファアンプ100,1
02に入力される。
The video signal reproducing device 10 includes a magnetic recording medium (not shown).
For example, a video signal is reproduced from a video disk, video tape, etc.) by a magnetic head. This reproduced video signal is modulated using a predetermined modulation method (eg, FM modulation). This modulated video signal is separated into a luminance signal (Y) and a color signal CG), which are buffered by buffer amplifiers 100 and 1, respectively.
02 is input.

バッファアンプ100,102の出力端はそれぞれ、コ
ンデンサ104.I(+6を介してコネクタ02,11
4に接続されており、コネクタ112,114はそれぞ
れ接続線40.42の一端に接続されている。更に接続
線40.42の他端は信号処理装置20に設けられたコ
ネクタ218,220にそれぞれ接続されている。
The output terminals of the buffer amplifiers 100 and 102 are connected to capacitors 104. I(+6 via connectors 02, 11
4, and the connectors 112, 114 are each connected to one end of the connection line 40, 42. Furthermore, the other ends of the connection lines 40 and 42 are connected to connectors 218 and 220 provided in the signal processing device 20, respectively.

パルス発生回路108は信号処理装置20内の信号処理
回路200,202の信号処理に必要なりランプパルス
(cp)を発生する。パルス発生回路10Bの出力端は
トランジスタ110のベースに接続されている。トラン
ジスタ110はパルス発生回路108の出力回路を構成
し、ショート保護のためにオープンコレクタとなってい
る。トランジスタ110のコレクタは映像信号再生装置
に設けられたコネクタ11Bに接続されており、コネク
タ11Bは接続線44の一端に接続されている。接続線
44の他端は信号処理装置20に設けられたコネクタ2
22に接続されている。
The pulse generating circuit 108 is necessary for signal processing of the signal processing circuits 200 and 202 in the signal processing device 20 and generates a ramp pulse (cp). The output terminal of the pulse generating circuit 10B is connected to the base of the transistor 110. The transistor 110 constitutes an output circuit of the pulse generating circuit 108, and is an open collector for short-circuit protection. The collector of the transistor 110 is connected to a connector 11B provided in the video signal reproducing device, and the connector 11B is connected to one end of the connection line 44. The other end of the connection line 44 is connected to the connector 2 provided in the signal processing device 20.
22.

信号処理装置20内の信号処理回路200はコネクタ2
18、接続線40、コネクタ112、コンデンサ104
を介して映像信号再生装置10内のバッファアンプ10
0に接続されている。
The signal processing circuit 200 in the signal processing device 20 is connected to the connector 2
18, connection wire 40, connector 112, capacitor 104
Buffer amplifier 10 in video signal reproducing device 10 via
Connected to 0.

また信号処理回路200はパルス発生回路108とトラ
ンジスタ11O、コネクタ11B 、接続線44、コネ
クタ222を介して接続されている。信号処理回路20
0はパルス発生回路108から出力されるクランプパル
スを受けてバッファアンプ100より入力された変調状
態にある輝度信号の各種処理(たとえば復調、フィール
ド/フレーム変換等)を行う。
Further, the signal processing circuit 200 is connected to the pulse generating circuit 108 via a transistor 11O, a connector 11B, a connecting line 44, and a connector 222. Signal processing circuit 20
0 performs various processing (for example, demodulation, field/frame conversion, etc.) on the modulated luminance signal input from the buffer amplifier 100 in response to the clamp pulse output from the pulse generation circuit 108.

信号処理回路202はコネクタ220、接続線42゜コ
ネクタ114 、コンデンサ106を介して映像信号再
生装置】0内のバッファアンプ102に接続されている
。信号処理回路202はバッファアンプ102から入力
された変調状態にある色信号の各種処理を行う。信号処
理回路ZO0,202の出力信号はそれぞれ、ドライバ
204,206を介して出力端子218,220に出力
される。出力端子218,220はモニタ装置に接続さ
れるようになっている。
The signal processing circuit 202 is connected to the buffer amplifier 102 in the video signal reproducing apparatus 0 via a connector 220, a connecting line 42° connector 114, and a capacitor 106. The signal processing circuit 202 performs various processes on the modulated color signal input from the buffer amplifier 102. The output signals of the signal processing circuits ZO0 and 202 are output to output terminals 218 and 220 via drivers 204 and 206, respectively. Output terminals 218, 220 are adapted to be connected to a monitoring device.

一方、映像信号再生装置IO内のパルス発生回路108
はトランジスタ110 、コネクタ116、接続線44
、コネクタ222を介してローパスフィルタ212の入
力端に接続されている。ローパスフィルタ212は入力
されるクランプパルスCPを積分し、直流信号に変換す
る。ローパスフィルタ212の出力端はコンパレータ2
14の一方の入力端に接続されている。コンパレータ2
14の他方の入力端には基準電圧vOが設定されている
On the other hand, the pulse generation circuit 108 in the video signal reproducing device IO
is a transistor 110, a connector 116, and a connecting wire 44.
, are connected to the input end of the low-pass filter 212 via the connector 222. The low-pass filter 212 integrates the input clamp pulse CP and converts it into a DC signal. The output terminal of the low-pass filter 212 is the comparator 2
14. Comparator 2
A reference voltage vO is set to the other input terminal of 14.

コンパレータ214はオペアンプ等により構成され、そ
の出力はスイッチ20日の駆動回路に接続されている。
The comparator 214 is composed of an operational amplifier or the like, and its output is connected to the drive circuit of the switch 20.

コンパレータ214は入力電圧ViがVi≦vOである
場合にスイッチ208を閉成し、Vi>VOである場合
に同スイッチ208を開放する。
Comparator 214 closes switch 208 when input voltage Vi satisfies Vi≦vO, and opens switch 208 when Vi>VO.

電源30から電源線32を介してレギュレータ2!8に
給電される。レギュレータ2113から安定化された電
源電圧VDDがコンパレータ214と、抵抗210を介
して接続線44とに供給されるようになっている。ここ
で接続線44はコネクタ118,220により映像信号
再生装置lOと信号処理装置20との間で着脱可能であ
るために、ローパスフィルタ212の入力を電源電圧V
DDのレベルまでプルアップしている。
Power is supplied from the power source 30 to the regulators 2!8 via the power line 32. A stabilized power supply voltage VDD is supplied from the regulator 2113 to the comparator 214 and the connection line 44 via the resistor 210. Here, since the connection line 44 is detachable between the video signal reproducing device IO and the signal processing device 20 through the connectors 118 and 220, the input of the low-pass filter 212 is connected to the power supply voltage V
It is pulled up to the level of DD.

またレギュレータ21Bから安定化された電源電圧vC
Cがアナログスイッチ20Bを介して信号処理回路20
0.202に供給されるようになっている。
Also, the stabilized power supply voltage vC from the regulator 21B
C is connected to the signal processing circuit 20 via the analog switch 20B.
0.202.

上記構成からなる回路電源制御装置の動作を第2図に示
すタイミングチャートを参照して説明する。
The operation of the circuit power supply control device having the above configuration will be explained with reference to the timing chart shown in FIG.

さて今、映像信号再生装置10が非動作状態にあり、そ
れ故パルス発生回路108からクランプパルスCPが出
力されていない状態にあるとする(第2図(a))、こ
の状態ではレギュレータ21Bより電源電圧VDDがコ
ンパレータ214および接続線44に供給されている。
Now, suppose that the video signal reproducing device 10 is in a non-operating state, and therefore the clamp pulse CP is not output from the pulse generating circuit 108 (FIG. 2(a)). Power supply voltage VDD is supplied to comparator 214 and connection line 44 .

このときトランジスタ110はカットオフ状態にあり、
ローパスフィルタ212には電源電圧VDDがそのまま
入力されることになる。したがってコンパレータ214
にはVi >VOなる電圧Viが入力されることとなり
(第2図(C))、コンパレータ214からはローレベ
ルの信号がアナログスイッチ208に出力される。この
結果、アナログスイッチ208はオフ状態となっており
、レギュレータ21Gから信号処理回路200.202
には電源電圧VCCは供給されていない。
At this time, the transistor 110 is in a cutoff state,
The power supply voltage VDD is directly input to the low-pass filter 212. Therefore, comparator 214
A voltage Vi such that Vi > VO is input to (FIG. 2(C)), and a low level signal is output from the comparator 214 to the analog switch 208. As a result, the analog switch 208 is in the off state, and the signal processing circuits 200 and 202 are connected to the regulator 21G.
is not supplied with power supply voltage VCC.

その後0時刻10で映像信号再生装置lOが動作状態に
なると、パルス発生回路108よりクランプパルスCP
がトランジスタ110のベースに入力される。(第2図
(a))、  )ランジスタ110のコレクタから接続
l!44に出力されるクランプパルスCPは反転され(
第2図(b))、ローパスフィルタ212に入力される
Thereafter, when the video signal reproducing device 1O enters the operating state at time 0 10, a clamp pulse CP is generated from the pulse generation circuit 108.
is input to the base of transistor 110. (FIG. 2(a)), ) Connection l! from the collector of the transistor 110! The clamp pulse CP output to 44 is inverted (
In FIG. 2(b)), the signal is input to a low-pass filter 212.

ローハスフィルタ212ではクランプパルスCPが積分
され(第2図(C))、その積分出力Viはコンパレー
タ214に入力される。
The clamp pulse CP is integrated in the Lohas filter 212 (FIG. 2(C)), and the integrated output Vi is input to the comparator 214.

コンパレータ214では積分出力Viと基準電圧vOと
の大小比較が行われ、この状態ではViくvOであるの
でコンパレータ214からアナログスイッチ208には
ハイレベルの信号が出力される(第2図(d))、この
結果、アナログスイッチ20日はオン状態となり、レギ
ュレータ216より電源電圧vCCが信号処理回路20
0,202に供給される。
The comparator 214 compares the integral output Vi with the reference voltage vO. In this state, since Vi is less than vO, a high level signal is output from the comparator 214 to the analog switch 208 (see FIG. 2(d)). ), as a result, the analog switch 20 is turned on, and the power supply voltage vCC is applied to the signal processing circuit 20 by the regulator 216.
0,202.

このように本実施例によれば、電源のオン・オフ用の制
御線を設けずに最少限、必要な接続線をシステムの各装
置間に接続した状態で、ショート保護を施した上で映像
信号再生装置10と信号処理装置20の電源の供給制御
を同期させて行うことが可能となる。
In this way, according to this embodiment, the necessary connection lines are connected between each device of the system without providing a control line for turning on and off the power, and the image is transmitted after providing short-circuit protection. It becomes possible to control the power supply to the signal reproducing device 10 and the signal processing device 20 in synchronization.

なお、本実施例では電源の供給制御に制御信号としてク
ランプパルス(パルス列信号)を用いたが、これに限ら
ず、各種の信号を使用することが可能である。
Note that in this embodiment, a clamp pulse (pulse train signal) is used as a control signal to control the supply of power, but the present invention is not limited to this, and it is possible to use various signals.

効  果 本発明によれば、電源のオン・オフ用の制御線を設けず
に最少限、必要な接続線をシステムの主機能を有する装
置とそれに付属する装置との間に接続し、これらの接続
線で伝送される信号処理上、必要な信号に基づいて各装
置に供給される電源を同期させて制御するように構成し
たので、本発明によればシステムを構成する各装置間を
接続する接続線の本数を低減させることができ、かつ上
記付属装置側で電源スィッチが不要となり、それ故シス
テムの小型化ならびに信頼性の向上が図れる。
Effects According to the present invention, the minimum necessary connection lines are connected between the device having the main function of the system and the devices attached to it, without providing a control line for turning on and off the power, and these According to the present invention, since the power supply supplied to each device is synchronized and controlled based on the necessary signal in processing the signals transmitted through the connection line, the devices constituting the system can be connected. The number of connection wires can be reduced, and a power switch is not required on the side of the accessory device, thereby making it possible to downsize the system and improve reliability.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る回路it源制御装装置含むシステ
ムの構成の一例を示すブロック図、第2図は第1図に示
した回路電源制御装置の各部の動作を示すタイ ミングチャートである。 妻部分の符号の説明 lO・・・映像信号再生装置 20・・・信号処理装置 30・・・電源 10B・・・パルス発生回路 200.202・・・信号処理回路 20日・・・アナログスイッチ 2!2・・・ローパスフィルタ 214・・・コンパレータ 216・・・レギュレータ
FIG. 1 is a block diagram showing an example of the configuration of a system including a circuit IT source control device according to the present invention, and FIG. 2 is a timing chart showing the operation of each part of the circuit power source control device shown in FIG. Explanation of symbols for the end portion 1O...Video signal reproducing device 20...Signal processing device 30...Power supply 10B...Pulse generation circuit 200.202...Signal processing circuit 20th...Analog switch 2 !2...Low pass filter 214...Comparator 216...Regulator

Claims (1)

【特許請求の範囲】  信号を出力する第1の装置と、該信号を処理する信号
処理手段を有し第1の装置に付属する第2の装置とが共
通の電源から給電されるように構成されたシステムの回
路電源制御装置において、該制御装置は、 第1の装置内に設けられ、その動作時に第2の装置の信
号処理に必要な制御信号を信号線を介して第2の装置に
出力する制御信号発生手段を有し、 前記信号処理手段は、前記制御信号を取り込み、第1の
装置から出力される信号を処理し、該制御装置はさらに
、 第2の装置内において前記信号処理手段と前記電源との
間に設けられ、該信号処理手段への該電源よりの給電を
オン・オフするスイッチ手段と、第2の装置内に設けら
れ、前記制御信号を積分して直流信号に変換する積分手
段と、 第2の装置内に設けられ、該直流信号のレベルを所定の
基準レベルと比較し、その比較結果に応じて前記スイッ
チ手段のオン・オフを制御する比較手段とを有すること
を特徴とする回路電源制御装置。
[Scope of Claims] A first device that outputs a signal and a second device that has signal processing means that processes the signal and is attached to the first device are configured to be powered from a common power source. In the circuit power supply control device for the system, the control device is provided in the first device and sends control signals necessary for signal processing of the second device to the second device via a signal line during its operation. the signal processing means takes in the control signal and processes the signal output from the first device, and the control device further performs the signal processing in the second device. a switch means provided between the means and the power source for turning on/off the power supply from the power source to the signal processing means; and a switch means provided in the second device for integrating the control signal into a DC signal. an integrating means for converting; and a comparing means provided in the second device for comparing the level of the DC signal with a predetermined reference level and controlling on/off of the switching means according to the comparison result. A circuit power supply control device characterized by:
JP1290087A 1989-11-09 1989-11-09 Circuit power supply controller Pending JPH03155331A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1290087A JPH03155331A (en) 1989-11-09 1989-11-09 Circuit power supply controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1290087A JPH03155331A (en) 1989-11-09 1989-11-09 Circuit power supply controller

Publications (1)

Publication Number Publication Date
JPH03155331A true JPH03155331A (en) 1991-07-03

Family

ID=17751633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1290087A Pending JPH03155331A (en) 1989-11-09 1989-11-09 Circuit power supply controller

Country Status (1)

Country Link
JP (1) JPH03155331A (en)

Similar Documents

Publication Publication Date Title
US4431868A (en) Solid state telephone line interface circuit with ringing capability
JPH03155331A (en) Circuit power supply controller
JPH10155234A (en) Power supply circuit for condenser microphone
JPS6214880U (en)
JPH0630369A (en) Delay picture data output video camera
JP2872882B2 (en) Video tape recorder power-on reset method and circuit, and video tape recorder
SU1374276A2 (en) Device for checking the magnetic record of a signal
JPS6190574A (en) Imaging device
JPH0127400Y2 (en)
KR910006236B1 (en) Power supply circuit of magnetic recording and reproducing apparatus
KR0135647B1 (en) Starting current reduction circuit of multi-deck system
JPS61238180A (en) Clamping circuit
KR930004525Y1 (en) Low pass filter co-using apparatus for recording and reproducing
JPS59114972A (en) Clamping device
JP2585051Y2 (en) Input/Output Circuit
JPH04342315A (en) Burst signal reception circuit
JPS63175582A (en) signal processing circuit
KR940008581Y1 (en) Video cassette recorder for copying by type
JP2573644B2 (en) Video signal switching device
JPH1074301A (en) Recording / playback switching circuit
JPH04160986A (en) External video signal input/output unit
JPH04275786A (en) Power unit of television receiver
JPH03206772A (en) Synchronous signal automatic switching device
JPS6012706B2 (en) Control device
JPS61245618A (en) switching circuit