JPH03155621A

JPH03155621A - ドライエッチング方法

Info

Publication number: JPH03155621A
Application number: JP27856889A
Authority: JP
Inventors: Nobuo Hayasaka; 伸夫早坂; Haruo Okano; 晴雄岡野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-07-12
Filing date: 1989-10-27
Publication date: 1991-07-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明は半導体素子の製造プロセス等におけるシリコン
酸化膜のドライエツチング方法に関する。

（従来の技術）従来、半導体製造プロセスにおけるドライエツチング技
術として、その微細加工性の良さに注目され、反応性イ
オンエツチング（ＲＩＥ）が主に用いられてきた。しか
し、几ＩＥ法の場合、プラズマ中で生成された荷電粒子
が被エツチング物表面に入射することにより、被エツチ
ング物の下地にイオン打込みによる汚染、結晶性のダメ
ージ等を与える。このことは高精度素子を作成するのに
悪影響を与えることになり、大きな問題となっている。

このような問題を解決するためのドライエツチング技術
として荷電粒子を用いないケミカルドライエツチング（
ＣＤＥ）あるいは光励起エツチングがある。

ＣＤＥは例えばＣＦ４等の反応性ガスから生成した−等
の反応性の強か活性種の化学反応を主として用いてシリ
コン基板等の表面に形成されたシリコン酸化膜をエツチ
ングする方法である。しかしながら、前記ＣＤＥにおい
ては、シリコン酸化膜のみならず下地のシリコン基板も
エツチングされるといった問題がある。これは通常のＣ
ＤＥではシリコンに対するシリコン酸化膜のエツチング
速度比が約１０程度と両者のエツチング速度に差がある
ことを利用しているからである。従って、シリコンを１
エツチングしようとするとシリコン酸化膜は１０エツチ
ングされてしまう。それ故ＳｉＯ＊だけを除去するエツ
チング時間でエツチング技術止めようとしても、それは
極めて困難であり、従って、基板全面で８ｉ０１を完全
に除去するためにはエツチングの基板面内での均一性も
考え、−船釣には１００％以上のオーバエツチングを必
要とし、とのオーバエツチング時に下地の基板はどうし
てもエツチングされてしまう。

また、ＳｔＯ，の光励起エツチング技術も開発されてい
る。従来の光励起エツチングでは、活性種の生成を光分
解によりていたために、その効率が悪かりた。すなわち
、動作ガス圧を高くシ、強度の強いレーザ光等を照射し
なければならなかった。

エツチング速度が遅い場合には実用化において問題とな
る。また、高強度のレーザ光の照射は、レジストマスク
を溶撥させることがあシ、マスク材の選択が困難になる
。また、短波長（例えばＡｒＦ１９３ｎｍ）のレーザ光
を８ｉ０．に照射することによｐ８ｉ０．中にダメージ
を与えることなどが知られておシ、プロセスに用いるに
は大きな問題となる。

また、Ｓｉに対する８ｉ０．の選択エツチング技術とし
て、１００ＯＡ以下の波長の真空紫外光の照射によるＳ
Ｆ・と０３ガスを用いたエツチング技術がある（Ｔ、Ｕ
ｒｉｓｕ　ｅｔ　ａｌ：２ｎｄ　Ｔｏｐｉｃａｌ　Ｍｅ
ｅｔｉｎｇ　ｏｎＭｉｃｒｏｐｈｙｓｉｃａ　ｏｆ　５
ｕｒｆａｃｅ、Ｂｅａｍｓ　ａｎｄ　Ａｄｓｏｒｂａｔ
ｅｓ。

Ｆｅｂ、１９８７）。しかし、真空紫外光を半導体製造
プロセスに用いるのは極めて困難であるとともに装置も
大がかシとなシ、また、このような高エネルギー粒子の
基板への入射は、基板中へダメージを引きおこすので好
ましくない。

（発明が解決しようとする課題）本発明は上述した従来のＳｉＯ，ｌｉのエツチング方法
の欠点を除去し、基板にダメージを与えることなく、シ
）ノコン酸化膜をシリコンに対して比較的低い選択比す
なわち、同程度のエツチング速度でエツチングするシリ
コン酸化膜のエツチング方法を提供することにある。

〔発明の構成〕

（課題を解決するための手段）不発明は、前記目的を達成するために、シリコン基板表
面にシリコン酸化膜が形成された被処理基体を水素ガス
及び弗素ラジカル又は弗素元素を含む活性種のガス雰囲
気にさらすとともに、前記被処理基体を加熱することに
より、前記シリコン酸化膜をシリコン基板に対して選択
的にエツチングするドライエツチング方法を提供する。

（作用）本発明によれば、例えばＮＦｌ、ＣＦ、　、８Ｆ、等Ｏ
Ｆを含むガスを放電、電子ビーム、光照射あるいは熱等
により励起しＦラジカルあるいはフッ素元素を含む活性
種を生成し、これを反応容器に導入する。反応容器内に
は、試料としてシリコン基板表面にシリコン酸化膜が形
成されたものを設置しておくと共に、容器内に水素ガス
を導入しておく。導入されたＦラジカルは前記試料表面
のシリコン酸化膜と反応するとともに、気相中又は表面
でル分子との反応を生じＨ，分子を励起又は分解し、Ｈ
ラジカルを形成する。ここで生成された前記水素ラジカ
ルや、Ｆと反応したＨＦによって８　ｉ　０゜表面のエ
ツチング反応をさらに促進する。

ここで、前記被処理基板を例えば１００℃以上に加熱し
た条件では、前記シリコン基板とシリコン酸化膜のエツ
チング速度がほぼ等しくあがっていくという特有の現象
が見られる。

このことを利用して本発明ではシリコン酸化膜をシリコ
ン基板に対して低い選択比でエツチングでき、下地をオ
ーバーエツチングすることなく良好に制御されたシリコ
ン酸化膜のエツチングを行なうことができる。

（実施例）以下、本発明の実施例の詳細な説明を図面を用いて説明
する。

第１図は本発明の実施例方法に使用したドライエツチン
グ装置を示す概略構成図である。図中→はチャンバ（反
応容器）でおり、チャンバ１内には被処理体２が収容さ
れている。チャンバ１にはフッ素（Ｆ）等のハロゲン元
素を含む活性種を供給するための第１のガス導入口４が
接続されている。前記活性種のチャンバ１内への供給は
、前記パイプ４の他端７からフッ素等のハロゲン元素を
含むガスを導入し、マイクロ波１！源５に電圧を印加す
ることによりガス導入口４に接続された石英製の放電管
６で前記ガスを励起してプラズマを生成し、そこで生成
された活性種を供給する。

また、チャンバ１内は、排気口３から真空排気されるよ
うになっている。ここで放電管６とチャンバ１は離隔し
て設けられているので、前記被処理体には反応性の強い
活性種が供給される。

また、チャンバｌには、へガスを導入する第２のガス導
入口８が設けられている。被処理体２はチャンバ中で試
料台９の上に設置されており、試料台９は加熱機構を有
し、試料を加熱できるようになっている。

次に本発明の一実施例としてこの装置を用いたシリコン
基板表面ＫＳ［）ｓ膜が形成され九被処理基体のエツチ
ングについて述べる。まず、Ｆを含む反応性ガスとして
ＮＦｓを用い、ＮＦ、のマイクロ波放電によりフッ素ラ
ジカル（ｆ）を生成し、被処理基体に供給する。同時に
為ガスをガス導入口８から導入する。

ＮＦ、ガス流量を３０　ｓｃｃｍ　１反応チャンバ内圧
力をＱ、３Ｔｏｒｒとして、導入する為ガスの分圧を変
化させた場合のＳｉおよびｓｉｏ、のエツチング速度の
変化を第２図（ａ）　Ｋ示す。この場合Ｓｉ又はｓｉｏ
、は室＠１度に保たれている。Ｓｌとｓｉｏ、いずれの
場合もＨ３ガスの導入により、そのエツチング速度は低
下してゆき、ＮＦ、およびへの分圧比が１となった所で
いずれのエツチング速度もほぼ０となる。次に、この条
件で、被処理体の温度を変化（上昇）させていった場合
のＳｌおよび８ｉ０１のエツチング速度を測定した結果
を第２１／（ｂ）に示す。温度の上昇とともに、いずれ
のエツチング速度も上昇してゆくが、その時の両者のエ
ツチング速度はほぼ同じなのでエツチング速度の比はほ
ぼ１を保ったままである。

また、ここで前記放電管としてこの実施力のように石英
製のものの他に内壁表面がアルミナで構成されたものを
用いて実験した所、後者の方が前者よりもｓｉｏ、のエ
ツチング速度が２倍速いことが確認された。

これは、エツチングガスとしてハロゲンガス、例えばフ
ッ素含有ガスを石英製の放電管内に導入し、放電させる
と石英自体が反応を起こし、ＳｉＦ、。

０１等の生成物が発生される。これがエツチングの活性
種と共に被処理基体表面まで輸送される。前記生成６は
８ｉＦｘＯｙ　（ｘ　、　ｙ＝ｏ　〜４　）などの生成
物となって前記基体上に付着し、８ｉ０．の工、チング
速度を低下させる。

アル建すを用い九場合には、前記８ｉＦ４．Ｏ，。

８ｉＦｘＯｙなどは生成されない丸め石英製のものに比
べ５ｉｏｌのエツチング速度は向上する。一方、この実
施例において前記生成物はＳｉに対してはほとんどエツ
チングの影響を与えなりため、結果としてｓｉｏ、のＳ
ｉに対するエツチング速度比をさらに向上することがで
きる。

また、アルミナの他にも同様の材料として８ｉＮ。

８１Ｃ，ＢＮ等を用いることができる。

前述した実施例を例えは第３囚のニー断面図に示すよう
に、半導体素子形成時のＰ”Ｙ−８ｉ配線形成を行う場
合に適用した本発明の実施９１１の応用について説明す
る。

第３図（ａ）中、１１はｓｉ基板、１２は５ｉｏｓｙｌ
であり１３は、ｓｉ基板上でｓｉｏ、膜１２でバターニ
ングされており、その開口部で、ｎｍ又はｐ戯の不純物
を高濃度に拡散した領域である。ｇＸａ図（ｂ）はこの
試料上にｐｏｌｙ−８ｉ　（ＬＪを堆積した場合の図で
あり、ｐｏｌｙ−８ｉ　　の堆積後、ＦＤＰを行いｐｏ
ｌｙ−８ｉ１４をエツチングし、配線パターンを形成し
第３図（Ｃ）に示すような構造を形成する。しかし一般
に、第３図（ａ）中１５に示すように、ｐｏｌｙ−８ｉ
を堆積する前の試料の８／表面には、自然酸化膜が形成
されている。この自然酸化膜が形成されたまま、ｐｏｌ
ｙ−８ｉ　　を堆積するとｐｏｌｙ−８ｔ膜とＳ＆基板
との接触抵抗が大きくなシ、配線としては問題となる。

そこで上述した本発明の一実施例方法で、Ｓｉ上の自然
酸化膜を除去した後、試料を大気又はＯ！芥囲気に晒さ
ず、ｐｏｌｙ−８ｉ　膜を形成した場合には、コンタク
ト抵抗が１００／口８度と極めて低くなる。一方、この
ような処理を行わない場合には１００Ω／口と抵抗は約
１０倍高かった。

この場合の本処理は第２図（ｂ）においてａ夏２５０℃
の条件で３０秒間の処理を行っている。自然酸化膜は一
般に〜５０Ａ程度形成されていると考えられ、前述した
ように通常、最大で１００％のオーバエツチングを見こ
している。本発明による実施例では、８１のエツチング
速度が８ｉ０．と同じであるために、１００％のオーバ
ーエツチング時間中で下地の５ｔｆｌ板も自然酸化膜を
同程度のエツチングで套シ、ダメージのない良好なエツ
チングができる。

〔発明の効果〕

本発明により、シリフン酸化膜をシリコンに対して低い
選択比で、かつ被処理体にダメージを与えることなくエ
ツチングできる。本技術はＳｉ上の自然酸化膜の除去等
、半導体プロセスにおいて極めて効果を発揮する。

【図面の簡単な説明】

第１図は本発明の実施例に使用する装置の概略図、纂２
図は本発明の詳細な説明するための特性図、第３図は本
発明の一実施例を説明するための工程断面図である。

Claims

【特許請求の範囲】

（１）シリコン基板表面にシリコン酸化膜が形成された
被処理基体を水素ガス及び弗素ラジカル又は弗素元素を
含む活性種のガス雰囲気にさらすとともに、前記被処理
基体を加熱することにより、前記シリコン酸化膜をシリ
コン基板に対して選択的にエッチングするドライエッチ
ング方法。
（２）前記水素ガスの分圧は弗素ラジカル又は弗素元素
を含む活性種のガスの分圧より高い条件でエッチングす
ることを特徴とする請求項１記載のドライエッチング方
法。
（３）前記被処理基体を１００℃以上に加熱することを
特徴とする請求項１記載のドライエッチング方法。
（４）前記被処理基体を反応容器に収納し、前記活性種
のガス雰囲気として前記反応容器とは別の室で励起され
たものを用いることを特徴とする請求項１記載のドライ
エッチング方法。
（５）前記反応容器と別の室の内壁表面はアルミナで形
成されていることを特徴とする請求項４記載のドライエ
ッチング方法。