JPH03155637A - 電極構造およびその製造方法 - Google Patents

電極構造およびその製造方法

Info

Publication number
JPH03155637A
JPH03155637A JP2051393A JP5139390A JPH03155637A JP H03155637 A JPH03155637 A JP H03155637A JP 2051393 A JP2051393 A JP 2051393A JP 5139390 A JP5139390 A JP 5139390A JP H03155637 A JPH03155637 A JP H03155637A
Authority
JP
Japan
Prior art keywords
electrode structure
metal
palladium
bonding
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2051393A
Other languages
English (en)
Inventor
Yasushi Karasawa
康史 柄沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2051393A priority Critical patent/JPH03155637A/ja
Publication of JPH03155637A publication Critical patent/JPH03155637A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は、半導体回路の外部端子である電極の構造およ
びその製造方法に関する。
〔従来の技術〕
半導体集積回路の製造において、回路のポンディングパ
ッド(電極形成予定部分)に外部から電気的な接続を与
えるため各種技術が従来開発された6例えば、ワイヤー
ボンディングのようにアルミニウム製のポンディングパ
ッドとリード配線を金ワイヤーなどにより接続する方法
や、フリップチップボンディングなどのようにポンディ
ングパッド上に突起したはんだなどの電極を形成し熱圧
着する方法や、テープオートメイテッドボンディング(
TAB)のように回路チップに金などのバンブ電極を加
工してリードフレームをボンディングする方法が知られ
ている。特にTABを目的とした電極の製造方法では、
特公昭61−61258のようにポンディングパッドと
してアルミニウムとパラジウムを順次成膜し、続いてこ
れらをエツチング液を用いてパターン化し、それから絶
縁膜をマスクとして無電解メツキ浴によりパラジウムの
上にニッケル・リンなどの電極を形成する方法や、特開
昭56−42337のように、感光性樹脂層をポンディ
ングパッド以外の部分に形成、全面無電解メツキした後
上記感光性樹脂層を剥離して電極を形成する方法などが
知られ、信頼性の向上と製造原価の低減効果があるとい
われていた。
また、特開昭63−305532のように、特公昭61
−61258のパラジウム成膜後のパターン化を省くた
め、パラジウムの成膜から無電解メツキ法を使い、より
電極製造プロセスの簡素化ができる製造方法も考案され
た。
〔発明が解決しようとする課題1 しかしながら従来のワイヤーボンディング技術は、低コ
ストで集積回路をボンディングできるが脆い合金をつく
りやすいアルミニウムと金とを反応させてボンディング
するため、その反応条件を厳しく管理する必要があり、
ポンディング後外部から熱が加わると、接合部分に脆い
合金がつくられ、容易に剥離が起こるという信頼特性上
の課題を有した。
また従来のTAB技術は、パラジウム成膜後にパターン
化したり、感光性樹脂層を形成したままメツキするため
、金属塩の消費効率が悪い、さらにパターン化を省いた
プロセスは、光のためPタイプに接続したポンディング
パッド上にメツキがつかないという課題を有した。
本発明は以上の課題を解決するものでその目的は、ポン
ディングパッドに無電解メツキ膜を積層することで、ワ
イヤーボンディングの信頼性向上やパラジウムの消費を
効率よくし製造プロセスの簡素化ができる製造方法およ
び電極製造を提供することである。
〔課題を解決するための手段〕
本発明の電極構造は、半導体基板や絶縁体基板などの上
に積層した電極において、電極形成部分のアルミニウム
配線金属上へ選択的にパラジウム、拡散防止金属、金属
接合の可能な金属を順に積層する事を特徴とする。
また金属接合の可能な金属が金または錫であることを特
徴とする。
このアルミニウム配線金属上にパラジウム、拡散防止金
属および金属接合の可能な金属を順に積層する方法は、
選択的に積層可能な無電解メツキを用いる。まずパラジ
ウムは、アルミニウム配線金属の酸化膜のエツチングに
留め、絶縁物に吸着しないように、パラジウム塩を0.
1mg/I2から0. 1g/12とフッ化合物温度を
0℃から30℃の範囲で形成することが望ましい。
以上の範囲から外れると選択的な活性化ができなく、特
に濃度や温度が高くなるとアルミニウムのエツチング量
が増え、且つポンディングパッド以外の部分へメツキが
ついてパッド間が短絡し、半導体回路としての機能が得
られなくなる。なおフッ化合物の添加は酸化膜の除去を
目的とするため少量でよい、また拡散防止金属は、アル
ミニウムと金属接合の可能な金属との熱的な拡散を防ぐ
ことができ、電気抵抗も比較的小さいものがよく、公知
のリンの含有率が小さいニッケル・リン、ニッケル・は
、う素、リンの含有率が小さいコバルト・リン、コバル
ト・はう素など、が望ましい、またこの金属類をメツキ
した後、非酸化雰囲気で焼成すると、アルミニウム配線
金属との密着性が改善できる。また金属接合が可能な金
属は、金、銅、錫、インジウムまたははんだが望ましい
、特に金については、無電解厚付は金メツキ液によって
も形成でき、その場合、強アルカリ性のためメッキ面以
外は絶縁膜を厚く形成しその下のアルミニウムなどを腐
食させないようにすることが望ましい。
また本発明の電極構造の製造方法は、パラジウム、拡散
防止金属、金属接合の可能な金屑が、アルミニウム配線
金属間に120mV以下の電位差を生ずる環境で形成す
ることを特徴とする。この詳細なメカニズムは不明であ
るが、上記電位差が120mVより大きくなると、正の
電位がかかったパッドのみ拡散防止金属がメツキされな
い。
またパラジウム、拡散金属と金属接合可能な金属が、光
照射を制限した環境において積層することを特徴とする
。光がp−n接合部にあたると、その材料のバンドギャ
ップに起因する起電力がその両端にあられれ、120m
Vより大きくなると前記理由によりメツキできなくなる
また本発明の電極構造は、その表面粗さRaが0.03
μm以上0.9μm以下であることを特徴とする。電極
構造のRaが0.03μmより小さい、または0.90
umより大きいとボンディング強度が弱くなる。
また半導体基板の表面が電極形成予定部分を防いで、絶
縁物をおおうことが望ましい、半導体基板もパラジウム
溶液に処理すると置換反応によりパラジウムが少量吸着
する。そのため無電解メツキ処理すると電極形成予定部
分以外に余分なメツキがついてしまい、金属塩の消費効
率の悪化や、各電極間にメツキがつくとリークする可能
性がある。
[実 施 例] 次に、本発明の実施例を図面にもとづいて説明する。
(実施例1) 第1図の(a)〜(b)は、本発明の工程1111断面
図である。
第1図の(a)に示すように、l OOumxloou
mの接合予定部分の形成まで終了し、それ以外の部分は
約1umの絶縁膜例えば酸化シリコンにより被覆された
p−n接合を有するシリコン基板(1)をアルコールで
脱脂し、硫酸が主体の水溶液で約1000Aエツチング
し、10mg/βの塩化パラジウムと0.1%のフッ化
アンモニウムを含む10℃のパラジウム処理液に浸漬す
ることによりポンディングパッドであるアルミニウム層
(3)の上へパラジウム層(4)を置換メツキした。次
に第1図(b)に示すように、次の硫酸ニッケルと次亜
リン酸を使った下記の無電解メツキ浴で、p−n接合間
の電位差が120mV以下になるように光を制限しなが
ら、ニッケル・リン層(6)を2μmメツキした。
くメツキ組成〉 硫酸ニッケル     30 g/!2次亜燐酸ナトリ
ウム  lOg/I2 クエン酸3ナトリウム 10  g/12硫酸アンモニ
ウム   66  g/12くメツキ条件〉 p)I            5 温度         70 ℃ この後N8雰囲気中で150℃、20分の焼成を行なっ
た。
最後にNip表面を活性化した後市販の置換無電解金メ
ツキ液により金層(7)を0.1%mメツキして電極構
造を製造した。この電極構造表面粗さRaはタリサーク
で測定すると0.13umであった。
尚、ニッケル・リンメツキに関しては、2つ以上のパッ
ドへ強制的に外部電位を0か6200mVまでアルミニ
ウム層に加え、0■で2μmのメツキ条件において電位
差とメツキ膜厚との関係を調べた。その結果を第2図に
示す、このように+120mVより大きな電位差が加わ
るとメツキ膜厚に大きな影響を与えることがわかる。
(実施例2) 実施例1のニッケル・リン層(6)を硫酸ニッケルと水
素化はう素塩を使った下記の無電解メツキ浴によりニッ
ケル・はう素にかえた以外、実施例1と同様の方法によ
り電極構造を製造した。
くメツキ組成〉 硫酸ニッケル        30  g/2ジメチル
アミンボラザン    3 m l / Qクエン酸3
ナトリウム    lOg/I2コハク酸ナトリウム 
    20  g/I2酢酸ナトリウム      
 20  g/12メタノール         50
m1/βチオ尿素           2  ppm
くメツキ条件〉 pH6〜7 温度            70 ℃またこの電極構
造の表面粗さRaは0.2μmであった。
(実施例3) 実施例1のニッケル・リン層(6)を硫酸コバルトと次
亜燐酸塩を使った下記の無電解メツキ浴によりコバルト
・リンにかえた以外、実施例1と同様の方法により電極
構造を製造した。この電極構造の表面粗さRaは0.2
0μmであった。
くメツキ組成〉 硫酸コバルト      20 g/β次亜燐酸ナトリ
ウム   17 g/εクエン酸3ナトリウム  35
  g/I2はう酸        24  g/lI
くメツキ条件〉 pH8 温度          70 ℃ (実施例4) 実施例1の金層(7)を下記の無電解銅メツキ液で銅層
な1μmとその上に下記の無電解錫メツキ液で約ILL
mの錫層に変えた以外、実施例1と同様の方法により電
極構造を製造した。この電極構造のRaは0.3μmで
あった。
(無電解銅メツキ液組成〉 硫酸銅 5水和物       5 g/2エチレンジ
アミン四酢酸ナト  5  g/12リウム ホルムアルデヒド(37%)   5ml/ffシアン
化カリウム      10  PpmpH(NaOH
による)     12.5温度          
  60 ℃く無電解錫メツキ液組成〉 はうフッ化錫       0.1 a+ol/1チオ
尿素         0.5  axol/1温度 
           80 ℃(実施例5) 実施例1の焼成条件をN2中300℃、20分に変えた
以外、実施例1と同様の方法により電極構造を製造した
。この電極構造の表面粗さRaは、0.15μmであっ
た。
(実施例6) 実施例2の焼成条件なN2中300℃、20分に変えた
以外、実施例2と同様の方法により電極構造を製造した
。この電極構造の表面粗さRaは、0.20umであっ
た。
(実施例7) 実施例3の焼成条件なN2中300℃、20分に変えた
以外、実施例3と同様の方法により電極構造を製造した
。この電極構造の表面粗さRaは、0.25μmであっ
た。
(実施例8) 実施例4の焼成条件なN2中300℃、20分に変えた
以外、実施例4と同様の方法により電極構造を製造した
。この電極構造の表面粗さRaは、0.30μmであっ
た。
(実施例9) 実施例1のパラジウム処理液がO,1g/εの塩化パラ
ジウムとO,1%のフッ化アンモニウムを含むこと以外
、実施例1と同様の方法により電極構造を製造した。こ
の電極構造の表面粗さRaは、0.15μmであった。
(実施例10) 実施例1のパラジウム処理液温度が5℃であること以外
、実施例1と同様の方法により電極構造を製造した。こ
の電極構造の表面粗さRaは、0.20μmであった。
(実施例11) 実施例1のパラジウム処理液がO,1g/j2の塩化パ
ラジウムと0.1%のフッ化アンモニウムを含み、その
処理温度が10℃であること以外、実施例1と同様の方
法により電極構造を製造した。この電極構造の表面粗さ
Raは、0.25μmであった。
(実施例12) 実施例1の金層(7)の膜厚な0.2μmにし、焼成を
金メツキ後に変えた以外、実施例1と同様の方法により
電極構造を製造した。この電極の表面粗さRaは0.1
5μmであった。
(実施例13) 実施例2の金層(7)の膜厚を0.2LLmにし、焼成
を金メツキ後に変^だ以外、実施例2と同様の方法によ
り電極構造を製造した。この電極の表面粗さRaは0.
20umであった。
(実施例14) 実施例3の金層(7)の膜厚を0.2μmにし、焼成を
金メツキ後に変えた以外、実施例3と同様の方法により
電極構造を製造した。この電極の表面粗さRaは0.2
0μmであった。
(実施例15) 実施例4の焼成を錫メツキ後に変えた以外、実施例4と
同様の方法により電極構造を製造した。
この電極構造の表面粗さRaは0.30μmであつた・ (実施例16) 実施例1のニッケル・リン層(4)の膜厚を20μmに
かえた以外、実施例1と同様の方法により電極構造を製
造した。この電極構造の表面粗さRaは、0.65LL
mであった。
(実施例17) 実施例2のニッケル・ホウ素層を20μmメツキするこ
とにかえた以外、実施例1と同様の方法により電極構造
を製造した。この電極構造の表面粗さRaは、0.80
umであった。
(実施例18) 実施例3のコバルト・リン層の膜厚を20LLmにかえ
た以外、実施例3と同様の方法により電極構造を製造し
た。この電極構造の表面粗さRaは、0.70umであ
った。
(実施例19) 実施例4のコバルト・リン層の膜厚を20μmにかえた
以外、実施例4と同様の方法により電極構造を製造した
。この電極構造の表面粗さRaは、0.80μmであっ
た。
(実施例20) 実施例1の金層(7)を溶融錫鉛はんだ11へ浸漬する
ことによりはんだ槽を成膜することにかえた以外、実施
例1と同様の方法により電極構造を製造した。
この電極構造の表面粗さはRaは、0.70LLmであ
った。
(実施例21) 実施例2の金層(7)を溶融錫鉛はんだ槽へ浸漬するこ
とによりはんだ槽を成膜することにかえた以外、実施例
2と同様の方法により電極構造を製造する。
この電極構造の表面粗さRaは、0.90μmであった
(実施例22) 実施例3の金層(7)を溶融錫鉛はんだ槽へ浸漬するこ
とによりはんだ槽を成膜することにかえた以外、実施例
3と同様の方法により電極構造を製造した。
この電極構造の表面粗さRaは、0.70μmであった
(実施例23) 実施例4の金層(7)を溶融錫鉛はんだ槽へ浸漬するこ
とによりはんだ槽を成膜することにかえた以外、実施例
4と同様の方法により電極構造を製造する。
この電極構造の表面粗さRaは、0.90μmであった
(実施例24) 実施例1の金層(7)を、還元型厚付は金メツキ液と、
絶縁膜な約6μm以上形成することにより約20μmメ
ツキすることにかえた以外、実施例1と同様の方法によ
り電極構造を製造した。
この電極構造の表面粗さRaは、0.80μmであった
(実施例25) 実施例2の金層(7)を、還元型厚付は金メツキ液と、
絶縁膜な約6LLm以上形成することにより約20μm
メツキすることにかえた以外、実施例2と同様の方法に
より電極構造を製造した。
この電極構造の表面粗さRaは、0.85μmであった
(実施例26) 実施例3の金層(7)を、還元型厚付は金メツキ液と、
絶縁膜を約6μm以上形成することにより約20μmメ
ツキすることにかえた以外、実施例3と同様の方法によ
り電極構造を製造した。
この電極構造の表面粗さRaは、0.80μmであった
(実施例27) 実施例4の金層(7)を、還元型厚付は金メツキ液と、
絶縁膜を約6μm以上形成することにより約20μmメ
ツキすることにかえた以外、実施例4と同様の方法によ
り電極構造を製造した。
この電極構造の表面粗さRaは、0.70μmであった
(比較例1) ポンディングパッドの形成まで終了したp−n接合を有
するアルミニウム層を形成した半導体基板(1)上へ金
ワイヤーで、公知の方法によりワイヤーボンディングし
た。
(比較例2) 実施例1のエツチング量を増やして表面を粗した以外、
実施例1と同様の方法により電極構造を製造した。この
電極構造の表面粗さRaをタリサーフで測ると1.10
μmであった。
(比較例3) 実施例1のニッケル・リン層(6)をp−n接合間の電
位差が200mVより大きくなるように光をあてて形成
した以外実施例1と同様の方法で電極構造を製造した。
(比較例4) 実施例1のパラジウム処理液が0.2g/I2の塩化パ
ラジウムとO,1%のフッ化アンモニウムを含み、その
処理温度が40℃であること以外、実施例1と同様の方
法により電極構造を製造した。
以上実施例1から15と比較例1か64の方法により製
造した電極構造を金ワイヤーにより公知のワイヤーボン
ディング法でリード配線回路へ接続した。このボンディ
ング強度は、ボンディング直後および150℃、200
0時間後にワイヤーを引っ張ることで、ボンディング部
分から剥がれたものを不良として調べた。またボンディ
ング品の耐環境性は、85℃、85%、1000時間の
試験条件により調査した。その結果、第1表のように本
実施例のバンプは比較例に比べてボンディング品質が良
好であった。
またメツキの均一性は、実施例1から15は10%以内
のばらつきであったが、比較例3はメツキの付かないパ
ッドが認められたが、比較例4はポンディングパッド間
にメツキがつき、リーク状態になった。
第1表 また実施例16、 l 7. 18. 19. 24、 5.26.27の方法により製造した電極構造付き半導
体は金メツキしたリードパターンへ500℃、2秒の熱
圧着によりボンディングした。そしてボンディング直後
および150℃、2000時間後にボンディング強度を
リードを引っ張ることで、ボンディング部分から剥がれ
たものを不良として調べた。またボンディング品の耐環
境性は、85℃、85%、1000時間の試験条件によ
り調査した。その結果、第2表のように本実施例の電極
構造はボンディング品質が良好で、従来の技術のような
複雑なプロセスを使わず、電極構造をつくることができ
た。
第2表 尚、本実施例のメツキ液は市販のものでもよく種類や膜
厚が異なっていても、本発明の効果は変わらない。特に
市販のパラジウム液では、ワールドメタル社製AT−1
00のパラジウム濃度な0、l m g / !2から
0.1g/I2に調整すれば使用できる。
またシリコン基板がガリウム・ひ素基板などにかわって
も、本発明の効果は変わらない。
また溶融はんだはインジウムやそれらの合金でもよい。
[発明の効果] 以上述べたように本発明の電極構造およびその製造方法
は、ワイヤーボンディングの信頼性の向上とTABにお
いて製造プロセスの簡素化ができるという効果を有する
【図面の簡単な説明】
第1図は、本実施例の工程断面図である。 第2図は、外部電圧とメツキ膜厚との関係図である。 ・n−シリコン基板 ・絶縁保護層 ・アルミニウム層 ・パラジウム眉 ・p−拡散層 ・ニッケル・リン層 ・金層 以上 (a)

Claims (7)

    【特許請求の範囲】
  1. (1)半導体基板や絶縁体基板などの上に積層した突起
    (バンク)または電極において、電極形成部分のアルミ
    ニウム配線金属上へ選択的にパラジウム、拡散防止金属
    、金属接合の可能な金属を順に積層する事を特徴とする
    電極構造。
  2. (2)金属接合の可能な金属を金で形成することを特徴
    とする請求項1記載の電極構造。
  3. (3)金属接合の可能な金属を錫で形成することを特徴
    とする請求項1記載の電極構造。
  4. (4)請求項1記載のパラジウム、拡散防止金属、金属
    接合の可能な金属をアルミニウム配線金属間に120m
    V以下の電位差が生ずる環境で形成することを特徴とす
    る電極構造の製造方法。
  5. (5)請求項1記載のパラジウム、拡散防止金属、金属
    接合の可能な金属を、光が制限された環境で形成するこ
    とを特徴とする電極構造の製造方法。
  6. (6)電極表面粗さRaを0.03μm以上0.9μm
    以下にすることを特徴とする請求項1記載の電極構造。
  7. (7)請求項1記載の半導体基板が、パラジウム、拡散
    防止金属および金属接合の可能な金属を積層する際、電
    極形成部分のアルミニウム配線金属を除き、絶縁物に依
    りおおわれていることを特徴とする電極構造の製造方法
JP2051393A 1989-03-28 1990-03-02 電極構造およびその製造方法 Pending JPH03155637A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2051393A JPH03155637A (ja) 1989-03-28 1990-03-02 電極構造およびその製造方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP1-76120 1989-03-28
JP7612089 1989-03-28
JP1-85926 1989-04-05
JP1-185376 1989-07-18
JP18537689 1989-07-18
JP1-219791 1989-08-25
JP2051393A JPH03155637A (ja) 1989-03-28 1990-03-02 電極構造およびその製造方法

Publications (1)

Publication Number Publication Date
JPH03155637A true JPH03155637A (ja) 1991-07-03

Family

ID=27294301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2051393A Pending JPH03155637A (ja) 1989-03-28 1990-03-02 電極構造およびその製造方法

Country Status (1)

Country Link
JP (1) JPH03155637A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019163484A1 (ja) * 2018-02-22 2019-08-29 三菱電機株式会社 半導体素子及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019163484A1 (ja) * 2018-02-22 2019-08-29 三菱電機株式会社 半導体素子及びその製造方法
CN111742395A (zh) * 2018-02-22 2020-10-02 三菱电机株式会社 半导体元件及其制造方法
JPWO2019163484A1 (ja) * 2018-02-22 2020-10-08 三菱電機株式会社 半導体素子及びその製造方法

Similar Documents

Publication Publication Date Title
US3761309A (en) Ctor components into housings method of producing soft solderable contacts for installing semicondu
US4935312A (en) Film carrier having tin and indium plated layers
US4182781A (en) Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating
US5583073A (en) Method for producing electroless barrier layer and solder bump on chip
JP3062086B2 (ja) Icパッケージ
US5527734A (en) Method of manufacturing a semiconductor device by forming pyramid shaped bumps using a stabilizer
WO2015083662A1 (ja) アルミニウム材の表面へのニッケル層の形成方法及びその形成方法を用いて得られる半導体ウエハ基板
JP3156417B2 (ja) 半導体素子の電極形成方法
KR100392498B1 (ko) 무전해도금법을 이용한 전도성 폴리머 플립칩 접속용 범프 형성방법
TW444253B (en) Semiconductor device and method of producing the same
JP3274381B2 (ja) 半導体装置の突起電極形成方法
JPH03155637A (ja) 電極構造およびその製造方法
JPS63305532A (ja) バンプの形成方法
JPH02276249A (ja) 半導体回路バンプの製造方法
JPH0350735A (ja) バンプの製造方法およびその表面実装方法
JP3757539B2 (ja) 半導体装置用ステム
JP2972209B2 (ja) 金めっきされた電子装置
JPH0969524A (ja) アルミニウム電極上へのニッケルめっき法
JP3244102B2 (ja) Icパッケージ
JPH04318935A (ja) 電極およびその製造方法およびその接続方法
JPH11140658A (ja) 半導体搭載用基板とその製造方法
JPH02296336A (ja) 半導体回路バンプの製造方法
JPH04146624A (ja) 半導体装置の電極の製造方法
JP3242827B2 (ja) 半導体装置の製造方法
JP2839513B2 (ja) バンプの形成方法