JPH02296336A - 半導体回路バンプの製造方法 - Google Patents
半導体回路バンプの製造方法Info
- Publication number
- JPH02296336A JPH02296336A JP1116909A JP11690989A JPH02296336A JP H02296336 A JPH02296336 A JP H02296336A JP 1116909 A JP1116909 A JP 1116909A JP 11690989 A JP11690989 A JP 11690989A JP H02296336 A JPH02296336 A JP H02296336A
- Authority
- JP
- Japan
- Prior art keywords
- nickel
- palladium
- solder
- metal
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Other Surface Treatments For Metallic Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、半導体集積回路の外部端子である半導体回路
バンプの製造方法に関する。
バンプの製造方法に関する。
［従来の技術］
半導体集積回路の製造において、回路のポンディングパ
ッドに電気的な接続を与えるため各種技術が従来開発さ
れた。例えば、フリップチップボンディングやＴＡＢな
どのようにポンディングパッド上に突起した金属バンプ
を形成し、直接回路パターンやパターン化されたテープ
キャリアーへ熱圧着する方法や、回路チップにバンプを
加工したリードフレームをボンディングする方法がある
。
ッドに電気的な接続を与えるため各種技術が従来開発さ
れた。例えば、フリップチップボンディングやＴＡＢな
どのようにポンディングパッド上に突起した金属バンプ
を形成し、直接回路パターンやパターン化されたテープ
キャリアーへ熱圧着する方法や、回路チップにバンプを
加工したリードフレームをボンディングする方法がある
。
また従来はんだなど低融点金属を使った金属バンプは、
金属拡散防止金属と金をスパッタリング法などにより成
膜して導電化処理を行ない、次にポンディングパッド予
定領域部分なパターン化した後、はんだなどの電解メッ
キ浴によりはんだなどを厚付けする方法が知られている
。
金属拡散防止金属と金をスパッタリング法などにより成
膜して導電化処理を行ない、次にポンディングパッド予
定領域部分なパターン化した後、はんだなどの電解メッ
キ浴によりはんだなどを厚付けする方法が知られている
。
しかしこのような従来の技術では、半導体集積回路の表
面すべてを導電化処理する成膜プロセスが必要であり、
さらにポンディングパッド予定部域をパターン化する必
要があるため、半導体集積回路製造プロセスが長くなり
、製造コストが低減できないという課題がある。そこで
プロセスを簡素化するため、選択的なメタライズができ
る無電解ニッケル系メッキ法とはんだ超音波浸漬法を併
用したはんだバンプの製造方法が知られている。
面すべてを導電化処理する成膜プロセスが必要であり、
さらにポンディングパッド予定部域をパターン化する必
要があるため、半導体集積回路製造プロセスが長くなり
、製造コストが低減できないという課題がある。そこで
プロセスを簡素化するため、選択的なメタライズができ
る無電解ニッケル系メッキ法とはんだ超音波浸漬法を併
用したはんだバンプの製造方法が知られている。
（発明が解決しようとする課題１
しかしながらニッケル合金の表面酸化膜を超音波により
破壊しながらはんだを積層する従来の技術では、その酸
化膜が比較的強固なため、はんだの積層旨さがばらつき
、フリップデツプボンデインクができないという課題が
ある。
破壊しながらはんだを積層する従来の技術では、その酸
化膜が比較的強固なため、はんだの積層旨さがばらつき
、フリップデツプボンデインクができないという課題が
ある。
本発明は以上の課題を解決するものでその目的は、はん
だの積層高さを均一にしてボンディング不良を発生させ
ない半導体回路バンプの製造方法を提供することである
。
だの積層高さを均一にしてボンディング不良を発生させ
ない半導体回路バンプの製造方法を提供することである
。
〔課題を解決するだめの手段１
本発明の半導体回路バンプの製造方法は、半導体集積回
路の配線金属上へ選択的にパラジウム、ニッケル系合金
を順に積層した外部端子において、その上へ金と融点が
３５０℃以下の金属を積層することを特徴とする。
路の配線金属上へ選択的にパラジウム、ニッケル系合金
を順に積層した外部端子において、その上へ金と融点が
３５０℃以下の金属を積層することを特徴とする。
またその製造方法は、ニッケル系合金を無電解ニッケル
・リンメッキ液または無電解ニッケルほう素メッキ液に
より成膜することを特徴とする。
・リンメッキ液または無電解ニッケルほう素メッキ液に
より成膜することを特徴とする。
またその製造方法は、金を無電解メッキ法により成膜す
ることを特徴とする。
ることを特徴とする。
またその製造方法は、融点が３５０℃以下の金属を溶融
浴に浸漬することにより積層することを特徴とする。
浴に浸漬することにより積層することを特徴とする。
またその製造方法は、融点が３５０℃以下の金属を溶融
浴中で超音波を照射することにより積層することを特徴
とする。
浴中で超音波を照射することにより積層することを特徴
とする。
本発明で用いる金は、酸化膜を形成しにくいｔ：め、？
８融浴から均一に融点が３５０℃Ｕ、下の金属を積層で
きる動きがある。
８融浴から均一に融点が３５０℃Ｕ、下の金属を積層で
きる動きがある。
また金の上に積層する金属の融点は３５０℃以下が望ま
しい。３５０℃よりも高温の金属を使うと、ハンプを形
成するための溶融浴浸漬時に半導体自身が破壊されると
いう問題がある。
しい。３５０℃よりも高温の金属を使うと、ハンプを形
成するための溶融浴浸漬時に半導体自身が破壊されると
いう問題がある。
［実 施 例１
次に、本発明の実施例を図面にもとすいて説明する。
（実施例１）
第１図の（ａ）〜（ｃ）は、本実施例の工程順断面図で
ある。
ある。
第１図の（ａ）に示すように、ポンディングパッドの形
成まで終了した半導体基板（１）を塩化パラジウムが主
成分の処理液に浸漬することによりポンディングパッド
であるアルミニウム層（２）の上へパラジウム層（４）
を成膜する。次に第１図（１〕）に示すように、ｒａ酸
ニッケルと次亜リン酸を使った無電解メッキ浴でニッケ
ル・リン層（５）を２μｍメッキする。次に第１図（ｂ
）に示すように、市販の無電解金メッキ液により金層（
６）をＱ、１．ｇｍメッキする。最後に第１図（Ｃ）に
示すように、３２０℃に加熱されたはんだン谷（′錫
１ｗｔ％、６’９：９７．５ｗｔ％、銀 １．．５ｗｔ
％）、２９０℃に加熱された（まんだン谷（６８：１０
ｗｔ％、＆９ ： ８８ ｗ ｔ％、１艮２ｗｔ％）、
２２０℃（こ加熱されたけんだ浴（錫 ６３ｗｔ％、鉛
３７ｗｔ％）の順に浸してはんだ層（７）を積層して
バンプを製造する。
成まで終了した半導体基板（１）を塩化パラジウムが主
成分の処理液に浸漬することによりポンディングパッド
であるアルミニウム層（２）の上へパラジウム層（４）
を成膜する。次に第１図（１〕）に示すように、ｒａ酸
ニッケルと次亜リン酸を使った無電解メッキ浴でニッケ
ル・リン層（５）を２μｍメッキする。次に第１図（ｂ
）に示すように、市販の無電解金メッキ液により金層（
６）をＱ、１．ｇｍメッキする。最後に第１図（Ｃ）に
示すように、３２０℃に加熱されたはんだン谷（′錫
１ｗｔ％、６’９：９７．５ｗｔ％、銀 １．．５ｗｔ
％）、２９０℃に加熱された（まんだン谷（６８：１０
ｗｔ％、＆９ ： ８８ ｗ ｔ％、１艮２ｗｔ％）、
２２０℃（こ加熱されたけんだ浴（錫 ６３ｗｔ％、鉛
３７ｗｔ％）の順に浸してはんだ層（７）を積層して
バンプを製造する。
（実施例２）
実施例１のニッケル・リン層（５）をニッケル塩と水素
化ほう素層を使った無電解メッキ浴によりニッケル・ほ
う素にかえた以外、実施例１と同様の方法によりバンプ
を製造する。
化ほう素層を使った無電解メッキ浴によりニッケル・ほ
う素にかえた以外、実施例１と同様の方法によりバンプ
を製造する。
（比較例）
第２図の（ａ）〜（ｂ）は、従来の技ｆ！ｉの工程順断
面図である。
面図である。
第２図（ａ）に示すように、実施例１と同様にニッケル
・リン層（５）まで成膜する。最後に第２図（ｂ）に示
すように、実施例１と同様の方法にＪ：りはんだ層（７
）を積層してバンプな製造する。
・リン層（５）まで成膜する。最後に第２図（ｂ）に示
すように、実施例１と同様の方法にＪ：りはんだ層（７
）を積層してバンプな製造する。
以上、実施例１．２と比較例の方法により製造したハン
グ（−１き半導体を金メッキしたリードバタンへ熱圧着
によりボンディングし、密着強度、接触抵抗、耐環境性
などの品質を調べた。その結果、本実施例のバンプは比
較例に比べてポンディング品質が良好である。
グ（−１き半導体を金メッキしたリードバタンへ熱圧着
によりボンディングし、密着強度、接触抵抗、耐環境性
などの品質を調べた。その結果、本実施例のバンプは比
較例に比べてポンディング品質が良好である。
尚、ニッケル・リン層（５）と金層（６）の膜厚は、本
実施例に示した値から外れても効果は変わりがない。
実施例に示した値から外れても効果は変わりがない。
［発明の効果１
以」二連へたように本発明の半導体回路バンプの製造方
法は、はんだなどの積層高さを均一にすることによって
、ポンディング品質を良好にする効果が有る。
法は、はんだなどの積層高さを均一にすることによって
、ポンディング品質を良好にする効果が有る。
シリコン半導体基板
２・・・アルミニウム層
３ ・・二酸化けい素層
４ ・・パラジウム層
５・ ・ニッケル・リン層
６・ ・金層
７・・・はんだ層
以 」二
出願人 セイコーエプソン株式会社
Claims (6)
- （１）半導体集積回路の配線金属上へ選択的にパラジウ
ム、ニッケル系合金を順に積層した外部端子において、
その上へ金と融点が３５０℃以下の金属を積層すること
を特徴とする半導体回路バンプの製造方法。 - （２）半導体集積回路の配線金属上へ選択的にパラジウ
ム、ニッケル系合金を順に積層した外部端子において、
ニッケル系合金を無電解ニッケル・リンメッキ液により
成膜することを特徴とする請求項１記載の半導体回路バ
ンプの製造方法。 - （３）半導体集積回路の配線金属上へ選択的にパラジウ
ム、ニッケル系合金を順に積層した外部端子において、
ニッケル系合金を無電解ニッケル・ほう素メッキ液によ
り成膜することを特徴とする請求項１記載の半導体回路
バンプの製造方法。 - （４）半導体集積回路の配線金属上へ選択的にパラジウ
ム、ニッケル系合金を順に積層した外部端子において、
金を無電解メッキ法により成膜することを特徴とする請
求項１または請求項２または請求項３記載の半導体回路
バンプの製造方法。 - （５）半導体集積回路の配線金属上へ選択的にパラジウ
ム、ニッケル系合金を順に積層した外部端子において、
融点が３５０℃以下の金属の溶融浴に浸付することによ
り積層することを特徴とする請求項１または請求項２ま
たは請求項３または請求項４記載の半導体回路バンプの
製造方法。 - （６）半導体集積回路の配線金属上へ選択的にパラジウ
ム、ニッケル系合金を順に積層した外部端子において、
少なくとも３回以上融点が３５０℃以下の金属を、融点
の高い金属から順に重ねて積層することを特徴とする請
求項１または請求項２または請求項３または請求項４ま
たは請求項５記載の半導体回路バンプの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116909A JPH02296336A (ja) | 1989-05-10 | 1989-05-10 | 半導体回路バンプの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116909A JPH02296336A (ja) | 1989-05-10 | 1989-05-10 | 半導体回路バンプの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02296336A true JPH02296336A (ja) | 1990-12-06 |
Family
ID=14698648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1116909A Pending JPH02296336A (ja) | 1989-05-10 | 1989-05-10 | 半導体回路バンプの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02296336A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455195A (en) * | 1994-05-06 | 1995-10-03 | Texas Instruments Incorporated | Method for obtaining metallurgical stability in integrated circuit conductive bonds |
| EP0869548A1 (en) * | 1997-03-31 | 1998-10-07 | Nec Corporation | Resin-sealed wireless bonded semiconductor device |
| EP1006576A1 (en) * | 1998-11-30 | 2000-06-07 | Sharp Kabushiki Kaisha | Semiconductor device |
| US7732935B2 (en) | 2004-08-12 | 2010-06-08 | Ricoh Company, Ltd. | Wiring board, electronic circuit board, electronic apparatus and manufacturing method of electronic circuit board |
-
1989
- 1989-05-10 JP JP1116909A patent/JPH02296336A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455195A (en) * | 1994-05-06 | 1995-10-03 | Texas Instruments Incorporated | Method for obtaining metallurgical stability in integrated circuit conductive bonds |
| EP0869548A1 (en) * | 1997-03-31 | 1998-10-07 | Nec Corporation | Resin-sealed wireless bonded semiconductor device |
| EP1006576A1 (en) * | 1998-11-30 | 2000-06-07 | Sharp Kabushiki Kaisha | Semiconductor device |
| US7732935B2 (en) | 2004-08-12 | 2010-06-08 | Ricoh Company, Ltd. | Wiring board, electronic circuit board, electronic apparatus and manufacturing method of electronic circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5583073A (en) | Method for producing electroless barrier layer and solder bump on chip | |
| KR100375460B1 (ko) | 전기 접속용 도전 패드를 형성하기 위한 방법 및 형성된 도전 패드 | |
| US4970571A (en) | Bump and method of manufacturing the same | |
| US4935312A (en) | Film carrier having tin and indium plated layers | |
| US5755859A (en) | Cobalt-tin alloys and their applications for devices, chip interconnections and packaging | |
| US3761309A (en) | Ctor components into housings method of producing soft solderable contacts for installing semicondu | |
| US6028011A (en) | Method of forming electric pad of semiconductor device and method of forming solder bump | |
| KR100373085B1 (ko) | 플립-칩-어셈블리용땜납펌프및그제조방법 | |
| TW200849428A (en) | Under bump metallurgy structure and die structure using the same and method of manufacturing die structure | |
| US5527734A (en) | Method of manufacturing a semiconductor device by forming pyramid shaped bumps using a stabilizer | |
| TW526282B (en) | Laminated structure for electronic equipment and method of electroless gold plating | |
| US5795619A (en) | Solder bump fabricated method incorporate with electroless deposit and dip solder | |
| JPH10287994A (ja) | ボンディング部のメッキ構造 | |
| JP3297177B2 (ja) | 半導体装置の製造方法 | |
| JPH06232136A (ja) | 半導体素子の電極形成方法 | |
| JPH02296336A (ja) | 半導体回路バンプの製造方法 | |
| JPH02276249A (ja) | 半導体回路バンプの製造方法 | |
| JP2000012605A (ja) | 半導体チップの電極部の形成方法 | |
| JPS6331138A (ja) | 半導体装置の製造方法 | |
| JPH10163404A (ja) | Ｂｇａ用入出力端子 | |
| JPS5826175B2 (ja) | 半導体装置の製造方法 | |
| JPH0590761A (ja) | 配線基板の製造方法 | |
| JP3846948B2 (ja) | ベアチップ実装部品 | |
| JPH03200343A (ja) | 半田バンプの形成方法 | |
| JPH06140733A (ja) | 回路基板及びその製造方法 |