JPH03156793A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH03156793A JPH03156793A JP1296836A JP29683689A JPH03156793A JP H03156793 A JPH03156793 A JP H03156793A JP 1296836 A JP1296836 A JP 1296836A JP 29683689 A JP29683689 A JP 29683689A JP H03156793 A JPH03156793 A JP H03156793A
- Authority
- JP
- Japan
- Prior art keywords
- line
- semiconductor memory
- input signal
- test mode
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体記憶装置、特にそのテスト時（以下テ
ストモードと呼ぶ）に関するものである。
ストモードと呼ぶ）に関するものである。
第４図は従来の半導体記憶装置のエフ０線プリチヤージ
回路の回路図、第６図は第４図における各入力信号’ｈ
Ａｌ ４ｙ＃及びＩ／Ｏ線、Ｉｌｏ線の電圧波形図であ
る。
回路の回路図、第６図は第４図における各入力信号’ｈ
Ａｌ ４ｙ＃及びＩ／Ｏ線、Ｉｌｏ線の電圧波形図であ
る。
次に動作について説明する０読み時し動作時において、
まず入力信号Ａが％７．ｏｗ Ｉ （以下りと記す）か
ら４Ｈ１ｇｈ”（以下Ｈと記す）になり、トランジスタ
（１）をＯＮして、Ｉ／Ｏ線及びＩ／Ｏ線をマａｏ −
Ｖｔｈ （電源電圧−トランジスタ（１）のしきい値電
圧）にプリチャージする。このプリチャージ能力は通常
動作時（以下ノーマルモードと呼ぶ）とテストモードと
では変わらない０その後、入力信号！がＬからＨとなり
、センスアンプで増幅されたｂ口線及びｂｉｔ線の電位
がそれぞれＩ／Ｏ．１１１１及びＩ／Ｏ線に伝わり、Ｉ
／Ｏ線とＩｌｏ線に電位差が生ずる。そして、プリアン
プが動きだす時間Ｔての電位差はΔＶとなり、このΔＶ
はノーマルモードとテストモードでは変わらない。
まず入力信号Ａが％７．ｏｗ Ｉ （以下りと記す）か
ら４Ｈ１ｇｈ”（以下Ｈと記す）になり、トランジスタ
（１）をＯＮして、Ｉ／Ｏ線及びＩ／Ｏ線をマａｏ −
Ｖｔｈ （電源電圧−トランジスタ（１）のしきい値電
圧）にプリチャージする。このプリチャージ能力は通常
動作時（以下ノーマルモードと呼ぶ）とテストモードと
では変わらない０その後、入力信号！がＬからＨとなり
、センスアンプで増幅されたｂ口線及びｂｉｔ線の電位
がそれぞれＩ／Ｏ．１１１１及びＩ／Ｏ線に伝わり、Ｉ
／Ｏ線とＩｌｏ線に電位差が生ずる。そして、プリアン
プが動きだす時間Ｔての電位差はΔＶとなり、このΔＶ
はノーマルモードとテストモードでは変わらない。
従来の半導体記憶装置は以上のように構成されていたの
で、ノーマルモードとテストモードではＩｌｏ 線、Ｉ
ｌｏ線の電位差△Ｖに差が見られないので、テストモー
ドにおいてマージナルなプリアンプを持つ半導体記憶装
置を選別することができないという問題点があつ九。
で、ノーマルモードとテストモードではＩｌｏ 線、Ｉ
ｌｏ線の電位差△Ｖに差が見られないので、テストモー
ドにおいてマージナルなプリアンプを持つ半導体記憶装
置を選別することができないという問題点があつ九。
この発明は上記のような問題点を解消するためになされ
たもので、テストモード時にマーシナ〜なプリアンプを
持つ半導体記憶装置を選別することを目的とする。
たもので、テストモード時にマーシナ〜なプリアンプを
持つ半導体記憶装置を選別することを目的とする。
この発明に係る半導体記憶装置は、テストモード時にお
いてＩ１０線、Ｉ／Ｏ線をプリチャージする能力を高く
するようにしたものである。
いてＩ１０線、Ｉ／Ｏ線をプリチャージする能力を高く
するようにしたものである。
この発明における半導体記憶装置のＩ／Ｏ線。
Ｉ／Ｏ線プリチャージ回路は、テストモードによりプリ
アンプに厳しいテストが行なわれ、マージナルなプリア
ンプを持つ半導体記憶装置を選別できる０ 〔実施例〕 以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例である半導体記憶装置のＩ／Ｏ
線プリチャージ回路の回路図である。
アンプに厳しいテストが行なわれ、マージナルなプリア
ンプを持つ半導体記憶装置を選別できる０ 〔実施例〕 以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例である半導体記憶装置のＩ／Ｏ
線プリチャージ回路の回路図である。
図において、（１）はノーマルモード時、テストモード
時にＩ／Ｏ，５ＩｔＩ１０線をプリチャージするトラン
ジスタ、（２）はｂｉｔ Ｉｓ、 ｔｅｌｓ線の電位を
それぞれＩ／Ｏ線、Ｉ１０線に伝えるＩ１０ゲートトラ
ンジスタ、（３）はテストモード時のみにＩ１０線＊ｘ
１０１ａをプリチャージするトランジスタである。
時にＩ／Ｏ，５ＩｔＩ１０線をプリチャージするトラン
ジスタ、（２）はｂｉｔ Ｉｓ、 ｔｅｌｓ線の電位を
それぞれＩ／Ｏ線、Ｉ１０線に伝えるＩ１０ゲートトラ
ンジスタ、（３）はテストモード時のみにＩ１０線＊ｘ
１０１ａをプリチャージするトランジスタである。
第２図は第１図におけるノーマルモード時の入力信号％
Ａ夕％２Ｂ＄４ｙ＃及びＩ／Ｏ線、Ｉ／Ｏ＃！の電圧波
形図である。
Ａ夕％２Ｂ＄４ｙ＃及びＩ／Ｏ線、Ｉ／Ｏ＃！の電圧波
形図である。
第３図は第１図におけるテストモード時の入力信号％）
、Ｉ ％Ｔｚｌ ％ｙＮ及びＩ／Ｏ破、Ｉ１０線の電圧
波形図である。
、Ｉ ％Ｔｚｌ ％ｙＮ及びＩ／Ｏ破、Ｉ１０線の電圧
波形図である。
次に動作について説明する。
初めに、ノーマルモード時の読み出し動作について説明
する。
する。
入力信号ムがＬからＨになりトランジスタ（１）が’０
Ｎｔ（、、ｘ７ｏ線及びＩ／ＯＩＩＩＡをＴｃｏ −ｖ
ｔｈにプリチャージする。その後、入力信号ｒがＬから
Ｒとなりトランジスタ（２）が％□ Ｎヶし、センスア
ンプで増幅されたｂｉｔ線及び１）ｉｔ ！ｉ＆の電位
が、それぞれＩ１０線及びｘｙｏ線に伝わりＩ／Ｏ線と
Ｉ／Ｏ線に電位差が生ずる。そしてプリアンプが動きだ
−ｔ−時間Ｔでの電位差はΔｖｎとなる。
Ｎｔ（、、ｘ７ｏ線及びＩ／ＯＩＩＩＡをＴｃｏ −ｖ
ｔｈにプリチャージする。その後、入力信号ｒがＬから
Ｒとなりトランジスタ（２）が％□ Ｎヶし、センスア
ンプで増幅されたｂｉｔ線及び１）ｉｔ ！ｉ＆の電位
が、それぞれＩ１０線及びｘｙｏ線に伝わりＩ／Ｏ線と
Ｉ／Ｏ線に電位差が生ずる。そしてプリアンプが動きだ
−ｔ−時間Ｔでの電位差はΔｖｎとなる。
次に、テストモード時の読み出し動作について説明する
。テストモードでは入力信号Ａと同時に入力信号ＴＮも
ＬからＨになる（この時の入力信号でｌは、外部テスト
モードビンへの電圧印加、または、タイ之ング制御によ
って発生する）０そして、トランジスタ（ｔ） ｔ （
２）が０ＮＬＩ／１１１及びＩ／Ｏ＠を”０Ｏ−７ｔｈ
にプリチャージする。この時のプリチャージ能力はノー
マルモードと比べて、トランジスタ（３）がＯＮしてい
るので高くなっている。その後、入力信号τが乙からＥ
となり、トランジスタ（２）がＯＮし、センスアンプで
増幅されたｂｉｔ ｆｌ及びｂｉｔ＋ｌｉの電位がそれ
ぞれＩ／Ｏ＃Ｉ及びＩ／Ｏ線に伝わり、Ｉ／Ｏ線とｘｙ
ｏ線に電位差が生ずる。そして、プリアンプが動きだす
時間Ｔでの電位差はΔＶτとなる。ΔＶ！はノーマルモ
ード時のΔｖｎと比べると、プリアンプの能力が高いの
で小さくなっている。
。テストモードでは入力信号Ａと同時に入力信号ＴＮも
ＬからＨになる（この時の入力信号でｌは、外部テスト
モードビンへの電圧印加、または、タイ之ング制御によ
って発生する）０そして、トランジスタ（ｔ） ｔ （
２）が０ＮＬＩ／１１１及びＩ／Ｏ＠を”０Ｏ−７ｔｈ
にプリチャージする。この時のプリチャージ能力はノー
マルモードと比べて、トランジスタ（３）がＯＮしてい
るので高くなっている。その後、入力信号τが乙からＥ
となり、トランジスタ（２）がＯＮし、センスアンプで
増幅されたｂｉｔ ｆｌ及びｂｉｔ＋ｌｉの電位がそれ
ぞれＩ／Ｏ＃Ｉ及びＩ／Ｏ線に伝わり、Ｉ／Ｏ線とｘｙ
ｏ線に電位差が生ずる。そして、プリアンプが動きだす
時間Ｔでの電位差はΔＶτとなる。ΔＶ！はノーマルモ
ード時のΔｖｎと比べると、プリアンプの能力が高いの
で小さくなっている。
以上のように、プリアンプが動作する時のＸ７０線ｘｙ
ｏ 線の電位差が、ノーマルモード時よシナストモー
ド時の方が小さいために、プリアンプに厳しいテストが
行なえる。
ｏ 線の電位差が、ノーマルモード時よシナストモー
ド時の方が小さいために、プリアンプに厳しいテストが
行なえる。
以上のようにこの発明によれば、工ｙｏ Ｍ をＩ／Ｏ
線のプリチャージ能力を７−マμモードに比ベテストモ
ードにおいて高くすることによって、プリアンプに厳し
いテストが行なえ、マージナルなプリアンプを持つ半導
体記憶装置を選別できる。
線のプリチャージ能力を７−マμモードに比ベテストモ
ードにおいて高くすることによって、プリアンプに厳し
いテストが行なえ、マージナルなプリアンプを持つ半導
体記憶装置を選別できる。
第１図はこの発明の一実施例による半導体記憶装置のＩ
１０線プリチャージ回路の回路図、第２図は第１図の入
力信号ゞＡ′ ゞＴｌｌ１′令！夕及びＩ／Ｏ線、Ｉ／
Ｏ線のノーマルモード時の波形図、第３図は第１図の入
力信号％ＡＩ ％１１ 令Ｙ′及びＩ／Ｏ線、Ｉ／Ｏ
線のテストモード時の波形図、第４図は従来の半導体記
憶装置のＩ／Ｏ 線プリチャージ回路の回路図、第５図
は第４図の入力信号ＳＡ＃１！夛 及びＩ／Ｏ線、
エフｏ線の波形図である。 図において、（１）〜（３）はトランジスタを示す。 なお、図中、同一符号は同一 または相当部分を示す。
１０線プリチャージ回路の回路図、第２図は第１図の入
力信号ゞＡ′ ゞＴｌｌ１′令！夕及びＩ／Ｏ線、Ｉ／
Ｏ線のノーマルモード時の波形図、第３図は第１図の入
力信号％ＡＩ ％１１ 令Ｙ′及びＩ／Ｏ線、Ｉ／Ｏ
線のテストモード時の波形図、第４図は従来の半導体記
憶装置のＩ／Ｏ 線プリチャージ回路の回路図、第５図
は第４図の入力信号ＳＡ＃１！夛 及びＩ／Ｏ線、
エフｏ線の波形図である。 図において、（１）〜（３）はトランジスタを示す。 なお、図中、同一符号は同一 または相当部分を示す。
Claims (1)
- 半導体記憶装置のテスト時において、通常動作時より
Ｉ／Ｏ線及び■線のプリチャージ能力を高くしたことを
特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1296836A JPH03156793A (ja) | 1989-11-14 | 1989-11-14 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1296836A JPH03156793A (ja) | 1989-11-14 | 1989-11-14 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03156793A true JPH03156793A (ja) | 1991-07-04 |
Family
ID=17838787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1296836A Pending JPH03156793A (ja) | 1989-11-14 | 1989-11-14 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03156793A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06195974A (ja) * | 1992-10-19 | 1994-07-15 | Nec Corp | ダイナミックｒａｍ |
| EP0709388A1 (de) | 1994-10-25 | 1996-05-01 | Hüls Aktiengesellschaft | Verfahren zur Herstellung von Hydrogenalkoxysilanen |
-
1989
- 1989-11-14 JP JP1296836A patent/JPH03156793A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06195974A (ja) * | 1992-10-19 | 1994-07-15 | Nec Corp | ダイナミックｒａｍ |
| EP0709388A1 (de) | 1994-10-25 | 1996-05-01 | Hüls Aktiengesellschaft | Verfahren zur Herstellung von Hydrogenalkoxysilanen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03156793A (ja) | 半導体記憶装置 | |
| JP3192751B2 (ja) | 半導体装置 | |
| JP3919847B2 (ja) | 半導体記憶装置 | |
| JPS6361495A (ja) | 半導体記憶装置 | |
| JPS5938997A (ja) | 記憶装置 | |
| JPS62293597A (ja) | 半導体記憶装置 | |
| JPS6168796A (ja) | 半導体記憶装置 | |
| JPH0982895A (ja) | 半導体集積回路装置 | |
| JPH0379056A (ja) | 半導体記憶装置 | |
| JPS58111184A (ja) | 記憶装置 | |
| JPS60245141A (ja) | 半導体集積回路装置 | |
| JPS61271692A (ja) | 半導体メモリ | |
| JPH06162777A (ja) | 記憶回路装置 | |
| JPH0159550B2 (ja) | ||
| JPS629393A (ja) | ドツト・マトリクス方式表示装置 | |
| JPS61142590A (ja) | 半導体メモリ装置 | |
| JPS63229690A (ja) | メモリ周辺回路 | |
| JPS63183694A (ja) | 半導体記憶装置 | |
| JPS59154685A (ja) | バブルメモリ装置 | |
| JPH04195896A (ja) | 半導体記憶装置 | |
| JPS59153590U (ja) | 画像表示回路 | |
| JPH02183486A (ja) | Ｒａｍ制御回路 | |
| JPH0388193A (ja) | ダイナミック型半導体メモリ装置 | |
| JPS6020378A (ja) | 半導体記憶装置 | |
| JPH06103751A (ja) | 半導体記憶装置 |