JPH03158943A - バッファ記憶・転送方式 - Google Patents
バッファ記憶・転送方式Info
- Publication number
- JPH03158943A JPH03158943A JP1298804A JP29880489A JPH03158943A JP H03158943 A JPH03158943 A JP H03158943A JP 1298804 A JP1298804 A JP 1298804A JP 29880489 A JP29880489 A JP 29880489A JP H03158943 A JPH03158943 A JP H03158943A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage device
- buffer storage
- transfer
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は主記憶装置に格納されたデータの一部の移し
を格納するバッファ記憶装置に対するデータの転送(ロ
ード)を行なうためのバッファ記憶・転送方式に関する
ものである。
を格納するバッファ記憶装置に対するデータの転送(ロ
ード)を行なうためのバッファ記憶・転送方式に関する
ものである。
第2図は従来のバッファ記憶・転送方式を用いたデータ
処理装置の構成を示すブロック図である。
処理装置の構成を示すブロック図である。
第2図において、1はデータを格納する主記憶装置、2
は主記憶装置1に格納されたデータの一部の写しを格納
するバッファ記憶装置、3は主記憶装置1及びバッファ
記憶装置2を制御しデータ処理を行なう中央処理装置で
ある。また、4は主記憶装置1に格納されたデータ、5
はバッファ記憶装置2に格納されたそのデータ4の写し
である、。
は主記憶装置1に格納されたデータの一部の写しを格納
するバッファ記憶装置、3は主記憶装置1及びバッファ
記憶装置2を制御しデータ処理を行なう中央処理装置で
ある。また、4は主記憶装置1に格納されたデータ、5
はバッファ記憶装置2に格納されたそのデータ4の写し
である、。
第3図はこの従来方式での転送命令にお番プるデータの
流れを説明するためのブロック図である。
流れを説明するためのブロック図である。
第3図において、第2図に示す構成要素に対応するもの
には同一の符号を付し、その説明を省略する。第3図に
おいて、6は他のプロセッサ又は入出力装置からの主記
憶装置1への格納動作を示し、7は主記憶装置1からバ
ッファ記憶装置2への転送動作を示す。
には同一の符号を付し、その説明を省略する。第3図に
おいて、6は他のプロセッサ又は入出力装置からの主記
憶装置1への格納動作を示し、7は主記憶装置1からバ
ッファ記憶装置2への転送動作を示す。
次にこの従来例の動作について第3図を使って説明する
。例えば、メモリ間の転送命令(MOVE命令)につい
て述べる。格納動作6によって、入出力装置から主記憶
装置1の入出力格納Tリアである記憶エリア4aへ既に
データが転送されているものとする。ぞの後、中央処理
装置3が上記転送命令によって記憶エリア4aから記憶
エリア4bにデータを転送すると、先ず記憶エリア4a
のデータは入出力動作で生成されたため、一般にはバッ
ファ記憶装置2にはなく、転送元データフエッヂ毎にバ
ッファ記憶装置2にそのデータの写しが生成される。転
送先データのストア動作は、該アドレスに相当する部分
が既にバッファ記憶装置2にある場合は、バッファ記憶
エリア5bと主記憶エリア4bとに同時に格納される。
。例えば、メモリ間の転送命令(MOVE命令)につい
て述べる。格納動作6によって、入出力装置から主記憶
装置1の入出力格納Tリアである記憶エリア4aへ既に
データが転送されているものとする。ぞの後、中央処理
装置3が上記転送命令によって記憶エリア4aから記憶
エリア4bにデータを転送すると、先ず記憶エリア4a
のデータは入出力動作で生成されたため、一般にはバッ
ファ記憶装置2にはなく、転送元データフエッヂ毎にバ
ッファ記憶装置2にそのデータの写しが生成される。転
送先データのストア動作は、該アドレスに相当する部分
が既にバッファ記憶装置2にある場合は、バッファ記憶
エリア5bと主記憶エリア4bとに同時に格納される。
このような転送方式をストアスル一方式という。また、
バッファ記憶装置2にない場合は主記憶装置1の当該記
憶エリア4bだけに格納される。このような転送方式は
一般的な方式である。
バッファ記憶装置2にない場合は主記憶装置1の当該記
憶エリア4bだけに格納される。このような転送方式は
一般的な方式である。
(発明が解決しようとする課題〕
ところで、オペレーティングシステム中の入出力管理部
分は種々の制約から入出力装置とのデータの授受を行な
う入出力バッファ領域は、システムによって決められて
おり、入出力動作の完了に伴なうタスクの実行再開に当
って、前もって前記転送命令によって入出力動作によっ
て1昇られたデータを人出力バツファ領域から各タスク
空間のエリアに転送する方式をとっている場合が少なく
ない。
分は種々の制約から入出力装置とのデータの授受を行な
う入出力バッファ領域は、システムによって決められて
おり、入出力動作の完了に伴なうタスクの実行再開に当
って、前もって前記転送命令によって入出力動作によっ
て1昇られたデータを人出力バツファ領域から各タスク
空間のエリアに転送する方式をとっている場合が少なく
ない。
ところが、上述の様な従来のバッファ記憶・転送方式に
よると、転送命令の転送元データの7工ツチ時にバッフ
ァ記憶装置にロードされるデータは、一般に2度と使用
されることがなく、タスク内では、転送先データを使用
して処理を行なわれるケースが殆んどとなり、使用しな
いデータのバッファ記憶装置への転送によって追い出さ
れたデータも含めるとバッファ記憶装置の記憶効率が極
端に低下するという問題点があった。
よると、転送命令の転送元データの7工ツチ時にバッフ
ァ記憶装置にロードされるデータは、一般に2度と使用
されることがなく、タスク内では、転送先データを使用
して処理を行なわれるケースが殆んどとなり、使用しな
いデータのバッファ記憶装置への転送によって追い出さ
れたデータも含めるとバッファ記憶装置の記憶効率が極
端に低下するという問題点があった。
この発明は、上記の様な問題点を解消する為になされた
もので、バッファ記憶装置への無駄なデータ転送やバッ
ファ記憶装置からのデータ追い出しを極力少なくするこ
とにより、バッファ記憶装置の本来の機能を十分に牛か
し、データ処理性能の向上を図れるバッファ記憶・転送
方式を提供することを目的とする。
もので、バッファ記憶装置への無駄なデータ転送やバッ
ファ記憶装置からのデータ追い出しを極力少なくするこ
とにより、バッファ記憶装置の本来の機能を十分に牛か
し、データ処理性能の向上を図れるバッファ記憶・転送
方式を提供することを目的とする。
この発明に係るバッファ記憶・転送方式においては、主
記憶装置1から複数語連続して命令の中のフィールドで
指定された語数だけオーペランド・データの読み書きを
定義する命令でのオペランド・データの長さが規定値以
上であるか否かを中央処理装置3により判定し、オペラ
ンド・データの長さが規定値以上のとき、以降の命令の
データ・フエツチで該当データがバッファ記憶装置2に
格納されていない場合でも該当データを主記憶装置1か
らバッファ記憶装置2へは転送しないように制御するこ
とを特徴とするものである。
記憶装置1から複数語連続して命令の中のフィールドで
指定された語数だけオーペランド・データの読み書きを
定義する命令でのオペランド・データの長さが規定値以
上であるか否かを中央処理装置3により判定し、オペラ
ンド・データの長さが規定値以上のとき、以降の命令の
データ・フエツチで該当データがバッファ記憶装置2に
格納されていない場合でも該当データを主記憶装置1か
らバッファ記憶装置2へは転送しないように制御するこ
とを特徴とするものである。
中央処理装置3は、転送命令中に(13いてオペランド
・データの長さが規定値以上のとき、以降の命令のデー
タ・フエツチで該当データがバッファ記憶装置2に格納
されていない場合でも該当ブタを主記憶装置1からバッ
ファ記憶装置2へは転送しないように制御する。
・データの長さが規定値以上のとき、以降の命令のデー
タ・フエツチで該当データがバッファ記憶装置2に格納
されていない場合でも該当ブタを主記憶装置1からバッ
ファ記憶装置2へは転送しないように制御する。
第1図はこの発明の一実施例に係るバッファ記憶・転送
方式の動作を説明するためのデータ処理装置の構成を示
すブロック図である。第1図において、第3図に示す構
成要素に対応するものには同一の符号をイ」シ、その説
明を省略する。第1図において、8は中央処理装置3に
設けられたフラグであって、このフラグ8は主記憶装置
1から複数語連続して命令の中のフィールドで指定され
た語数だけオペランド・データの読み書ぎを定義覆る命
令でのオペランド・データの長さが規定値以上であるか
否かを判定するためのものである。
方式の動作を説明するためのデータ処理装置の構成を示
すブロック図である。第1図において、第3図に示す構
成要素に対応するものには同一の符号をイ」シ、その説
明を省略する。第1図において、8は中央処理装置3に
設けられたフラグであって、このフラグ8は主記憶装置
1から複数語連続して命令の中のフィールドで指定され
た語数だけオペランド・データの読み書ぎを定義覆る命
令でのオペランド・データの長さが規定値以上であるか
否かを判定するためのものである。
即ち、フラグ8はメモリ・フェッチ動作中、バラファ記
憶装置2に該当データかない場合でも主記憶装置1から
バッファ記憶装置2へ転送しないメモリ・フェッチ動作
を示すものである。また、第1図において9はフラグ8
の状態をバッファ記憶装置2に知らせるための信号であ
る。
憶装置2に該当データかない場合でも主記憶装置1から
バッファ記憶装置2へ転送しないメモリ・フェッチ動作
を示すものである。また、第1図において9はフラグ8
の状態をバッファ記憶装置2に知らせるための信号であ
る。
次にこの実施例の動作について説明する。
動作の殆んどに関しては、従来技術の項で述べた内容と
同一であるが、異なる所は以下の通りである。
同一であるが、異なる所は以下の通りである。
従来技術では転送命令中の転送先データ主記憶装置1の
記憶エリア/1aのデータのフェッチ動作に当っては、
その写しがバッファ記憶装置2の記憶エリア5aに転送
されたが、この実施例では、当該転送命令中で、その転
送オペランド・データ長が規定値以上の場合には、フラ
グ8がセットされ、信号9がドライブされることによっ
てそれ以降の命令のデータ・フエツチでバッファ記憶装
置2に該当データがない場合でも主記憶装置1からバッ
ファ記憶装置2への転送が行なわれない。
記憶エリア/1aのデータのフェッチ動作に当っては、
その写しがバッファ記憶装置2の記憶エリア5aに転送
されたが、この実施例では、当該転送命令中で、その転
送オペランド・データ長が規定値以上の場合には、フラ
グ8がセットされ、信号9がドライブされることによっ
てそれ以降の命令のデータ・フエツチでバッファ記憶装
置2に該当データがない場合でも主記憶装置1からバッ
ファ記憶装置2への転送が行なわれない。
一方、当該転送命令の終了時に上記フラグ8をリセッ1
〜覆ることにより、その後の命令のフェッチ動作に関し
ては従来のバッファ記憶制御と同じになる。
〜覆ることにより、その後の命令のフェッチ動作に関し
ては従来のバッファ記憶制御と同じになる。
このように上記実施例は中央処理装置3からのメモリフ
ェッチ動作の一つにバッファ記憶装置2へのデータ転送
を実施しないモードを設り、データ転送用命令中のオペ
ランド・データ長を命令実行中に判定し、その長さが規
定値以上の場合、無駄と思われるバッファ記憶装置2へ
のデータ転送を抑止する。これによって、一般に最大オ
ペランド・データ長を指定して人出力バツファエリアか
ら各タスク空間へのデータ転送に伴なう2度と使用され
ない無駄なバッファ記憶装置2のデータ転送並びにバッ
ファ記憶装置2からのデータ追い出しが解消され、バッ
ファ記憶装置2の記憶効率が大ぎく向上する。
ェッチ動作の一つにバッファ記憶装置2へのデータ転送
を実施しないモードを設り、データ転送用命令中のオペ
ランド・データ長を命令実行中に判定し、その長さが規
定値以上の場合、無駄と思われるバッファ記憶装置2へ
のデータ転送を抑止する。これによって、一般に最大オ
ペランド・データ長を指定して人出力バツファエリアか
ら各タスク空間へのデータ転送に伴なう2度と使用され
ない無駄なバッファ記憶装置2のデータ転送並びにバッ
ファ記憶装置2からのデータ追い出しが解消され、バッ
ファ記憶装置2の記憶効率が大ぎく向上する。
なお、上記実施例では人出力バッファエリア(記憶エリ
ア4a)から各タスク空間(記憶エリア5a等)へのデ
ータ転送について述べたが、逆に各タスク空間から人出
力バツファエリアへの転送についても転送元データは結
果的に一般に不要となるケースが多く、この場合も本発
明の効果が期待できる。
ア4a)から各タスク空間(記憶エリア5a等)へのデ
ータ転送について述べたが、逆に各タスク空間から人出
力バツファエリアへの転送についても転送元データは結
果的に一般に不要となるケースが多く、この場合も本発
明の効果が期待できる。
以上のように本発明にJ:れば、転送命令中に213い
てオペランド・データの長さが規定値以上のとき、以降
の命令のデータ・フエツチで該当データがバッファ記憶
装置に格納されでいない場合でも、該当データを主記憶
装置からバッファ記憶装置へは転送しないように制御す
るので、例えば過去に作成されたプログラムに変更を加
えることなく、バッファ記憶装置への無駄なデータ転送
やバッファ記憶装置からのデータ追い出しが極力少なく
でき、これによりバッファ記憶装置の本来の機能が十分
に生かされ、したかってデータ処理性能が向上し、しか
も安価<Tハードウェアで実現できるという効果が得ら
れる。
てオペランド・データの長さが規定値以上のとき、以降
の命令のデータ・フエツチで該当データがバッファ記憶
装置に格納されでいない場合でも、該当データを主記憶
装置からバッファ記憶装置へは転送しないように制御す
るので、例えば過去に作成されたプログラムに変更を加
えることなく、バッファ記憶装置への無駄なデータ転送
やバッファ記憶装置からのデータ追い出しが極力少なく
でき、これによりバッファ記憶装置の本来の機能が十分
に生かされ、したかってデータ処理性能が向上し、しか
も安価<Tハードウェアで実現できるという効果が得ら
れる。
第1図はこの発明の一実施例に係るバッファ記憶・転送
り式の動作を説明するためのデータ処理装置の構成ブロ
ック図、第2図は従来のバッファ記憶・転送方式を用い
たデータ処理装置の構成ブロック図、第3図は従来のバ
ッファ記憶・転送方式の動作を説明するだめのデータ処
理装置の構成ブロック図である。 1・・・主記憶装置、2・・・バッファ記憶装置、3・
・・中央処理装置、8・・・フラグ。
り式の動作を説明するためのデータ処理装置の構成ブロ
ック図、第2図は従来のバッファ記憶・転送方式を用い
たデータ処理装置の構成ブロック図、第3図は従来のバ
ッファ記憶・転送方式の動作を説明するだめのデータ処
理装置の構成ブロック図である。 1・・・主記憶装置、2・・・バッファ記憶装置、3・
・・中央処理装置、8・・・フラグ。
Claims (1)
- データを格納する主記憶装置と、この主記憶装置に格
納されたデータの一部の写しを格納するバッファ記憶装
置と、上記主記憶装置及び上記バッファ記憶装置を制御
しデータ処理を行なう中央処理装置とを備えたデータ処
理装置において、上記主記憶装置から複数語連続して命
令の中のフィールドで指定された語数だけオペランド・
データの読み書きを定義する命令でのオペランド・デー
タの長さが規定値以上であるか否かを上記中央処理装置
により判定し、オペランド・データの長さが規定値以上
のとき、以降の命令のデータ・フエツチで該当データが
上記バッファ記憶装置に格納されていない場合でも該当
データを上記バッファ記憶装置へは転送しないように制
御することを特徴とするバッファ記憶・転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1298804A JPH03158943A (ja) | 1989-11-17 | 1989-11-17 | バッファ記憶・転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1298804A JPH03158943A (ja) | 1989-11-17 | 1989-11-17 | バッファ記憶・転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03158943A true JPH03158943A (ja) | 1991-07-08 |
Family
ID=17864437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1298804A Pending JPH03158943A (ja) | 1989-11-17 | 1989-11-17 | バッファ記憶・転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03158943A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012155439A (ja) * | 2011-01-25 | 2012-08-16 | Nec Corp | プロセッサ、情報処理装置、情報処理方法及びシステム起動プログラム |
-
1989
- 1989-11-17 JP JP1298804A patent/JPH03158943A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012155439A (ja) * | 2011-01-25 | 2012-08-16 | Nec Corp | プロセッサ、情報処理装置、情報処理方法及びシステム起動プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7028159B2 (en) | Processing device with prefetch instructions having indicator bits specifying cache levels for prefetching | |
| EP0285310B1 (en) | Device for saving and restoring register information | |
| JP3970609B2 (ja) | プロセッサシステム | |
| US4816992A (en) | Method of operating a data processing system in response to an interrupt | |
| US6349370B1 (en) | Multiple bus shared memory parallel processor and processing method | |
| EP0787326B1 (en) | System and method for processing of memory data and communication system comprising such system | |
| JPH1091593A (ja) | マイクロプロセッサと付加的計算ユニットとを含むデータ処理装置 | |
| EP1104899A2 (en) | Data processing apparatus and method of controlling the same | |
| JPH05242009A (ja) | 直接メモリアクセス装置 | |
| JPH05257807A (ja) | キャッシュメモリ制御装置 | |
| JPS62256147A (ja) | バツフア記憶方式 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JPS59144955A (ja) | 情報処理装置 | |
| JP2883489B2 (ja) | 命令処理装置 | |
| JPH05113888A (ja) | マイクロプロセツサユニツト | |
| JPH03182945A (ja) | 主記憶内データ転送方式 | |
| JPS60142450A (ja) | 記憶システム | |
| JPH0685154B2 (ja) | 中間バッファ制御方式 | |
| JPH02205959A (ja) | チャネル装置およびその動作方法 | |
| JPH05257698A (ja) | 電子計算機 | |
| JPS63208945A (ja) | 情報処理装置 | |
| JPH03122734A (ja) | 外部記憶制御装置 | |
| JPH10247182A (ja) | マルチプロセッサシステム | |
| JPS61165163A (ja) | チヤネル選択方式 | |
| JPH03259338A (ja) | 情報処理装置 |