JPH0316053B2 - - Google Patents
Info
- Publication number
- JPH0316053B2 JPH0316053B2 JP59068508A JP6850884A JPH0316053B2 JP H0316053 B2 JPH0316053 B2 JP H0316053B2 JP 59068508 A JP59068508 A JP 59068508A JP 6850884 A JP6850884 A JP 6850884A JP H0316053 B2 JPH0316053 B2 JP H0316053B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- bit
- synchronization
- counter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明はデイジタル通信に用いられる送信機と
受信機の間のフレーム同期をとるための同期回路
に関する。
受信機の間のフレーム同期をとるための同期回路
に関する。
従来の同期回路は受信フレームカウンタで発生
するフレームマーカビツトの極性とデータの極性
とを比較検出する比較検出回路を１つしか有して
いないため、１ビツト毎の比較検出しかできな
い。このため、従来の同期回路では、フレーム同
期検出過程において擬似一致におちいる確率が高
く、擬似同期に陥り易く、同期復帰過程に多くの
時間を必要とするという欠点がある。
するフレームマーカビツトの極性とデータの極性
とを比較検出する比較検出回路を１つしか有して
いないため、１ビツト毎の比較検出しかできな
い。このため、従来の同期回路では、フレーム同
期検出過程において擬似一致におちいる確率が高
く、擬似同期に陥り易く、同期復帰過程に多くの
時間を必要とするという欠点がある。
本発明の目的は擬似一致確率を低減し、同期復
帰時間を短縮することを可能とした同期回路を提
供することにある。
帰時間を短縮することを可能とした同期回路を提
供することにある。
本発明の同期回路は、デイジタル通信に用いら
れるフレーム同期回路において、あらかじめ定め
られたフレームマーカビツトの点でフレームマー
カの極性を表示するパルスを発生する受信フレー
ム同期カウンタと、前記フレームマーカビツト発
生時点の受信データの極性と前記受信フレーム同
期カウンタで発生されたフレームマーカパルスの
極性との一致・不一致を比較検出する第１の比較
検出器と、この第１の比較検出器で比較された受
信データよりも１ビツト後の受信データの極性と
前記受信フレーム同期カウンタで発生されたフレ
ームマーカパルスの極性との一致・不一致を比較
検出する第２の比較検出器と、前記第１の比較検
出器の一致出力および不一致出力を計数して同期
確立信号および同期はずれ信号を出力する同期保
護カウンタと、前記第２の比較検出器の不一致出
力を記憶する手段と、この記憶手段の内容を前記
第１の比較検出器の不一致出力に応答して出力す
る手段と、前記記憶手段の出力、前記保護カウン
タの出力および前記第１の比較検出器からの不一
致出力に応答して前記受信カウンタの制御信号を
発生する手段とから構成されたことを特徴とす
る。次に図面を参照して本発明を詳細に説明す
る。
れるフレーム同期回路において、あらかじめ定め
られたフレームマーカビツトの点でフレームマー
カの極性を表示するパルスを発生する受信フレー
ム同期カウンタと、前記フレームマーカビツト発
生時点の受信データの極性と前記受信フレーム同
期カウンタで発生されたフレームマーカパルスの
極性との一致・不一致を比較検出する第１の比較
検出器と、この第１の比較検出器で比較された受
信データよりも１ビツト後の受信データの極性と
前記受信フレーム同期カウンタで発生されたフレ
ームマーカパルスの極性との一致・不一致を比較
検出する第２の比較検出器と、前記第１の比較検
出器の一致出力および不一致出力を計数して同期
確立信号および同期はずれ信号を出力する同期保
護カウンタと、前記第２の比較検出器の不一致出
力を記憶する手段と、この記憶手段の内容を前記
第１の比較検出器の不一致出力に応答して出力す
る手段と、前記記憶手段の出力、前記保護カウン
タの出力および前記第１の比較検出器からの不一
致出力に応答して前記受信カウンタの制御信号を
発生する手段とから構成されたことを特徴とす
る。次に図面を参照して本発明を詳細に説明す
る。
第１図は従来の同期回路を示すブロツク図であ
る。第１図において、クロツク信号１０１が受信
フレーム同期カウンタ１に入力され、受信フレー
ムカウンタ１が駆動される。送信側より送られて
来たデイジタル多重データ信号１０２はフリツプ
フロツプ２に入力され、クロツク信号１０１によ
りリタイミングされ、その出力であるデータ信号
１０４がフレームビツト比較検出回路３に入力さ
れる。フレームビツト比較回路３においては、受
信フレーム同期カウンタ１から与えられるフレー
ムマーカビツト信号１０３とデータ信号１０４と
の一致、不一致が判定される。一致の場合にはフ
レームビツト比較回路３からフレームビツト一致
パルス信号１０５が出力され、不一致の場合には
フレームビツト不一致パルス信号１０６が出力さ
れる。これらのフレームビツト一致・不一致パル
ス信号１０５及び１０６はフレーム保護カウンタ
４（例えば競合カウンタ）に入力される。フレー
ム保護カウンタ４はフレームビツト同期状態を判
定する回路で、入力信号のフレーム一致パルス信
号１０５及びフレームビツト不一致パルス信号１
０６に基づいてフレーム同期回路の動作に対して
伝送路エラーに対する保護機能を有し、同期状態
にあるか同期外れ状態にあるかに応じて同期判定
信号１０７を出力する。
る。第１図において、クロツク信号１０１が受信
フレーム同期カウンタ１に入力され、受信フレー
ムカウンタ１が駆動される。送信側より送られて
来たデイジタル多重データ信号１０２はフリツプ
フロツプ２に入力され、クロツク信号１０１によ
りリタイミングされ、その出力であるデータ信号
１０４がフレームビツト比較検出回路３に入力さ
れる。フレームビツト比較回路３においては、受
信フレーム同期カウンタ１から与えられるフレー
ムマーカビツト信号１０３とデータ信号１０４と
の一致、不一致が判定される。一致の場合にはフ
レームビツト比較回路３からフレームビツト一致
パルス信号１０５が出力され、不一致の場合には
フレームビツト不一致パルス信号１０６が出力さ
れる。これらのフレームビツト一致・不一致パル
ス信号１０５及び１０６はフレーム保護カウンタ
４（例えば競合カウンタ）に入力される。フレー
ム保護カウンタ４はフレームビツト同期状態を判
定する回路で、入力信号のフレーム一致パルス信
号１０５及びフレームビツト不一致パルス信号１
０６に基づいてフレーム同期回路の動作に対して
伝送路エラーに対する保護機能を有し、同期状態
にあるか同期外れ状態にあるかに応じて同期判定
信号１０７を出力する。
１ビツトシフトパルス発生回路５はフレーム保
護カウンタ４から送られてくる同期判定信号１０
７により同期状態を知り、同期外れ状態に於てフ
レームビツト不一致パルス信号１０６が発生さ
れ、本回路に入力された時のみ１ビツトシフトパ
ルス信号１０８が出力される。１ビツトシフトパ
ルス信号１０８は受信カウンタ１に入力され、受
信カウンタ１において１ビツト分のカウントアツ
プが阻止され、１ビツトハンチング動作が生じ
る。以上の過程を幾度か繰り返す事により同期復
帰過程は終了する。しかしながら、上述の従来回
路においては前述のような欠点を有している。
護カウンタ４から送られてくる同期判定信号１０
７により同期状態を知り、同期外れ状態に於てフ
レームビツト不一致パルス信号１０６が発生さ
れ、本回路に入力された時のみ１ビツトシフトパ
ルス信号１０８が出力される。１ビツトシフトパ
ルス信号１０８は受信カウンタ１に入力され、受
信カウンタ１において１ビツト分のカウントアツ
プが阻止され、１ビツトハンチング動作が生じ
る。以上の過程を幾度か繰り返す事により同期復
帰過程は終了する。しかしながら、上述の従来回
路においては前述のような欠点を有している。
第２図は本発明の一実施例を示すブロツク図で
ある。第２図において、受信カウンタ１、フリツ
プフロツプ２、第１のフレームビツト比較検出回
路３、フレーム保護カウンタ４は第１図の従来構
成と同じ動作をする。第２図の破線内の部分は本
発明により新たに追加された部分である。
ある。第２図において、受信カウンタ１、フリツ
プフロツプ２、第１のフレームビツト比較検出回
路３、フレーム保護カウンタ４は第１図の従来構
成と同じ動作をする。第２図の破線内の部分は本
発明により新たに追加された部分である。
クロツク信号１０１により受信カウンタ回路１
が駆動される。送信側より送られてきたデイジタ
ルの多重データ信号１０２はフリツプフロツプ６
に入力され、クロツク信号１０１によりリタイミ
ングされる。
が駆動される。送信側より送られてきたデイジタ
ルの多重データ信号１０２はフリツプフロツプ６
に入力され、クロツク信号１０１によりリタイミ
ングされる。
次に本発明により追加された部分の動作につい
て説明する。この部分は第２図の破線１００内の
部分に示され、比較検出回路３において比較検出
されたデータビツトの１ビツト後のデータと受信
側カウンタ回路１が発生するフレームマーカビツ
ト信号１０３と比較検出する部分である。すなわ
ち、リタイミングされたデータ信号１０９が第２
のフレームビツト比較検出回路７に入力され、そ
こで受信側カウンタ回路１が示すフレームマーカ
ビツト信号１０３とデータ信号１０９との一致、
不一致とが比較検出される。この比較検出は第１
のフレームビツト比較検出回路３で比較されてい
るデータ信号１０４よりも１ビツト時間的に後の
ものであり、第１のフレームビツト比較検出回路
３による１ビツトハンチングが完了した後に新た
に比較検出するビツトである。第２のフレームビ
ツト比較検出回路７で不一致と判定された時に限
りフレームビツト不一致パルス信号１１０がラツ
チ回路８に入力される。ラツチ回路８はラツチ回
路８１とゲート８２とフリツプフロツプ８３とか
ら構成され、第２のフレームビツト検出回路７か
らのフレームビツト不一致パルス信号１１０が入
力されるとただちに２ビツトシフト信号１１１を
発生し、ラツチリセツト信号１１２が入力される
まで、シフトパルス発生回路９に対し、シフト信
号１１１を出力し続ける。
て説明する。この部分は第２図の破線１００内の
部分に示され、比較検出回路３において比較検出
されたデータビツトの１ビツト後のデータと受信
側カウンタ回路１が発生するフレームマーカビツ
ト信号１０３と比較検出する部分である。すなわ
ち、リタイミングされたデータ信号１０９が第２
のフレームビツト比較検出回路７に入力され、そ
こで受信側カウンタ回路１が示すフレームマーカ
ビツト信号１０３とデータ信号１０９との一致、
不一致とが比較検出される。この比較検出は第１
のフレームビツト比較検出回路３で比較されてい
るデータ信号１０４よりも１ビツト時間的に後の
ものであり、第１のフレームビツト比較検出回路
３による１ビツトハンチングが完了した後に新た
に比較検出するビツトである。第２のフレームビ
ツト比較検出回路７で不一致と判定された時に限
りフレームビツト不一致パルス信号１１０がラツ
チ回路８に入力される。ラツチ回路８はラツチ回
路８１とゲート８２とフリツプフロツプ８３とか
ら構成され、第２のフレームビツト検出回路７か
らのフレームビツト不一致パルス信号１１０が入
力されるとただちに２ビツトシフト信号１１１を
発生し、ラツチリセツト信号１１２が入力される
まで、シフトパルス発生回路９に対し、シフト信
号１１１を出力し続ける。
シフトパルス発生回路９には、フレーム保護カ
ウンタ４から同期判定信号１０７と第１のフレー
ムビツト比較検出回路３からのフレームビツト不
一致パルス信号１０６が入力されさらにラツチ回
路８からは２ビツトシフトパルス信号１１１が入
力される。その結果、同期外れ状態に於いて２ビ
ツトシフト命令信号１１１が入力されると、２ビ
ツトシフトパルス信号１１３がシフトパルス発生
回路９から出力される。又、２ビツトシフト信号
１１１が入力されずフレームビツト不一致パルス
信号１０６だけが入力された時には、１ビツトシ
フトパルス信号１１３が出力される。前記シフト
パルス信号１１３が出力されると同時にラツチリ
セツト信号１１２が発生され、ラツチ回路８がリ
セツトされる。
ウンタ４から同期判定信号１０７と第１のフレー
ムビツト比較検出回路３からのフレームビツト不
一致パルス信号１０６が入力されさらにラツチ回
路８からは２ビツトシフトパルス信号１１１が入
力される。その結果、同期外れ状態に於いて２ビ
ツトシフト命令信号１１１が入力されると、２ビ
ツトシフトパルス信号１１３がシフトパルス発生
回路９から出力される。又、２ビツトシフト信号
１１１が入力されずフレームビツト不一致パルス
信号１０６だけが入力された時には、１ビツトシ
フトパルス信号１１３が出力される。前記シフト
パルス信号１１３が出力されると同時にラツチリ
セツト信号１１２が発生され、ラツチ回路８がリ
セツトされる。
次に２ビツトシフト動作の原理について第３図
を用いて説明する。今、F1の位置で、第１のフ
レームビツト比較回路において、受信フレーム同
期カウンタで発生されたフレームマーカビツト
F1と受信データF1が比較されると、フレーム一
致パルスが発生される。この時、第２のフレーム
ビツト比較回路において、該フレームマーカビツ
トと、受信データのF1+1が比較され、フレーム不
一致パルスが発生されると、第１比較回路にて不
一致が検出されるまで記憶される。
を用いて説明する。今、F1の位置で、第１のフ
レームビツト比較回路において、受信フレーム同
期カウンタで発生されたフレームマーカビツト
F1と受信データF1が比較されると、フレーム一
致パルスが発生される。この時、第２のフレーム
ビツト比較回路において、該フレームマーカビツ
トと、受信データのF1+1が比較され、フレーム不
一致パルスが発生されると、第１比較回路にて不
一致が検出されるまで記憶される。
次にF2の位置で、第１のフレームビツト比較
回路において、不一致が検出されると、F2+1の位
置は前のフレームにおいて第２のフレームビツト
比較回路においてすでにフレームビツトでないこ
とが認識されているので、２ビツトシフト命令が
出されシフトする。
回路において、不一致が検出されると、F2+1の位
置は前のフレームにおいて第２のフレームビツト
比較回路においてすでにフレームビツトでないこ
とが認識されているので、２ビツトシフト命令が
出されシフトする。
もし、ここで本願発明のように第２のフレーム
ビツト比較回路が設けられていないと、フレーム
マーカF2と受信データF2+1が一致した場合には、
この時点で一旦フレーム探索は停止しその結果１
ビツトしかシフトされないことになる。
ビツト比較回路が設けられていないと、フレーム
マーカF2と受信データF2+1が一致した場合には、
この時点で一旦フレーム探索は停止しその結果１
ビツトしかシフトされないことになる。
尚、第１のフレームビツト比較回路において
は、１回の探索で、フレームマーカの極性と受信
データの極性が一致するまでは連続的に検索が行
なわれることはいうまでもない。
は、１回の探索で、フレームマーカの極性と受信
データの極性が一致するまでは連続的に検索が行
なわれることはいうまでもない。
なお、第２図の回路においては、ラツチ回路８
１はフリツプフロツプ８３の出力によりリセツト
されているが、第４図に示すように、カウンタ１
から与えられるフレーム毎に現われる信号、例え
ばフレームビツトによりリセツトすることも可能
である。
１はフリツプフロツプ８３の出力によりリセツト
されているが、第４図に示すように、カウンタ１
から与えられるフレーム毎に現われる信号、例え
ばフレームビツトによりリセツトすることも可能
である。
以上のように、本発明の同期回路ではフレーム
マーカビツトの検索方法がデータ２ビツトを連続
比較検出するため、擬似同期に陥る確率が極端に
低下し同期復帰時間が短縮できるという効果があ
る。
マーカビツトの検索方法がデータ２ビツトを連続
比較検出するため、擬似同期に陥る確率が極端に
低下し同期復帰時間が短縮できるという効果があ
る。
第１図は従来の同期回路を示すブロツク図、第
２図および第３図は本発明の一実施例を示すブロ
ツク図およびそのタイムチヤート、第４図は本発
明の他の実施例を示す回路図である。 第１図、第２図および第４図において、１…受
信カウンタ回路、２…フリツプフロツプ、３…フ
レームビツト比較回路、４…フレーム保護カウン
タ回路、５…１ビツトシフトパルス発生回路、６
…フリツプフロツプ、７…第２のフレームビツト
比較回路、８…ラツチ回路、９…シフトパルス発
生回路。
２図および第３図は本発明の一実施例を示すブロ
ツク図およびそのタイムチヤート、第４図は本発
明の他の実施例を示す回路図である。 第１図、第２図および第４図において、１…受
信カウンタ回路、２…フリツプフロツプ、３…フ
レームビツト比較回路、４…フレーム保護カウン
タ回路、５…１ビツトシフトパルス発生回路、６
…フリツプフロツプ、７…第２のフレームビツト
比較回路、８…ラツチ回路、９…シフトパルス発
生回路。
Claims (1)
- １ デイジタル通信に用いられるフレーム同期回
路において、あらかじめ定められたフレームマー
カビツトの点でフレームマーカの極性を表示する
パルスを発生する受信フレーム同期カウンタと、
前記フレームマーカビツト発生時点の受信データ
の極性と前記受信フレーム同期カウンタで発生さ
れたフレームマーカパルスの極性との一致・不一
致を比較検出する第１の比較検出器と、この第１
の比較検出器で比較された受信データよりも１ビ
ツト後の受信データの極性と前記受信フレーム同
期カウンタで発生されたフレームマーカパルスの
極性との一致・不一致を比較検出する第２の比較
検出器と、前記第１の比較検出器の一致出力およ
び不一致出力を計数して同期確立信号および同期
はずれ信号を出力する同期保護カウンタと、前記
第２の比較検出器の不一致出力を記憶する手段
と、この記憶手段の内容を前記第１の比較検出器
の不一致出力に応答して出力する手段と、前記記
憶手段の出力、前記保護カウンタの出力および前
記第１の比較検出器からの不一致出力に応答して
前記受信カウンタの制御信号を発生する手段とか
ら構成されたことを特徴とする同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068508A JPS60213149A (ja) | 1984-04-06 | 1984-04-06 | 同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068508A JPS60213149A (ja) | 1984-04-06 | 1984-04-06 | 同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60213149A JPS60213149A (ja) | 1985-10-25 |
| JPH0316053B2 true JPH0316053B2 (ja) | 1991-03-04 |
Family
ID=13375716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59068508A Granted JPS60213149A (ja) | 1984-04-06 | 1984-04-06 | 同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60213149A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS555731B2 (ja) * | 1973-05-31 | 1980-02-08 | ||
| JPS57171862A (en) * | 1981-04-16 | 1982-10-22 | Fujitsu Ltd | Synchronizing circuit |
-
1984
- 1984-04-06 JP JP59068508A patent/JPS60213149A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60213149A (ja) | 1985-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4344180A (en) | Redundant word frame synchronization circuit | |
| EP0409230B1 (en) | Phase matching circuit | |
| US4385396A (en) | NRZ Digital data recovery | |
| EP0451767B1 (en) | Frame synchronization stabilizer | |
| US5321727A (en) | Signal phasing arrangement in a system for doubling the digital channel | |
| CA1262937A (en) | Frequency converter | |
| US4592076A (en) | Synchronizing signal recovery circuit for radiotelephones | |
| US4203003A (en) | Frame search control for digital transmission system | |
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| FI75705C (fi) | Kopplingsanordning foer aostadkommande av fassamstaemmighet mellan taktpulser och synkroniseringsbitar hos datagrupper. | |
| JPS60213149A (ja) | 同期回路 | |
| US4910755A (en) | Regenerator/synchronizer method and apparatus for missing-clock timing messages | |
| JPH0644757B2 (ja) | フレ−ム同期方式 | |
| JPS585543B2 (ja) | フレ−ム同期装置 | |
| JPH0614640B2 (ja) | フレ−ム同期回路 | |
| JPH0221183B2 (ja) | ||
| JP2954424B2 (ja) | 同期信号補正回路 | |
| JP3039585B2 (ja) | 同期語検出回路 | |
| US6307904B1 (en) | Clock recovery circuit | |
| JP3290331B2 (ja) | ブロック同期処理回路 | |
| JP2576273B2 (ja) | 同期保護回路 | |
| JPS634733B2 (ja) | ||
| SU1140257A1 (ru) | Устройство дл обнаружени кадровых синхросигналов | |
| JPS59190753A (ja) | 双方向通信方式 | |
| JP2713009B2 (ja) | 遅延時間差吸収装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |