JPH0316111A - 半導体ウェハーおよびその製造方法と半導体チップの選別方法 - Google Patents
半導体ウェハーおよびその製造方法と半導体チップの選別方法Info
- Publication number
- JPH0316111A JPH0316111A JP2035431A JP3543190A JPH0316111A JP H0316111 A JPH0316111 A JP H0316111A JP 2035431 A JP2035431 A JP 2035431A JP 3543190 A JP3543190 A JP 3543190A JP H0316111 A JPH0316111 A JP H0316111A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- chips
- wafer
- chip
- semiconductor chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
- H10W46/103—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols alphanumeric information, e.g. words, letters or serial numbers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
- H10W46/603—Formed on wafers or substrates before dicing and remaining on chips after dicing
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体ウェハー及びその製造方法に関する。
従来より、半導体装置の製造工程において、同一半導体
ウェハー上に同一種類又は、複数の種類の半導体チップ
を同時に製作されている。同一半導体ウェハー上に製作
された複数の半導体チップは、ウェハー状態のままで試
験が行なわれ、良否判定の結果、不良品に対して機械的
紅傷やインク等のマークをつけ、後工程において、この
マークを参照しながら良品が、抜き取られ、使用されて
いた。
ウェハー上に同一種類又は、複数の種類の半導体チップ
を同時に製作されている。同一半導体ウェハー上に製作
された複数の半導体チップは、ウェハー状態のままで試
験が行なわれ、良否判定の結果、不良品に対して機械的
紅傷やインク等のマークをつけ、後工程において、この
マークを参照しながら良品が、抜き取られ、使用されて
いた。
上述した従来の半導体ウェハー上には同一種類の半導体
チップは特に個々に区別されることなく製造され、良品
と判定されたチップは一括して区別なく良品として使用
されていた。しかし、チ、ップをマイクロ波等の高周波
帯で使用したい場合や、チップ内の相互コンダクタンス
やドレイン・ソース飽和電流の値によりチップの用途を
区別してより効果的に使用したい場合、又、チップ内の
トランジスタの耐電圧の値を管理して使用することによ
り、特に耐電圧の高いものをより厳しい使用条件で用い
る場合等、個々の半導体チップについての検査結果や、
取扱いの履歴を明確に記録する必要が生じても、また色
々の特性を総合的に判断して、より良い物から順に使用
する必要が生じても、従来の半導体ウェハーではチップ
が個々に区別されていないため、このようなことは実際
上不可能であった。また高周波特性にすぐれたＧａＡｓ
半導体ウェハーの試験では不良品に対して機械的な傷を
付ける方法（スクラッチマーカー）を行なうと、試験後
に行なう個々のチップへの分割（スクライブ）時にその
傷かもとで良品チップにもチ、ソプに割れ２かけが生じ
てしまうといった欠点があった。またレザーにより傷を
付ける方法（レーザーマーカー）はＧａＡｓ基板中のヒ
素がじょうはつじ人体に有害であると言った問題とＧ
ａ Ａ ｓ半導体ウェハーで一般的に配線材料として使
用される金がボール状に飛んで他のチ，ップをよごした
り試験に使用する針をよごしたりする問題があった。
チップは特に個々に区別されることなく製造され、良品
と判定されたチップは一括して区別なく良品として使用
されていた。しかし、チ、ップをマイクロ波等の高周波
帯で使用したい場合や、チップ内の相互コンダクタンス
やドレイン・ソース飽和電流の値によりチップの用途を
区別してより効果的に使用したい場合、又、チップ内の
トランジスタの耐電圧の値を管理して使用することによ
り、特に耐電圧の高いものをより厳しい使用条件で用い
る場合等、個々の半導体チップについての検査結果や、
取扱いの履歴を明確に記録する必要が生じても、また色
々の特性を総合的に判断して、より良い物から順に使用
する必要が生じても、従来の半導体ウェハーではチップ
が個々に区別されていないため、このようなことは実際
上不可能であった。また高周波特性にすぐれたＧａＡｓ
半導体ウェハーの試験では不良品に対して機械的な傷を
付ける方法（スクラッチマーカー）を行なうと、試験後
に行なう個々のチップへの分割（スクライブ）時にその
傷かもとで良品チップにもチ、ソプに割れ２かけが生じ
てしまうといった欠点があった。またレザーにより傷を
付ける方法（レーザーマーカー）はＧａＡｓ基板中のヒ
素がじょうはつじ人体に有害であると言った問題とＧ
ａ Ａ ｓ半導体ウェハーで一般的に配線材料として使
用される金がボール状に飛んで他のチ，ップをよごした
り試験に使用する針をよごしたりする問題があった。
本発明の目的は、同一ウェノ）一内で作戒された個々の
半導体チップを容易に区別することができる半導体ウェ
ノ・一及びその製造方法を提供することにある。
半導体チップを容易に区別することができる半導体ウェ
ノ・一及びその製造方法を提供することにある。
本発明の半導体ウェノ・一は、同一基板上に複数の半導
体チップが形或される半導体ウエｌ１−において、前記
複数の半導体チップがすべて個別に識別できるようなマ
ークを前記アドレスチップにそれぞれ設けたことを特徴
とする。
体チップが形或される半導体ウエｌ１−において、前記
複数の半導体チップがすべて個別に識別できるようなマ
ークを前記アドレスチップにそれぞれ設けたことを特徴
とする。
または、上記半導体ウヱ）Ｓ−を製造するために、ウェ
ハー製造工程で使用されるマスクの中でウェハー全体を
一度に露出するマスクに識別マークを設けたことを特徴
とする。
ハー製造工程で使用されるマスクの中でウェハー全体を
一度に露出するマスクに識別マークを設けたことを特徴
とする。
または、検査データと識別マークとの関係を使用して希
望のチップを選択することを特徴とする。
望のチップを選択することを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を説明するための半導体ウェ
ハーの平面図である。同図に示すように、半導体ウェハ
ー１上に半導体チップ２が形成されている。それぞれの
半導体チップ２には、本実施例の場合、半導体チップの
種類を区別する半導体チップ識別パターン３０と、個々
のチップを区別するための照合番号パターン２０のマー
クがそれぞれ設けられている。
ハーの平面図である。同図に示すように、半導体ウェハ
ー１上に半導体チップ２が形成されている。それぞれの
半導体チップ２には、本実施例の場合、半導体チップの
種類を区別する半導体チップ識別パターン３０と、個々
のチップを区別するための照合番号パターン２０のマー
クがそれぞれ設けられている。
このような半導体チップ識別パターン３０や、照合番号
パターン２０の形或は、例えば、半導体ウェハーを一度
に露光するマスクに照合番号パターン等を形或させてお
けば容易に半導体ウェハー上に転写することができる。
パターン２０の形或は、例えば、半導体ウェハーを一度
に露光するマスクに照合番号パターン等を形或させてお
けば容易に半導体ウェハー上に転写することができる。
又、照合番号パターン２０形成専用のマスクを使用して
も可能である。更に、同一ロットで製造される半導体ウ
ェハーの数だけ照合番号を変えたマスクを用意すれば同
一ウェハー内だけではなく、同一ロットでの半導体チッ
プを全て個々に区別して管理する事が可能になる。
も可能である。更に、同一ロットで製造される半導体ウ
ェハーの数だけ照合番号を変えたマスクを用意すれば同
一ウェハー内だけではなく、同一ロットでの半導体チッ
プを全て個々に区別して管理する事が可能になる。
第２図は、第１図の部分拡大図である。同図に示すよう
に、個々の半導体チップ２上に設けられた保護膜、又は
、パシベーション膜に照合番号パターン２０が形成され
る。
に、個々の半導体チップ２上に設けられた保護膜、又は
、パシベーション膜に照合番号パターン２０が形成され
る。
このような構戊であれば、第１図及び第２図で示すよう
な半導体チップ識別パターンがＡのもののような同一形
式の半導体チップを個別に区別することが容易にできる
。従って、例えば個々の低周波特性の差が半導体装置と
総合特性に影響する様なマイクロ波帯等の高周波で使用
する半導体装置においては、個々のチップの識別が可能
であるので、容易に低周波特性が一致させることが可能
になる。更に、チップ内の電界効果トランジスタの相互
コンダクタンスや、ドレイン・ソース飽和電流の個々の
チップの値の管理や、耐電圧のより高いものを選択して
使用することなどが可能となる。
な半導体チップ識別パターンがＡのもののような同一形
式の半導体チップを個別に区別することが容易にできる
。従って、例えば個々の低周波特性の差が半導体装置と
総合特性に影響する様なマイクロ波帯等の高周波で使用
する半導体装置においては、個々のチップの識別が可能
であるので、容易に低周波特性が一致させることが可能
になる。更に、チップ内の電界効果トランジスタの相互
コンダクタンスや、ドレイン・ソース飽和電流の個々の
チップの値の管理や、耐電圧のより高いものを選択して
使用することなどが可能となる。
第３図は、本発明の他の実施例を説明するための半導体
チップの平面図である。同図に示すように、本実施例で
は、照合番号パターン２０を半導体材料部３上に形或す
るため、半導体チップ２内の回路形成に利用できる領域
の面積が広くなる利点を有している。本実施例では、照
合番号パターン２０を半導体材そのものに形或する他に
、保護膜やパシベーション膜，導体層，ポリイミド等を
半導体材部３上に適当な形状で残すことにより照合番号
パターン２０を形成することも可能である。
チップの平面図である。同図に示すように、本実施例で
は、照合番号パターン２０を半導体材料部３上に形或す
るため、半導体チップ２内の回路形成に利用できる領域
の面積が広くなる利点を有している。本実施例では、照
合番号パターン２０を半導体材そのものに形或する他に
、保護膜やパシベーション膜，導体層，ポリイミド等を
半導体材部３上に適当な形状で残すことにより照合番号
パターン２０を形成することも可能である。
最近の微細パターンを有する半導体ウェハーの製造にお
いては、半導体ウェハーの部分的な露光を繰返す方法（
ステッパー）が使用されている。
いては、半導体ウェハーの部分的な露光を繰返す方法（
ステッパー）が使用されている。
一方、半導体チップを電気的に接続するためには、端子
電極１０の上の保護膜又はバシベーション膜４を除去し
なければならない。この時に使用される露光マスクとし
ては、露光すべきパターンが微細でないため、また識別
に使用するマークも見やすさのため太いマークとするた
めウェハー全体を一度に露光する方法（例えばコンタク
トマスクを用いた露光）を使用出来る。製造方法の一例
として、上述の様に保護膜又はパシベーション膜の開口
に使用するマスクをコンタクトマスクとし個々のチップ
を個別に識別できるマークを使用する方法がある。この
方法によれば、チップに付けるマークが最上層に位置す
るため見やすいと言った特長もある。
電極１０の上の保護膜又はバシベーション膜４を除去し
なければならない。この時に使用される露光マスクとし
ては、露光すべきパターンが微細でないため、また識別
に使用するマークも見やすさのため太いマークとするた
めウェハー全体を一度に露光する方法（例えばコンタク
トマスクを用いた露光）を使用出来る。製造方法の一例
として、上述の様に保護膜又はパシベーション膜の開口
に使用するマスクをコンタクトマスクとし個々のチップ
を個別に識別できるマークを使用する方法がある。この
方法によれば、チップに付けるマークが最上層に位置す
るため見やすいと言った特長もある。
上述のような個々のチップに識別できるマークが付いて
いるためチップを個々に分割した後に、試験データを総
合的に判断し、チップを選択する方法が実現出来る。
いるためチップを個々に分割した後に、試験データを総
合的に判断し、チップを選択する方法が実現出来る。
以上説明した両実施例では、照合番号パターン等のマー
クを文字で表したが、本発明はそれに限定されることな
く適当な記号又は文字と記号の組合せでも可能である。
クを文字で表したが、本発明はそれに限定されることな
く適当な記号又は文字と記号の組合せでも可能である。
以上説明したように、本発明は同一形式の半導体チップ
を個々に区別できるような照合番号パターンを個々の半
導体チップに設けることにより、同一ウェハー内で作成
された個々の半導体チッソを容易に区別することができ
るため個々半導体チップの詳細な特性の管理が可能とな
る。
を個々に区別できるような照合番号パターンを個々の半
導体チップに設けることにより、同一ウェハー内で作成
された個々の半導体チッソを容易に区別することができ
るため個々半導体チップの詳細な特性の管理が可能とな
る。
個々のチップに識別出来るマークが付いているため、チ
ップの試験後に行なうチップ分割ののちに、試験データ
を総合的に判断して、より良いチップを優先的に使用す
る事が可能となる。また、機械的にもろいＧａＡｓ半導
体ウェハーの場合にはチップ分割時に良品チップを含め
てのチップ割れ，欠けを生じさせる原因となるチップ表
面上のキズな付けないですむと言った効果も有る。
ップの試験後に行なうチップ分割ののちに、試験データ
を総合的に判断して、より良いチップを優先的に使用す
る事が可能となる。また、機械的にもろいＧａＡｓ半導
体ウェハーの場合にはチップ分割時に良品チップを含め
てのチップ割れ，欠けを生じさせる原因となるチップ表
面上のキズな付けないですむと言った効果も有る。
第１図は本発明の一実施例を説明するための半導体ウェ
ハーの平面図、第２図は第１図の部分拡大図、第３図は
本発明の他の実施例を説明するための半導体チップの平
面図である。 ｌ・・・・・・半導体ウェハー ２・・・・・・半導体
チップ、３・・・・・・半導体材料部、４・・・・・・
保護膜又はパシベーション膜、２０・・・・・・照合番
号パターン、３０・・・・・・半導体チップ識別パター
ン。 菊１図
ハーの平面図、第２図は第１図の部分拡大図、第３図は
本発明の他の実施例を説明するための半導体チップの平
面図である。 ｌ・・・・・・半導体ウェハー ２・・・・・・半導体
チップ、３・・・・・・半導体材料部、４・・・・・・
保護膜又はパシベーション膜、２０・・・・・・照合番
号パターン、３０・・・・・・半導体チップ識別パター
ン。 菊１図
Claims (1)
- 【特許請求の範囲】 １、同一基板上に複数の半導体チップが形成される半導
体ウェハーにおいて、前記複数の半導体チップが、すべ
て個別に識別できるようなマークを前記半導体チップに
それぞれ設けたことを特徴とする半導体ウェハー。 ２、チップの電極部分を開口するためのマスク内に個々
の半導体チップを識別できるマークを設け、当該マスク
を用いて製造することを特徴とする半導体ウェハーの製
造方法。 ３、半導体ウェハーの試験データーを総合的に判断し、
個々の半導体チップを識別するマークを利用して、より
特性の良いチップを優先的に選んで使用する事を特徴と
する半導体チップの選別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2035431A JP2964522B2 (ja) | 1989-03-03 | 1990-02-15 | 半導体ウェハーおよびその製造方法と半導体チップの選別方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-24910 | 1989-03-03 | ||
| JP2491089 | 1989-03-03 | ||
| JP2035431A JP2964522B2 (ja) | 1989-03-03 | 1990-02-15 | 半導体ウェハーおよびその製造方法と半導体チップの選別方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0316111A true JPH0316111A (ja) | 1991-01-24 |
| JP2964522B2 JP2964522B2 (ja) | 1999-10-18 |
Family
ID=26362488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2035431A Expired - Fee Related JP2964522B2 (ja) | 1989-03-03 | 1990-02-15 | 半導体ウェハーおよびその製造方法と半導体チップの選別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2964522B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007250650A (ja) * | 2006-03-14 | 2007-09-27 | Sharp Corp | 窒化物半導体レーザ素子とその製造方法 |
| JP2010225934A (ja) * | 2009-03-24 | 2010-10-07 | Mitsumi Electric Co Ltd | ウエハの製造方法 |
| WO2015000263A1 (zh) * | 2013-07-04 | 2015-01-08 | 京东方科技集团股份有限公司 | 曝光装置及其曝光方法 |
-
1990
- 1990-02-15 JP JP2035431A patent/JP2964522B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007250650A (ja) * | 2006-03-14 | 2007-09-27 | Sharp Corp | 窒化物半導体レーザ素子とその製造方法 |
| US7804878B2 (en) | 2006-03-14 | 2010-09-28 | Sharp Kabushiki Kaisha | Nitride semiconductor laser device and method of producing the same |
| US8059691B2 (en) | 2006-03-14 | 2011-11-15 | Sharp Kabushiki Kaisha | Nitride semiconductor laser device and method of producing the same |
| US8124431B2 (en) | 2006-03-14 | 2012-02-28 | Sharp Kabushiki Kaisha | Nitride semiconductor laser device and method of producing the same |
| JP2010225934A (ja) * | 2009-03-24 | 2010-10-07 | Mitsumi Electric Co Ltd | ウエハの製造方法 |
| WO2015000263A1 (zh) * | 2013-07-04 | 2015-01-08 | 京东方科技集团股份有限公司 | 曝光装置及其曝光方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2964522B2 (ja) | 1999-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5532174A (en) | Wafer level integrated circuit testing with a sacrificial metal layer | |
| JP2005347760A (ja) | 第２の基板上に第１の基板のチップを配置する方法 | |
| JPH01216278A (ja) | 電子的ミクロ構造体におけるランダム欠陥の試験方法 | |
| US4442188A (en) | System for specifying critical dimensions, sequence numbers and revision levels on integrated circuit photomasks | |
| US20080244904A1 (en) | Contour Structures to Highlight Inspection Regions | |
| JPH0316111A (ja) | 半導体ウェハーおよびその製造方法と半導体チップの選別方法 | |
| US12501542B2 (en) | Substrate with identification codes composed of identification pads | |
| US20070035318A1 (en) | Donut-type parallel probe card and method of testing semiconductor wafer using same | |
| KR100755353B1 (ko) | 반도체 장치의 제조 방법, 웨이퍼 및 웨이퍼의 제조 방법 | |
| JPH05299484A (ja) | 半導体ウェハ | |
| JP2001210682A (ja) | 半導体選別装置 | |
| JP3730106B2 (ja) | 半導体の選別方法 | |
| JPH02165649A (ja) | プローブカード | |
| JP3853989B2 (ja) | 半導体装置の製造方法 | |
| JPS61112149A (ja) | 半導体集積回路露光用マスク | |
| JPS61182214A (ja) | 半導体ウエ−ハ | |
| JPS5966112A (ja) | 半導体チツプ | |
| JPS59175739A (ja) | 半導体素子の選別方法 | |
| JPH03154329A (ja) | 半導体装置の製造方法 | |
| JPS63306635A (ja) | 半導体チップのマ−キング法 | |
| JPH0287540A (ja) | 半導体ウェハーの検査方法 | |
| JPH03142945A (ja) | 半導体ウェハー | |
| JPS61144838A (ja) | 半導体装置及びその不良解析方法 | |
| JPH02250346A (ja) | 半導体装置の処理方法 | |
| JPH0199051A (ja) | 半導体製造マスク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |