JPS5966112A - 半導体チツプ - Google Patents
半導体チツプInfo
- Publication number
- JPS5966112A JPS5966112A JP57176166A JP17616682A JPS5966112A JP S5966112 A JPS5966112 A JP S5966112A JP 57176166 A JP57176166 A JP 57176166A JP 17616682 A JP17616682 A JP 17616682A JP S5966112 A JPS5966112 A JP S5966112A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wafer
- integrated circuit
- pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
- H10W46/103—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols alphanumeric information, e.g. words, letters or serial numbers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
- H10W46/603—Formed on wafers or substrates before dicing and remaining on chips after dicing
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置、特に、半導体チップの改良に関
するものである。
するものである。
従来、集積回路技術によ−て完成された所定の回路機能
な持つ集積回路および外部入出力端子（ポンディングパ
ッド）を有する半導体チップ（以下、単に半導体チップ
という）を形成するには、一枚のシリコン単結晶からな
るウェーノー上にホトエツチング（Ｐｈｏｔｏ Ｅｔｃ
ｈｉｎｇ）によるノ（ターン形成技術等の集積回路技術
を用いて、複数個の半導体チップに分離されるべき回路
）くターンを反復して前記ウエーノ・上に形成し、電気
特性等の検査をして、ダイシング（Ｄｉｃｉｎｇ ）技
術により切断し、前記検査を合格した半導体チップだけ
な選択して個々の半導体チップを形成していた。
な持つ集積回路および外部入出力端子（ポンディングパ
ッド）を有する半導体チップ（以下、単に半導体チップ
という）を形成するには、一枚のシリコン単結晶からな
るウェーノー上にホトエツチング（Ｐｈｏｔｏ Ｅｔｃ
ｈｉｎｇ）によるノ（ターン形成技術等の集積回路技術
を用いて、複数個の半導体チップに分離されるべき回路
）くターンを反復して前記ウエーノ・上に形成し、電気
特性等の検査をして、ダイシング（Ｄｉｃｉｎｇ ）技
術により切断し、前記検査を合格した半導体チップだけ
な選択して個々の半導体チップを形成していた。
このようにして形成された半導体チップは、ワイヤーボ
ンディング、バックージイング等の処理を諦し、半導体
装置と七で製品となる。しかしながら、前記製品となっ
た半導体装置な製品用性前に行なわれる電気特性等の検
査において、または。
ンディング、バックージイング等の処理を諦し、半導体
装置と七で製品となる。しかしながら、前記製品となっ
た半導体装置な製品用性前に行なわれる電気特性等の検
査において、または。
製品使用時における電気特性等の検査において。
特性上の不良が発生することがあった。このような原因
を調査、解析するには、不良が発生した半導体装置内の
半導体チップの製造工程を知る必要があるが、半導体チ
ップの製品種類は判別できても、どのウェーハで形成し
た半導体チップであるのか、さらには、ウェーハのどの
位置で形成された半導体チップであるのか等、半導体チ
ップの製造工程上の欠陥、バラツキな解析するのは極め
て困難であり、半導体チップ、延いては半導体装置の品
質向上のための不良解析が行ない難いという欠点があ−
た。
を調査、解析するには、不良が発生した半導体装置内の
半導体チップの製造工程を知る必要があるが、半導体チ
ップの製品種類は判別できても、どのウェーハで形成し
た半導体チップであるのか、さらには、ウェーハのどの
位置で形成された半導体チップであるのか等、半導体チ
ップの製造工程上の欠陥、バラツキな解析するのは極め
て困難であり、半導体チップ、延いては半導体装置の品
質向上のための不良解析が行ない難いという欠点があ−
た。
本発明の目的は、前記欠点な除去し、どのウェーハで形
成した半導体チップであるのか、ウェー・・のどの位置
で形成された半導体チップであるのかな識別できる半導
体チップな提供することにある。
成した半導体チップであるのか、ウェー・・のどの位置
で形成された半導体チップであるのかな識別できる半導
体チップな提供することにある。
本発明の特徴は、半導体チップの所定の部分に。
前記半導体チップが形成されたウエーノ・の識別記号と
該ウェー・・上での前記半導体チップ位置表示記号のう
ち少な（ともどちらか１つを備えたことにある。
該ウェー・・上での前記半導体チップ位置表示記号のう
ち少な（ともどちらか１つを備えたことにある。
以下、実施例とともに１本発明の詳細な説明するう
第１図は５本発明の半導体チップを複数個有するウェー
ハの一実施例の概要を示す構成図である。
ハの一実施例の概要を示す構成図である。
第１図においで、１はシリコン単結晶からなり。
複数個の半導体チップとして分離されるべき反復パター
ンを有するウエーノ蔦である。１００は前記ウェーハ１
上の２１の位置に配設された半導体チップとして分離さ
れる部分（以下、半導体チップ部という）であり、各々
の半導体チップ部は規則的に配設されている。
ンを有するウエーノ蔦である。１００は前記ウェーハ１
上の２１の位置に配設された半導体チップとして分離さ
れる部分（以下、半導体チップ部という）であり、各々
の半導体チップ部は規則的に配設されている。
第２図は、第１図に示すウェーハ１上の２１の位置に配
設された１個の半導体チップ部の一実施例の構成を示す
図である。
設された１個の半導体チップ部の一実施例の構成を示す
図である。
第２図において、２は前記ウェーハ１からダイシング技
術により切断されたウェーハ１上の２１の位置で形成さ
れた半導体チップ部であり、該半導体チク１６２０表面
上には、複数の機能な有する回路な配設した集積回路２
００と該集積回路２００への入力信号ならびに前記集積
回路２００からの出力信号の受授な行なう外部入出力端
子２０１（ポンディングパッド）な有している。
術により切断されたウェーハ１上の２１の位置で形成さ
れた半導体チップ部であり、該半導体チク１６２０表面
上には、複数の機能な有する回路な配設した集積回路２
００と該集積回路２００への入力信号ならびに前記集積
回路２００からの出力信号の受授な行なう外部入出力端
子２０１（ポンディングパッド）な有している。
２０２は前記半導体チップ部２の集積回路２００および
外部入出力端子２０１等の他の使用していない部分に設
けられた半導体チップ部２の識別記号であり、該識別記
号２０２は、前記ウェーハ１ノ種類１例えば、何年何月
にどこの工場で製造されたものかの表示（第２図におい
てはＶ−１で表示）および前記ウェーハ１上のどこの位
置で形成されたものかの表示（第２図においては２１）
を文字、記号および図形等によって表示したものである
。
外部入出力端子２０１等の他の使用していない部分に設
けられた半導体チップ部２の識別記号であり、該識別記
号２０２は、前記ウェーハ１ノ種類１例えば、何年何月
にどこの工場で製造されたものかの表示（第２図におい
てはＶ−１で表示）および前記ウェーハ１上のどこの位
置で形成されたものかの表示（第２図においては２１）
を文字、記号および図形等によって表示したものである
。
以上説明した如く１字溝体チップの所定の部分に前記半
導体チップが形成されたウェーハの識別記号と該ウェー
ハ上での前記半導体チップ位置表示記号のうち少なくと
もどちらか１つな備えたことによ−て、前記欠点を除去
し、どのウェーハで形成した半導体チップであるのか、
ウェーハ上のどの位置で形成された半導体チップである
のかを識別でき、前記目的な達成することができる。
導体チップが形成されたウェーハの識別記号と該ウェー
ハ上での前記半導体チップ位置表示記号のうち少なくと
もどちらか１つな備えたことによ−て、前記欠点を除去
し、どのウェーハで形成した半導体チップであるのか、
ウェーハ上のどの位置で形成された半導体チップである
のかを識別でき、前記目的な達成することができる。
次に、前記本実施例の形成方法な説明する。
第３図は１本実施例の半導体チップの形成方法を説明す
るための概要図である。
るための概要図である。
第３図において、３００は第１図に示すシリコン単結晶
からなるウェーハであり、集積回路等の形成ななすホト
エツチング等による製造工程中のウェーハ３００である
。３１０は前記製造工程中のある段階の製造工程で使用
するマスクであり。
からなるウェーハであり、集積回路等の形成ななすホト
エツチング等による製造工程中のウェーハ３００である
。３１０は前記製造工程中のある段階の製造工程で使用
するマスクであり。
該マスク３１０には集積回路等のパターンを形成するパ
ターン形成部３１１と前記第２図に示す識別記号２０２
な形成する識別記号形成部３１２を設けである。前記識
別記号形成部３１２は、ウェーハ３０００種類とウェー
ハ上での位置（第３図においては２１の位置）を表示す
る記号のうち少なくともどちらか１つな形成するための
パターンを設けである。このようなマスク３１０を、集
積回路等の製造工程終了後に、または製造工程と別に矢
印の如くウェーハ３００上に配置することによって、半
導体チップに容易に識別記号を形成することができる。
ターン形成部３１１と前記第２図に示す識別記号２０２
な形成する識別記号形成部３１２を設けである。前記識
別記号形成部３１２は、ウェーハ３０００種類とウェー
ハ上での位置（第３図においては２１の位置）を表示す
る記号のうち少なくともどちらか１つな形成するための
パターンを設けである。このようなマスク３１０を、集
積回路等の製造工程終了後に、または製造工程と別に矢
印の如くウェーハ３００上に配置することによって、半
導体チップに容易に識別記号を形成することができる。
第４図は、他の方法により識別記号な形成するための主
要な部分な示す図である。
要な部分な示す図である。
第４図において、４はウェーハ４００上の１２の位置に
配設された半導体チップ部であり、ホトエツチング等に
よる製造工程中、または該製造工程終了後等に、電子ビ
ーム加工技術、レーザビーム加工技術等の加工ビーム（
Ｂｅｅｍ） ４０１によって識別記号４０２を形成する
ことが容易にできる。
配設された半導体チップ部であり、ホトエツチング等に
よる製造工程中、または該製造工程終了後等に、電子ビ
ーム加工技術、レーザビーム加工技術等の加工ビーム（
Ｂｅｅｍ） ４０１によって識別記号４０２を形成する
ことが容易にできる。
なお１本発明は、前記実施例に限定されることなく、そ
の要旨な変更しない範囲において種々変更し得ることは
勿論である。
の要旨な変更しない範囲において種々変更し得ることは
勿論である。
第１図および第２図は５本発明の一実施例の構成を示す
図。 第３図は１本発明の一実施例の製造方法な示す概略図。 第４図は１本発明の他の製造方法を示す一実施例の主要
部を示す図である。 １．３００．４００・・・ウェーハ、２，４，１００・
・・半導体チップ部、２０２，４０２・・・識別記号、
２００・・・集積回路、２０１・・・外部入出力端子。 ３１０・・・マスク、３１１・・・パターン形成ｕ、
３１２・・・識別記号形成部、４・・・加エビ〜ム。 （・２．− 第 １ 図 第 ２ 図
図。 第３図は１本発明の一実施例の製造方法な示す概略図。 第４図は１本発明の他の製造方法を示す一実施例の主要
部を示す図である。 １．３００．４００・・・ウェーハ、２，４，１００・
・・半導体チップ部、２０２，４０２・・・識別記号、
２００・・・集積回路、２０１・・・外部入出力端子。 ３１０・・・マスク、３１１・・・パターン形成ｕ、
３１２・・・識別記号形成部、４・・・加エビ〜ム。 （・２．− 第 １ 図 第 ２ 図
Claims (1)
- （１）集積回路が形成された半導体チップの一部に。 前記半導体チップが形成されたウエーノ・の識別記号お
よび該ウェーハ上での前記半導体チップの位置表示記号
のうち少なくともどちらか１つを備えたことな特徴とし
た半導体チップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57176166A JPS5966112A (ja) | 1982-10-08 | 1982-10-08 | 半導体チツプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57176166A JPS5966112A (ja) | 1982-10-08 | 1982-10-08 | 半導体チツプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5966112A true JPS5966112A (ja) | 1984-04-14 |
Family
ID=16008814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57176166A Pending JPS5966112A (ja) | 1982-10-08 | 1982-10-08 | 半導体チツプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5966112A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04123417A (ja) * | 1990-09-14 | 1992-04-23 | Toshiba Corp | 半導体装置 |
-
1982
- 1982-10-08 JP JP57176166A patent/JPS5966112A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04123417A (ja) * | 1990-09-14 | 1992-04-23 | Toshiba Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4359576B2 (ja) | 第２の基板上に第１の基板のチップを配置する方法 | |
| JP2000003889A (ja) | 半導体ウエハおよび半導体装置の製造方法 | |
| JPH05315207A (ja) | 半導体装置 | |
| JPH044525B2 (ja) | ||
| JPH02211648A (ja) | 半導体装置 | |
| JP2004336055A (ja) | ウェハダイシングのための方法 | |
| US3304594A (en) | Method of making integrated circuit by controlled process | |
| JP3732100B2 (ja) | 半導体基板における電子回路の構造部の製造と検査のための方法 | |
| US7534655B2 (en) | Method of arranging dies in a wafer for easy inkless partial wafer process | |
| US6969620B2 (en) | Semiconductor device inspection system | |
| JPH05299484A (ja) | 半導体ウェハ | |
| JP2964522B2 (ja) | 半導体ウェハーおよびその製造方法と半導体チップの選別方法 | |
| JP3730106B2 (ja) | 半導体の選別方法 | |
| JP2990134B2 (ja) | 半導体チップ、半導体試験装置及び半導体装置試験方法 | |
| JPH03228345A (ja) | 半導体素子チップ及びその素子チップの検査方法 | |
| JP4632659B2 (ja) | 半導体装置の製造方法 | |
| KR100641471B1 (ko) | 반도체 소자의 입력 ｉｃ 구조 | |
| JP2002083784A (ja) | 半導体装置の製造方法 | |
| JPH04352314A (ja) | 半導体ウェハの識別方法 | |
| JPH02148823A (ja) | 半導体装置の製造方法 | |
| JPS61112149A (ja) | 半導体集積回路露光用マスク | |
| JPH04288811A (ja) | 半導体装置の製造方法 | |
| JP2008053474A (ja) | ウェハ及びそれを用いた半導体装置の製造方法 | |
| JPH10178072A (ja) | 半導体検査方法 | |
| JPS6328036A (ja) | 半導体装置の製造方法 |