JPH03163629A - 割込み要因の解析により発生された擬似割込みによる割込み処理方法 - Google Patents
割込み要因の解析により発生された擬似割込みによる割込み処理方法Info
- Publication number
- JPH03163629A JPH03163629A JP30201589A JP30201589A JPH03163629A JP H03163629 A JPH03163629 A JP H03163629A JP 30201589 A JP30201589 A JP 30201589A JP 30201589 A JP30201589 A JP 30201589A JP H03163629 A JPH03163629 A JP H03163629A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interruption
- pseudo
- processing
- analysis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004458 analytical method Methods 0.000 title claims abstract description 8
- 238000003672 processing method Methods 0.000 title claims description 11
- 230000004044 response Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 7
- 230000008569 process Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[6!I要]
データ処理システムにおける割込み処理方法に係り.特
に割込み娑因の解析により発生された凝似割込みによる
割込み処理方法に関し.ユーザによる割込み処理ルーチ
ンの作成を簡単化すると共に,割込み制御システムの設
計にあたりハードウェアによる制約を意識しなくともよ
いようにすることを目的とし, ?W Klの割込み要因を有し.割込み発生時に割込み
信号をプロセッサ側に送出すると共にそれら割込み要因
の割込みステータスを保持するよう構成されたデータ処
理システムにお・いて.プロセッサのオペレーティング
システムは,割込み信号に応答して割込みステータスを
読み込んで割込み要因を解析する過程と.その解析の結
果得られた割込み要因別に擬似割込みを発生する過程と
を有し.擬似割込みに対しては,各擬似割込み別にユー
ザプログラムによる割込み処理ルーチンが用意されるよ
うに構成される。
に割込み娑因の解析により発生された凝似割込みによる
割込み処理方法に関し.ユーザによる割込み処理ルーチ
ンの作成を簡単化すると共に,割込み制御システムの設
計にあたりハードウェアによる制約を意識しなくともよ
いようにすることを目的とし, ?W Klの割込み要因を有し.割込み発生時に割込み
信号をプロセッサ側に送出すると共にそれら割込み要因
の割込みステータスを保持するよう構成されたデータ処
理システムにお・いて.プロセッサのオペレーティング
システムは,割込み信号に応答して割込みステータスを
読み込んで割込み要因を解析する過程と.その解析の結
果得られた割込み要因別に擬似割込みを発生する過程と
を有し.擬似割込みに対しては,各擬似割込み別にユー
ザプログラムによる割込み処理ルーチンが用意されるよ
うに構成される。
[産業上の利用分野]
本発明はデータ処理システムにおける割込み処理方法に
係り,特に割込み要因の解析により発生された凝似割込
みによる割込み処理方法に関する。
係り,特に割込み要因の解析により発生された凝似割込
みによる割込み処理方法に関する。
かかる割込み処理方法では,ユーザffll1が作成す
る割込み処理ルーチンが複雑なものとならないことが必
要とされている。
る割込み処理ルーチンが複雑なものとならないことが必
要とされている。
[従来の技術]
従来,データ処理システムにおいては,入出力装置で割
込みが発生したような場合,その割込み発生は割込み信
号により割込み専用のバスを通じてCPU (中央処理
装置)側に通知され.その割込み信号をCPU側のオペ
レーティングシステムが検知し,オペレーティングシス
テムはその割込み発生をユーザプログラム{期に1云え
,それによりユーザプログラム則の割込み処理ルーチン
が起動されて.割込み処理がなされていた。
込みが発生したような場合,その割込み発生は割込み信
号により割込み専用のバスを通じてCPU (中央処理
装置)側に通知され.その割込み信号をCPU側のオペ
レーティングシステムが検知し,オペレーティングシス
テムはその割込み発生をユーザプログラム{期に1云え
,それによりユーザプログラム則の割込み処理ルーチン
が起動されて.割込み処理がなされていた。
しかしながら,割込み要因となる各入出力装置毎にそれ
ぞれCPUボードに対する専用の割込み信号線を設ける
ことは.利用できる信号線の数に制限があることから現
実的ではない。このため複数の割込み要因を一つに絞る
ことで信号線の数を削減する制[卸が必要となる。
ぞれCPUボードに対する専用の割込み信号線を設ける
ことは.利用できる信号線の数に制限があることから現
実的ではない。このため複数の割込み要因を一つに絞る
ことで信号線の数を削減する制[卸が必要となる。
第4図にはかかる制御機能を鋪えたデータ処理システム
の構成例が扇される。第4図中,lはCP tJを搭載
したCPUボード,2は入出力装置51〜53を収容す
るインタフェースポード,3はデータ及びアドレスバス
.4は割込み用バスである。
の構成例が扇される。第4図中,lはCP tJを搭載
したCPUボード,2は入出力装置51〜53を収容す
るインタフェースポード,3はデータ及びアドレスバス
.4は割込み用バスである。
インタフェースポード2は異なる入出力装置51〜53
を収容するインタフェースボ−1−I/F1−1/F3
を三つ備えており,各入出力装置51〜53からの割込
みを制御する割込み制御部2lと,各入出力装置5l〜
53の割込み発生状況を保持するステータスレジスタ2
2を含む。
を収容するインタフェースボ−1−I/F1−1/F3
を三つ備えており,各入出力装置51〜53からの割込
みを制御する割込み制御部2lと,各入出力装置5l〜
53の割込み発生状況を保持するステータスレジスタ2
2を含む。
かかるシステムで使用できるバスの数には物理的に制限
があり9このため割込み用バス4はインタフェースポー
ドl枚あたりに精々1本程度しか割り当てられない。こ
のため,インタフェースポード2では,非同団に動く各
人出力装置51〜53からの割込み要求を割込み制御部
21によっつに絞り,割遂み用バス4中の1本の信号線
のみを用いてCPUボード1に割込み信号を送っている
。
があり9このため割込み用バス4はインタフェースポー
ドl枚あたりに精々1本程度しか割り当てられない。こ
のため,インタフェースポード2では,非同団に動く各
人出力装置51〜53からの割込み要求を割込み制御部
21によっつに絞り,割遂み用バス4中の1本の信号線
のみを用いてCPUボード1に割込み信号を送っている
。
従来,第5図に示されるように.cpuボード1で;ま
,割込み信号を検知すると(ステップS22)と,オペ
レーティングシステムがその割込みに対応した例外処理
要求を行う。それによりその例外処理要求の番号に対応
したユーザプログラムIllの割込み処理ルーチンが起
動され,割込み処理が実行される(ステップS23)。
,割込み信号を検知すると(ステップS22)と,オペ
レーティングシステムがその割込みに対応した例外処理
要求を行う。それによりその例外処理要求の番号に対応
したユーザプログラムIllの割込み処理ルーチンが起
動され,割込み処理が実行される(ステップS23)。
[発明が解決しようとする課題]
上述のシステムの場合,割込み処理ルーチンはユーザ側
で作成することになるが,例えばインタフェースポート
I/Flに接続されている装置5lについての割込み処
理である場合にも,他のインタフェースポートI/F2
,I/F3に接続されている装置52.53の割込み処
理についても記述しなければならず,割込み処理ルーチ
ンが廖雑化する。
で作成することになるが,例えばインタフェースポート
I/Flに接続されている装置5lについての割込み処
理である場合にも,他のインタフェースポートI/F2
,I/F3に接続されている装置52.53の割込み処
理についても記述しなければならず,割込み処理ルーチ
ンが廖雑化する。
すなわち.インタフェースポード2がら人力される割込
み信号だけでは,その割込み信号が装置51〜53の何
れにより発生されたものか分からないので,割込み処理
ルーチンの中に,インタフェースポード2中のステータ
スレジスタ22の内容を読み込んで割込み発生要因を解
析するステップが必要となり.さらにその割込みを処理
している最中に他の装置から出力されたデータや割込み
要求等をどのように処理するかを決めるステップが必要
となり.このため割込み処理ルーチンが非常に複雑化す
ることになる。
み信号だけでは,その割込み信号が装置51〜53の何
れにより発生されたものか分からないので,割込み処理
ルーチンの中に,インタフェースポード2中のステータ
スレジスタ22の内容を読み込んで割込み発生要因を解
析するステップが必要となり.さらにその割込みを処理
している最中に他の装置から出力されたデータや割込み
要求等をどのように処理するかを決めるステップが必要
となり.このため割込み処理ルーチンが非常に複雑化す
ることになる。
またユーザとしては,利えば装置51についての割込み
処理ルーチンのみを作りたい場合にも,その割込み処理
ルーチン中に他の装置52.53についての処置も記述
しなければならないため,装i51のみならず装置52
.53の仕様等についての知識も必要となり.プログラ
ムの作成に大変手間がかかるようになる。
処理ルーチンのみを作りたい場合にも,その割込み処理
ルーチン中に他の装置52.53についての処置も記述
しなければならないため,装i51のみならず装置52
.53の仕様等についての知識も必要となり.プログラ
ムの作成に大変手間がかかるようになる。
また従来の割込み処理方法では.割込み制御システムの
設計にあたっては割込みバスの本数などのハードウェア
の物理的7h11限を常に,會識してシステム設計を行
う必要がある。
設計にあたっては割込みバスの本数などのハードウェア
の物理的7h11限を常に,會識してシステム設計を行
う必要がある。
またシステムを時分割に1吏用するマルチューザシステ
ムの場合,例えばあるユーザがインタフェースポートI
/F 1の装置5lを使用している状態で,他のユーザ
がインタフェースポート1/F2の装置52を使用しよ
うとした場合,割込み制御部21の制御に競合が起こり
.正常な動作を保証できなくなることがある。
ムの場合,例えばあるユーザがインタフェースポートI
/F 1の装置5lを使用している状態で,他のユーザ
がインタフェースポート1/F2の装置52を使用しよ
うとした場合,割込み制御部21の制御に競合が起こり
.正常な動作を保証できなくなることがある。
したがって本発明の目的は.ユーザによる割込み処理ル
ーチンの作成を簡単化すると共に.割込み制御システム
の設計にあたりハードウェアによる制約を意識しなくて
もよいようにすることにある。
ーチンの作成を簡単化すると共に.割込み制御システム
の設計にあたりハードウェアによる制約を意識しなくて
もよいようにすることにある。
[課題を解決するための手段]
第1図は本発明に係る原理説明図である。
本発明に係る割込み要因の解析により発生された擬似割
込みによる割込み処理方法は,複数の割込み要因を有し
,割込み発生時に割込み信号をプロセッサ側に送出する
と共にそれら割込み要因の割込みステータスを保持する
よう構成されたデータ処理システムにおいて,プロセッ
サのオペレーティングシステムは,割込み信号に応答し
て割込みステータスを読み込んで割込み要因を解析する
過8(ステップS13)と,その解析の結果得られた割
込み要因別に擬似割込みを発生する過程(ステップS1
4)とを有し,擬似割込みに対しては,各擬似割込み別
にユーザプログラムによる割込み処理ルーチンが用意さ
れるように構成される。
込みによる割込み処理方法は,複数の割込み要因を有し
,割込み発生時に割込み信号をプロセッサ側に送出する
と共にそれら割込み要因の割込みステータスを保持する
よう構成されたデータ処理システムにおいて,プロセッ
サのオペレーティングシステムは,割込み信号に応答し
て割込みステータスを読み込んで割込み要因を解析する
過8(ステップS13)と,その解析の結果得られた割
込み要因別に擬似割込みを発生する過程(ステップS1
4)とを有し,擬似割込みに対しては,各擬似割込み別
にユーザプログラムによる割込み処理ルーチンが用意さ
れるように構成される。
[ 作 用 ]
ハードウェア側において複数の割込み要因のうちの何れ
からか割込みが発生すると(ステップSl1),その割
込み要因(割込み発生箇所)の状況についての割込みス
テータス情報がハードウエア回路に保持され.それと共
に割込み信号がプロセッサのオペレーティングシステム
に伝えられる。
からか割込みが発生すると(ステップSl1),その割
込み要因(割込み発生箇所)の状況についての割込みス
テータス情報がハードウエア回路に保持され.それと共
に割込み信号がプロセッサのオペレーティングシステム
に伝えられる。
オペレーティングシステムは割込み信号を受けると,ハ
ードウエア側に保持されている割込みステータス情躍を
読み込み,その内容を解析してどの割込み要因が割込み
を発生したかを判別する(ステップS13)。割込み要
因が判別されたならば.その割込み要因に対応した凝似
割込みを発生する(ステップS14)。
ードウエア側に保持されている割込みステータス情躍を
読み込み,その内容を解析してどの割込み要因が割込み
を発生したかを判別する(ステップS13)。割込み要
因が判別されたならば.その割込み要因に対応した凝似
割込みを発生する(ステップS14)。
ユー゛ザプログラム側には.各割込み要因対応の擬似割
込みにそれぞれ対応させて割込み処理ルーチンが用意さ
れており.オペレーティングシステムが擬似割込みを発
生すると.その擬似割込みに対応した割込み処理ルーチ
ンが起動される(ステップS15)。
込みにそれぞれ対応させて割込み処理ルーチンが用意さ
れており.オペレーティングシステムが擬似割込みを発
生すると.その擬似割込みに対応した割込み処理ルーチ
ンが起動される(ステップS15)。
【実施例1
以下.図面を参照して本発明の実施例を説明する。
ここで.本発明の一実施例としての割込み処理方法を行
うハードウェア構成としては第4図で示したものと同じ
ものを用いるものとする。この実施例システムにおける
処理手順が第2図に示される。
うハードウェア構成としては第4図で示したものと同じ
ものを用いるものとする。この実施例システムにおける
処理手順が第2図に示される。
いま,入出力装置5lにおいて割込み要求が発生し.割
込み情報がインタフェースポート1/Flを介して割込
み制御部2lに入力されたものとする(ステップSt)
。割込み制御部21はボート!/F 1からの割込み情
報をステータスレジスタ22に書き込み(ステップS2
),それによりシステムの割込み発生状態を記録保持す
る。同時に.割込み制fl部2lはバス中の信号線の1
本を介してCPUボード1に割込み信号を送出する(ス
テップS3)。
込み情報がインタフェースポート1/Flを介して割込
み制御部2lに入力されたものとする(ステップSt)
。割込み制御部21はボート!/F 1からの割込み情
報をステータスレジスタ22に書き込み(ステップS2
),それによりシステムの割込み発生状態を記録保持す
る。同時に.割込み制fl部2lはバス中の信号線の1
本を介してCPUボード1に割込み信号を送出する(ス
テップS3)。
CPUボードlにおいては.オペレーティングシステム
が割込み信号を監視しており,割込み信号が検知される
と,インタフェースポード2のステータスレジスタ2か
ら各装置51〜53のステータス情報を読み込む(ステ
ップS4)。
が割込み信号を監視しており,割込み信号が検知される
と,インタフェースポード2のステータスレジスタ2か
ら各装置51〜53のステータス情報を読み込む(ステ
ップS4)。
オペレーティングシステムはこのステータス情報を解析
して割込み要求を発した割込み要因が装置51〜53の
何れであるかを判別し,その解析結果に応じてそれぞれ
の装置別に擬似割込みを発生する(ステップS5)。
して割込み要求を発した割込み要因が装置51〜53の
何れであるかを判別し,その解析結果に応じてそれぞれ
の装置別に擬似割込みを発生する(ステップS5)。
すなわち,解析の結果得られた装置51〜53別に例外
処理要求#51〜#53の何れかを実行する。この例外
処理要求#51〜#53はそれぞれ装置53〜53に対
応した擬似割込みとなる。
処理要求#51〜#53の何れかを実行する。この例外
処理要求#51〜#53はそれぞれ装置53〜53に対
応した擬似割込みとなる。
ここで例外処理要求の番号#51,#52.#53はそ
れぞれ装置51.52.53に対応した割込み処理ルー
チンを索引する番号となる。ユーザII1はこの例外処
理要求の番号#51〜#53にそれぞれ対応させて割込
み処理ルーチンつまり例外処理ルーチンを作成すること
になる。なお,普通の割込み処理は,ハードウェア上で
割込みが発生すると,それが例外処理要求となり,その
例外処理要求に対応した例外処理ルーチンが実行される
ものである。
れぞれ装置51.52.53に対応した割込み処理ルー
チンを索引する番号となる。ユーザII1はこの例外処
理要求の番号#51〜#53にそれぞれ対応させて割込
み処理ルーチンつまり例外処理ルーチンを作成すること
になる。なお,普通の割込み処理は,ハードウェア上で
割込みが発生すると,それが例外処理要求となり,その
例外処理要求に対応した例外処理ルーチンが実行される
ものである。
オペレーティングシステムにより上述の例外処理が実行
されると,次には処理がユーザプログラムflll+に
渡される。これにより例えば実行された例外処理の番号
が#51である場合には,ユーザプログラムIllでは
装置51に対応した割込み処理ルーチンが実行されるこ
とになる(ステップS6)。
されると,次には処理がユーザプログラムflll+に
渡される。これにより例えば実行された例外処理の番号
が#51である場合には,ユーザプログラムIllでは
装置51に対応した割込み処理ルーチンが実行されるこ
とになる(ステップS6)。
上述のようにすると,第3図に模式的に示されるように
,割込み制1卸部2lからの割込み信号はステータスレ
ジスタ22の内容解析結果に基づいて擬似割込み#51
〜#53の何れかにスイッチされたと等価であり.それ
に応じた割込み処理ルーチンが実行されることになる。
,割込み制1卸部2lからの割込み信号はステータスレ
ジスタ22の内容解析結果に基づいて擬似割込み#51
〜#53の何れかにスイッチされたと等価であり.それ
に応じた割込み処理ルーチンが実行されることになる。
擬似割込みの数はソフトウェア処理によるものであるた
め必要に応じてその値を設定することができる。この擬
似割込みはユーザプログラム側から見るとハードウェア
からの割込みと全く等価に見えるものである。これによ
り割込み制御システムの設計にあたっては.ハードウエ
アのバス数による物理的制限を意識する必要がなくなり
.インタフェースポードに接続される機器の数だけソフ
トウェアにより割込みを発生できるようになる。
め必要に応じてその値を設定することができる。この擬
似割込みはユーザプログラム側から見るとハードウェア
からの割込みと全く等価に見えるものである。これによ
り割込み制御システムの設計にあたっては.ハードウエ
アのバス数による物理的制限を意識する必要がなくなり
.インタフェースポードに接続される機器の数だけソフ
トウェアにより割込みを発生できるようになる。
この結果,割込み処理ルーチンは割込み発生した装置の
処理のみを記述すればよくなり.他のインタフェースポ
ートに接続されている装置の割込み処理については記述
する必要がなくなり.割込み処理ルーチンの作成が容易
になる。
処理のみを記述すればよくなり.他のインタフェースポ
ートに接続されている装置の割込み処理については記述
する必要がなくなり.割込み処理ルーチンの作成が容易
になる。
[発明の効果]
本発明によれば,ユーザによる割込み処理ルーチンの作
成にあたり,割込み発生したm 23以外の他の機器の
割込み処理について記述する必要がなくなり,よって割
込み処理ルーチンの作成が簡単化される。また割込み制
御の設計にあたり,ハードウエアによる制約を意識する
必要がなくな
成にあたり,割込み発生したm 23以外の他の機器の
割込み処理について記述する必要がなくなり,よって割
込み処理ルーチンの作成が簡単化される。また割込み制
御の設計にあたり,ハードウエアによる制約を意識する
必要がなくな
第l図は本発明に係る原理説明図,
第2図は本発明の一実流利としての割込み処理方法を説
明する図, 第3図は実廁例の割込み処理方法を模式的に説明する図
, 第4図は割込み制御機能を備えたデータ処理システムの
構成例を示す図,および. 第5図は従来の割込み処理方法を説明する図である。 図において, l・・・CPUボード 2・・・インタフェースポード 3・・・データ及びアドレスバス 4・・・割込み用バス 2l・・・割込みiIi1l f卸部 22・・・ステータスレジスタ 51〜53・・・入出力装置 木飽月l;仔、3乗理説明居 弔 1 図 ・4S〈発明 の與2丙!乞づ列 第2図 冥稀伊1jΣ季臭jへ自ワ1二925円ク′ろたク第3
図 デ゛一夕処理シヌZムの石1六”汐J M4図 第5図
明する図, 第3図は実廁例の割込み処理方法を模式的に説明する図
, 第4図は割込み制御機能を備えたデータ処理システムの
構成例を示す図,および. 第5図は従来の割込み処理方法を説明する図である。 図において, l・・・CPUボード 2・・・インタフェースポード 3・・・データ及びアドレスバス 4・・・割込み用バス 2l・・・割込みiIi1l f卸部 22・・・ステータスレジスタ 51〜53・・・入出力装置 木飽月l;仔、3乗理説明居 弔 1 図 ・4S〈発明 の與2丙!乞づ列 第2図 冥稀伊1jΣ季臭jへ自ワ1二925円ク′ろたク第3
図 デ゛一夕処理シヌZムの石1六”汐J M4図 第5図
Claims (1)
- 【特許請求の範囲】 複数の割込み要因を有し、割込み発生時に割込み信号を
プロセッサ側に送出すると共にそれら割込み要因の割込
みステータスを保持するよう構成されたデータ処理シス
テムにおいて、 該プロセッサのオペレーティングシステムは、 該割込み信号に応答して該割込みステータスを読み込ん
で割込み要因を解析する過程(S13)と、 その解析の結果得られた割込み要因別に擬似割込みを発
生する過程(S14)とを有し、該擬似割込みに対して
は、各擬似割込み別にユーザプログラムによる割込み処
理ルーチンが用意されるように構成された、割込み要因
の解析により発生された擬似割込みによる割込み処理方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30201589A JPH03163629A (ja) | 1989-11-22 | 1989-11-22 | 割込み要因の解析により発生された擬似割込みによる割込み処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30201589A JPH03163629A (ja) | 1989-11-22 | 1989-11-22 | 割込み要因の解析により発生された擬似割込みによる割込み処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03163629A true JPH03163629A (ja) | 1991-07-15 |
Family
ID=17903869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30201589A Pending JPH03163629A (ja) | 1989-11-22 | 1989-11-22 | 割込み要因の解析により発生された擬似割込みによる割込み処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03163629A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525113A (en) * | 1978-08-09 | 1980-02-22 | Mitsubishi Electric Corp | Interruption processing system |
| JPS61226839A (ja) * | 1985-03-30 | 1986-10-08 | Toshiba Corp | イベント処理方式 |
-
1989
- 1989-11-22 JP JP30201589A patent/JPH03163629A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525113A (en) * | 1978-08-09 | 1980-02-22 | Mitsubishi Electric Corp | Interruption processing system |
| JPS61226839A (ja) * | 1985-03-30 | 1986-10-08 | Toshiba Corp | イベント処理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0160193B1 (ko) | 직접메모리접근 제어장치 | |
| US5764931A (en) | Method and apparatus for passing bus mastership between processors using predefined bus mastership states | |
| JPH0221018B2 (ja) | ||
| US9747225B2 (en) | Interrupt controller | |
| JPS6334490B2 (ja) | ||
| JPH03163629A (ja) | 割込み要因の解析により発生された擬似割込みによる割込み処理方法 | |
| JP2008532167A (ja) | 割込み制御器を有するデータ処理システム及び割込み制御方法 | |
| JP2659264B2 (ja) | コマンドオプション指定処理装置 | |
| JP2906958B2 (ja) | ユーザプログラムロード方式 | |
| JP7802545B2 (ja) | 情報処理装置、情報処理装置の処理方法およびプログラム | |
| JP2007164596A (ja) | 設計システムおよび設計方法 | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| JP2004220309A (ja) | マルチプロセッサシステム | |
| JPH03113555A (ja) | バスリピータ装置 | |
| WO2019188172A1 (ja) | 情報処理装置 | |
| JPH0474254A (ja) | マイクロプロセッサ診断方式 | |
| JPH03223955A (ja) | 情報処理システム | |
| JPH0228862A (ja) | 並列論理型言語におけるデータ転送方式 | |
| Jackson | An experimental multi-processor architecture for small business applications | |
| JPH04359355A (ja) | 分散型対話処理システム | |
| JPS6383837A (ja) | 述語管理方式 | |
| JPH0628328A (ja) | マルチプロセサの自己診断方式 | |
| Pandya | System design for a multi-user microprocessor-based application | |
| KR930018387A (ko) | 인터럽트 처리장치 | |
| JPS60178543A (ja) | 割込み制御方式 |