JPS61226839A - イベント処理方式 - Google Patents
イベント処理方式Info
- Publication number
- JPS61226839A JPS61226839A JP6683685A JP6683685A JPS61226839A JP S61226839 A JPS61226839 A JP S61226839A JP 6683685 A JP6683685 A JP 6683685A JP 6683685 A JP6683685 A JP 6683685A JP S61226839 A JPS61226839 A JP S61226839A
- Authority
- JP
- Japan
- Prior art keywords
- task
- program
- interrupt
- event
- event processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、コンピュータシステム等に使用されるイベン
ト処理方式に関する。
ト処理方式に関する。
〔発明の技術的背景およびその問題点〕従来、この種の
処理方式としては、次に掲げる２通りのイベント処理方
式がある。その１つは、複数の割込み入力信号線１・・
・のうち何れか１つの入力信号線１から立ち上りまたは
立ち下がりを呈する割込信号が割込みコントローラ２に
入力されると、割込みコントローラ２はその信号変化を
検出して演算制御処理部（以下、ＣＰＵと指称する）３
に割込みを行う。ここで、ＣＰＵ３は、割込みコントロ
ーラ２からの割込みを受けてどの入力信号線１の割込み
であるかを割出した後、現在処理中のプログラムを中断
させ、サブルーチンとしての割込み処理ルーチンをコー
ルしてイベント処理を実行するものとなっている。
処理方式としては、次に掲げる２通りのイベント処理方
式がある。その１つは、複数の割込み入力信号線１・・
・のうち何れか１つの入力信号線１から立ち上りまたは
立ち下がりを呈する割込信号が割込みコントローラ２に
入力されると、割込みコントローラ２はその信号変化を
検出して演算制御処理部（以下、ＣＰＵと指称する）３
に割込みを行う。ここで、ＣＰＵ３は、割込みコントロ
ーラ２からの割込みを受けてどの入力信号線１の割込み
であるかを割出した後、現在処理中のプログラムを中断
させ、サブルーチンとしての割込み処理ルーチンをコー
ルしてイベント処理を実行するものとなっている。
しかし、このイベント処理方式は、複数の割込み入力信
号Ｉ１１・・・の割込みをコントロールするハードウェ
アとしての割込みコントローラ２が必要であること、ま
た、割込みコントローラ２の設置スペースが問題となり
、実装できない場合が生じることである。
号Ｉ１１・・・の割込みをコントロールするハードウェ
アとしての割込みコントローラ２が必要であること、ま
た、割込みコントローラ２の設置スペースが問題となり
、実装できない場合が生じることである。
従来のもう１つのイベント処理方式は、リアルタイム・
オペレ−ティング・システムによって動作するタスクプ
ログラム等の中に、第６図に示すようなプログラムロジ
ックを組み入れたものがある。このプログラムは、ステ
ップＳ１に示すように所定周期ごとに入力ボートから信
号を取込んだ後、ステップＳ２の如く今回取込んだ今回
信号値と前回取込んだ前回信号値とを比較し、ステップ
Ｓ３において変化有りと判断した時、イベントデータを
処理するようになっている（ステップＳ４）。そして、
イベントデータ処理後、ステップＳ５に示すように所定
時間経過後に前記リアルタイム・オペレーティング・シ
ステムに戻って他のタスクプログラムを実行するもので
ある。
オペレ−ティング・システムによって動作するタスクプ
ログラム等の中に、第６図に示すようなプログラムロジ
ックを組み入れたものがある。このプログラムは、ステ
ップＳ１に示すように所定周期ごとに入力ボートから信
号を取込んだ後、ステップＳ２の如く今回取込んだ今回
信号値と前回取込んだ前回信号値とを比較し、ステップ
Ｓ３において変化有りと判断した時、イベントデータを
処理するようになっている（ステップＳ４）。そして、
イベントデータ処理後、ステップＳ５に示すように所定
時間経過後に前記リアルタイム・オペレーティング・シ
ステムに戻って他のタスクプログラムを実行するもので
ある。
従って、この方式は、個々のタスクプログラム処理ごと
にオペレーティング・システムに戻って変化の有無を判
断するものであるため、タスクプログラムの処理が遅れ
、また他のタスクプログラムとの動作の兼合いによって
は変化検出の動作も遅れる欠点がある。
にオペレーティング・システムに戻って変化の有無を判
断するものであるため、タスクプログラムの処理が遅れ
、また他のタスクプログラムとの動作の兼合いによって
は変化検出の動作も遅れる欠点がある。
〔発明の目的〕
本発明は以上のような点に着目してなされたもので、割
込みコントローラを使用せずにアプリケーション・プロ
グラムに疑似割込み発生手段を設け、よってハードウェ
アを安価にしてイベント処理を容易に行い得るイベント
処理方式を提供することにある。
込みコントローラを使用せずにアプリケーション・プロ
グラムに疑似割込み発生手段を設け、よってハードウェ
アを安価にしてイベント処理を容易に行い得るイベント
処理方式を提供することにある。
本発明は、リアルタイム・オペレーティング・システム
としてスケジューラプログラムと疑似割込み発生プログ
ラムを有し、スケジューラプログラムに定められた優先
度に応じて複数のタスクがそれぞれタスクプログラムを
実行し、これらのタスクプログラムの実行終了後に予め
定められた前回データと今回入力されたデータとを比較
し、不一致の場合にその不一致のマスクデータのビット
に対応する割込み処理番地をコールしてイベント処理プ
ログラムを実行するイベント処理方式である。
としてスケジューラプログラムと疑似割込み発生プログ
ラムを有し、スケジューラプログラムに定められた優先
度に応じて複数のタスクがそれぞれタスクプログラムを
実行し、これらのタスクプログラムの実行終了後に予め
定められた前回データと今回入力されたデータとを比較
し、不一致の場合にその不一致のマスクデータのビット
に対応する割込み処理番地をコールしてイベント処理プ
ログラムを実行するイベント処理方式である。
以下、本発明の一実施例について第１因ないし第３図を
参照して説明する。第１図は本発明イベント処理方式の
模式的構成図、第２図および第３図はメモリ領域の概念
図、第４図はイベント処理方式の動作流れ図である。先
ず、１１はプログラムに基づいて演算制御処理を実行す
るＣＰＵであって、このＣＰＬｌｌｌからバス１２が導
出されている。このバス１２にはメモリ１３や必要な数
のＩ１０ボート１４が接続されている。このメモリ１３
は第２図および第３図に示すように、リアルタイム・オ
ペレーティング・システムとして複数のアプリケーショ
ンプログラム即ちスケジュラプログラム領域２１と疑似
割込み発生プログラム領域２２を有し、その他に複数の
１６ピツトマスクデータを記憶するマスクデータ領域２
３を有する。
参照して説明する。第１図は本発明イベント処理方式の
模式的構成図、第２図および第３図はメモリ領域の概念
図、第４図はイベント処理方式の動作流れ図である。先
ず、１１はプログラムに基づいて演算制御処理を実行す
るＣＰＵであって、このＣＰＬｌｌｌからバス１２が導
出されている。このバス１２にはメモリ１３や必要な数
のＩ１０ボート１４が接続されている。このメモリ１３
は第２図および第３図に示すように、リアルタイム・オ
ペレーティング・システムとして複数のアプリケーショ
ンプログラム即ちスケジュラプログラム領域２１と疑似
割込み発生プログラム領域２２を有し、その他に複数の
１６ピツトマスクデータを記憶するマスクデータ領域２
３を有する。
これらのマスクデータはそれぞれ別々のサブルーチンと
しての割込み処理番地をコールするためにそれぞれ特定
のビットに所定のデータが記憶されている。ざらに、ス
ケジューラプログラムの優先度に対応して固有番号を持
ったタスクを実行するタスクごとのタスクプログラム領
域２４を持つている。
しての割込み処理番地をコールするためにそれぞれ特定
のビットに所定のデータが記憶されている。ざらに、ス
ケジューラプログラムの優先度に対応して固有番号を持
ったタスクを実行するタスクごとのタスクプログラム領
域２４を持つている。
次に、以上のような構成を持ったイベント処理方式の作
用について第４図を参照して説明する。
用について第４図を参照して説明する。
ＣＰＬＪｌｌは、スタート指令に基づいてメモリ１３の
リアルタイム・オペレーティング・システムのスケジュ
ーラプログラム領域２１からスケジューラプログラムを
読出してそのプログラムに定めるタスクの優先度に応じ
て例えばステップＳ１に示すようにタスク固有の番号Ｉ
を指定すると、当該タスク■はタスクプログラムＩｅ読
出してタスクＩがオン状態に有るか否かを判断しくステ
ップＳ２）、オン状態にあればタスク■はタスクプログ
ラムＩを実行する（ステップ８５）。タスク■がプログ
ラムＩを実行終了すると、ステップＳ６に移ってタスク
実行−終了か否かを判断し、未だ終了していない場合に
はステップＳ７において前記スケジューラプログラムに
基づいて優先度の高い次のタスクを選択して前述と同様
な処理を繰返す。なお、当該タスク■がオン状態にない
場合にはタスクが遅延状態にあるか否かを判断しくステ
ップ８３） 、７Ｍ延状態にある場合にはシステムタイ
マによりタスクＩが実行する時間にあるか否かを調べる
（ステップ８４）。タスク■が実行時間に達すれば、前
記タスクＩはタスクプログラムＩを実行する。
リアルタイム・オペレーティング・システムのスケジュ
ーラプログラム領域２１からスケジューラプログラムを
読出してそのプログラムに定めるタスクの優先度に応じ
て例えばステップＳ１に示すようにタスク固有の番号Ｉ
を指定すると、当該タスク■はタスクプログラムＩｅ読
出してタスクＩがオン状態に有るか否かを判断しくステ
ップＳ２）、オン状態にあればタスク■はタスクプログ
ラムＩを実行する（ステップ８５）。タスク■がプログ
ラムＩを実行終了すると、ステップＳ６に移ってタスク
実行−終了か否かを判断し、未だ終了していない場合に
はステップＳ７において前記スケジューラプログラムに
基づいて優先度の高い次のタスクを選択して前述と同様
な処理を繰返す。なお、当該タスク■がオン状態にない
場合にはタスクが遅延状態にあるか否かを判断しくステ
ップ８３） 、７Ｍ延状態にある場合にはシステムタイ
マによりタスクＩが実行する時間にあるか否かを調べる
（ステップ８４）。タスク■が実行時間に達すれば、前
記タスクＩはタスクプログラムＩを実行する。
以上のようにしてタスク１〜Ｎが実行を終了すると、Ｃ
ＰＵ１１がマスクデータ領域２３から順次マスクデータ
を読出してそのマスクビットに対応してＩ１０ボート１
４から外部信号を取込み（ステップ＄８）、その信号値
と該ビットに対応するマスクデータのビットに相応する
前回信号値とを比較しくステップＳ９）、不一致の場合
にはマスクデータの当該ビットに対応して割付されてい
るサブルーチンとしての割込み処理番地をコールしくス
テップ５１０）、イベント処理を実行するものである。
ＰＵ１１がマスクデータ領域２３から順次マスクデータ
を読出してそのマスクビットに対応してＩ１０ボート１
４から外部信号を取込み（ステップ＄８）、その信号値
と該ビットに対応するマスクデータのビットに相応する
前回信号値とを比較しくステップＳ９）、不一致の場合
にはマスクデータの当該ビットに対応して割付されてい
るサブルーチンとしての割込み処理番地をコールしくス
テップ５１０）、イベント処理を実行するものである。
（発明の効果）
以上詳記したように本発明によれば、リアルタイム・オ
ペレーティング・システムのアプリケーションプログラ
ムとしてスケジューラの他に、疑似割込み発生プログラ
ムを有し、タスク実行処理後の空き時間を利用して事象
が変化している時に疑似割込みを行うようにしたので、
割込みコントローラ等のハードウェアが不必要になり、
簡単なハードウェア構成で疑似割込みを行ってイベント
処理を実行し得、タスク処理を迅速に行ない得るイベン
ト処理方式を提供できる。
ペレーティング・システムのアプリケーションプログラ
ムとしてスケジューラの他に、疑似割込み発生プログラ
ムを有し、タスク実行処理後の空き時間を利用して事象
が変化している時に疑似割込みを行うようにしたので、
割込みコントローラ等のハードウェアが不必要になり、
簡単なハードウェア構成で疑似割込みを行ってイベント
処理を実行し得、タスク処理を迅速に行ない得るイベン
ト処理方式を提供できる。
第１図ないし第４図は本発明に係わるイベント処理方式
の一実施例を説明するためのもので、第１図はハードウ
ェア構成を示す図、第２図および第３図はメモリの一部
の内容を示す図、第４図は本発明方式の動作を説明する
流れ図、第５図は従来方式を説明するハードウェアの構
成図、第６図は従来方式の他の１つを説明する動作流れ
図である。 １１・・・ＣＰＵ１１３・・・メモリ、１４・・・Ｉ１
０ボート、２１・・・スケジューラプログラム領域、２
２・・・疑似割込み発生領域、２３・・・マスクデータ
領域、２４・・・タスクプログラム領域。 出願人代理人 弁理士 鈴圧式彦 第１図 第２図 第３図 第４図
の一実施例を説明するためのもので、第１図はハードウ
ェア構成を示す図、第２図および第３図はメモリの一部
の内容を示す図、第４図は本発明方式の動作を説明する
流れ図、第５図は従来方式を説明するハードウェアの構
成図、第６図は従来方式の他の１つを説明する動作流れ
図である。 １１・・・ＣＰＵ１１３・・・メモリ、１４・・・Ｉ１
０ボート、２１・・・スケジューラプログラム領域、２
２・・・疑似割込み発生領域、２３・・・マスクデータ
領域、２４・・・タスクプログラム領域。 出願人代理人 弁理士 鈴圧式彦 第１図 第２図 第３図 第４図
Claims (1)
- リアルタイム・オペレーティング・システムのスケジュ
ラプログラムに定められた優先度に応じて複数のタスク
がそれぞれのタスクプログラムを実行するタスク実行手
段と、このタスク実行手段によってタスクの実行が終了
すると、予め定められた前回データと今回入力されたデ
ータとを比較し、不一致の場合に不一致のマスクデータ
のビットに対応する割込み処理番地をコールしてイベン
ト処理プログラムを実行する疑似割込み発生手段とを有
するものであるイベント処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6683685A JPS61226839A (ja) | 1985-03-30 | 1985-03-30 | イベント処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6683685A JPS61226839A (ja) | 1985-03-30 | 1985-03-30 | イベント処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61226839A true JPS61226839A (ja) | 1986-10-08 |
Family
ID=13327325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6683685A Pending JPS61226839A (ja) | 1985-03-30 | 1985-03-30 | イベント処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61226839A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03163629A (ja) * | 1989-11-22 | 1991-07-15 | Agency Of Ind Science & Technol | 割込み要因の解析により発生された擬似割込みによる割込み処理方法 |
-
1985
- 1985-03-30 JP JP6683685A patent/JPS61226839A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03163629A (ja) * | 1989-11-22 | 1991-07-15 | Agency Of Ind Science & Technol | 割込み要因の解析により発生された擬似割込みによる割込み処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62243058A (ja) | マルチプロセツサシステムの割込制御方法 | |
| JPH0454255B2 (ja) | ||
| JP2970082B2 (ja) | 仮想クラスタ間通信処理装置 | |
| JPH05324569A (ja) | 割り込み制御方式 | |
| JPS62145435A (ja) | コンカレント処理命令を有するマイクロプロセツサ | |
| JP2585905B2 (ja) | マルチタスク実行装置 | |
| JPH02284206A (ja) | プログラマブル・コントローラ | |
| JPH0683640A (ja) | 割込応答処理方式 | |
| JP2601359B2 (ja) | 並行処理マイクロプロセッサ | |
| JP2969844B2 (ja) | プログラマブルコントローラ | |
| JPS6033654A (ja) | マイクロプロセツサ間デ−タ転送方式 | |
| JPH0544689B2 (ja) | ||
| JPH1153327A (ja) | マルチプロセッサシステム | |
| JPH0375832A (ja) | 仮想計算機制御方式 | |
| JPS62262140A (ja) | マイクロコンピユ−タ | |
| JPS61156307A (ja) | シ−ケンス制御装置 | |
| JPH0370810B2 (ja) | ||
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS62293372A (ja) | マスタスレ−ブプロセツサ | |
| JPS63269231A (ja) | 割込み優先制御方式 | |
| JPH02217924A (ja) | データ処理装置のストア処理方式 | |
| JPH01161444A (ja) | 仮想計算機システム | |
| JPH04245547A (ja) | プロセッサの処理異常検出方式 | |
| JPS6120139A (ja) | 割込み制御方式 | |
| JPS63104145A (ja) | タイマ割込処理方法 |