JPH0316374A

JPH0316374A - 画像処理指定領域情報計算装置

Info

Publication number: JPH0316374A
Application number: JP15880889A
Authority: JP
Inventors: Yasushi Kamo; 靖加茂
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1989-03-16
Filing date: 1989-06-21
Publication date: 1991-01-24
Anticipated expiration: 2014-09-06
Also published as: JP2945027B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、デジタル複写機の画像処理指定領域情報計算
装置に関する。

従来の技術複写機において、タブレット等により指定された原稿中
のある領域の内側又は外側につき、その画像を消去又は
移動させる技術（即ち、エディタによるトリミング又は
マスキング技術）は、アナログ複写機の時代から既に登
場し、各種デザイン用途などにおいて広く利用されてい
る。

ここに、近年ではデジタル複写機の出現により、より低
価格でエディタ機能を持たせることが可能となり、指定
領域精度も改善されている。更には、デジタル複写機の
持つ画像処理能力との結合により、より広い用途への活
用の可能性を秘めるものでもある。

このようなデジタル複写機用のエディタでの領域指定方
式としては、イレーサ方式とカウン夕方式とがある。イ
レーサ方式はアナログ複写機でも用いられているもので
あり、アレイ状のＬＥＤにより感光体上の電荷を落とす
ことによりマスキングやトリミングを行うというもので
ある。カウンタ方式は１つの指定領域に対し主走査、副
走査力向の双方に１つずつのカウンタを用いて指定領域
を計算する方式である。

発明が解決しようとする課題何れにしても、従来方式では、アナログ複写機時代と同
じく、主走査、副走査方向に直線的な口や凹等の矩形形
状でしか領域指定できず、指定し得る領域形状に自由度
がないものである。また、指定し得る領域数も少ない。

課題を解決するための手段少なくとも原ｗ４１枚分の画像処理指定領域情報を記憶
する容量を持つ領域情報記憶手段と、固像処理指定領域
情報を画像処理ユニットに交互に出力する２段並列接続
のシフトレジスタと、これらのシフトレジスタの出力切
換えを行うセレクタと、前記領域情報記憶手段を制御す
るための＊ＲＡＳ信号及び＊ＣＡＳ信号を生成する信号
生成手段と、前記領域情報記憶手段をリフレツシエさせ
るリフレッシュサイクル発生回路と、前記領域情報記憶
手段に記憶された画像処理指定領域情報に基づく画像処
理領域の計算及びこの領域情報記憶手段から画像処理指
定領域情報を前記シフトレジスタに交互に転送させる制
御を行うＣＰＵとより構威した。

作用原稿において指定された画像処理指定領域の情報はＣＰ
Ｕ制御により領域情報記憶手段に格納される。そして、
ＣＰＵはこの領域情報記憶手段に格納された情報に基づ
き画像処理領域の計算を行い、その結果である領域情報
を領域情報記憶手段に格納させる。実際の複写動作が開
始されると、ＣＰＵは領域情報記憶手段から領域信号を
２つのシフトレジスタに交互に転送出力させ、画像処理
ユニット側に画像データとともに出力させる。この時、
領域情報記憶手段が少なくとも原稿１枚分の画像処理指
定領域情報を記憶する容量を持つことにより、小容量で
低コストのＲＡＭによる構或で、任意形状かつ任意個数
の領域指定が可能となる。また、計算処理等のリアルタ
イム性も確保される。

実施例本発明の一実施例を図面に基づいて説明する。

まず、本発明が適用されるデジタル複写機内の画像処理
系の概略を第２図のブロック図により説明する。■はイ
メージプロセッシングユニット■ＰＵで、原稿から読取
った画像データの処理を行う。２はスキャナコントロー
ラで、スキャナサーボモータや露光用蛍光灯の制御や、
前記ＩＰＵＩへの処理コマンドの書込み等を行う。３は
メインコントローラで、メインモー夕の制御等を行う。

４は操作部で、コピー用の基本的操作の入出力を行う。

５はタブレットで領域指定のための入力を行う。６は本
実施例の特徴的な構成による指定領域計算装置（エリア
カリキュレーションユニット）ＡＣＵで、指定領域の計
算を行い、ＩＰＵＩの処理に同期した領域信号を発生す
る。

このような構成における領域指定情報の流れの概略を説
明する。まず、タブレット５上に原稿を置き、処理した
い領域をスタイラスペンによりマーク指定する。この指
定を受け、タブレット５はマークされた位置をＸ−Ｙ座
標データに変換し、シリアル通信で操作部４に送る。こ
の時、タブレット５からのＸ，Ｙ座標データが有効であ
れば、操作部４はタブレット５に対しブザーを鳴らせる
等の信号を返す。有効なＸ，Ｙ座標データは、操作部４
からさらにメインコントローラ３、スキャナコントロー
ラ２を経て、ＡＣＵ６へ送られ、このＡＣＵＳ内に一旦
記憶される。指定領域を確定するためのＸ，Ｙ座標デー
タの全てがＡＣＵＳ内に送られると（オペレータが全て
の領域指定を終えると）、オペレータは今度は、これら
の指定領域内（又は指定領域外）についてどのような処
理を行うかを指令する。この指令は、操作部４からメイ
ンコントローラ３を経てスキャナコントローラ２に送ら
れ、このスキャナコントローラ２内のＣＰＵ　（図示せ
ず）はこの指令をコード化してからｔＰｔＪ１に書込む
。

この後、通常のコピー動作に移行する。まず、画像読取
り部７により読取られた画像データはデジタル信号の状
態でＩｐｕｔに取り込まれる。画像データは、第３図に
示すように、このＩＰＵＩ内の補正部８によりシエーデ
イング補正、ＭＴＦ補正等を受け、変倍部９により主走
査方向に必要な変倍処理を受ける（副走査方向の変倍は
スキャニング速度による）。この後、文字部ｌＯ、写真
部１１、中抜き部１２及び反転部１３により各々文字モ
ード処理、写真モード処理、中抜き処理、反転処理が並
行して行われる。即ち、実際に要求されている処理に限
らず、全ての処理を同時に行う。各処理を受けた画像デ
ータは白データ部１４の白データとともに、［ＰｔＪ１
の出力段に設けたセレクタｌ５によって、実際に要求さ
れた処理を受けたものだけを選択する。後述するＡＣＵ
６からの領域信号はこのセレクト信号にゲートされる。

ここに、例えば第４図に示すように原稿ｌ６中、斜線を
施して示す領域を画像処理指定領域１７とし、この指定
領域１７内を写真モードとし、指定領域１７外は白（即
ち、指定領域ｌ７内の画像のみを写真モードで取り出す
）とするモード設定した場合を考える。第４図では第ｎ
主走査ラインについてのデータ選択時を示す。ＡＣＵ６
からの領域信号がアクティブな部分（指定領域１７内）
のみ、写真部１１により一律に写真モード処理されたデ
ータ中のデータを選択し、それ以外の部分では白デ・一
夕部ｌ４からの白データを選択する様子を示している。

この結果、全体的にみれば、第５図（ａ）に示すような
写真画像を有する原稿ｌ６について、これをタブレット
Ｓ上で同図（ｂ）に示すようにＡ−Ｅの５点をスタイラ
スペンにより指定すると、ＡＣＵ６によってこれらの指
定座標により囲まれた任意形状の指定領域１７が計算・
記憶され、コピー動作を行うと、同図（Ｃ）に示すよう
に指定領域ｌ７内の画像のみが抽出された写真モード処
理したコビー１８が得られるというものである。

なお、このＩＰＵＩにおいては、マーカベンによる領域
指定と併用するため、マーカ検出部ｌ９も設けられ、こ
のマーカ検出部１９による領域信号とＡＣＵ６＠からの
領域信号とがゲート回路２Ｏを経てセレクタ１５に与え
られるよう構威されている。

しかして、本実施例の特徴とするＡＣＵ６の構或を第１
図に示す。まず、タブレット５側からのＸ，Ｙ座標デー
タをシリアル通信用ドライバ＆１ノシーバ２１を介して
取り込むＣＰＵ２２が設けられている。このＣＰＵ２２
は画像処理領域の計算及び後述するＤＲＡＭの制御を行
う。このＣＰＵ２２には１６ビットのデータパス及びア
ドレスバスにより領域情報記憶手段としてのダイナミッ
クＲＡＭ　（ＤＲＡＭ）２３が接続されている。このＤ
ＲＡＭ２３はタブレット５により指定されたＸ，Ｙ座標
データ及び原稿１枚分の領ＶＡ信号を格納するビットマ
ップとして作用するもので、本実施例では２５６ｋバイ
トの容量を持つものが用いられている。また、このＤＲ
ＡＭ２３内のデータをｌ６ビットのパラレルからシリア
ルに変換して出力する２段並列のｌ６ビット用のシフト
レジスタ２４．２５が設けられている。また、システム
プログラムを内蔵したＲＯＭ２６が１６ビットデータラ
イン及びアドレスラインにより前記ＣＰＵ２２に接続さ
れている。また、２つのシフトレジスタ２４．２５の出
力側にはその出力を交互に選択するためのセレクタ２７
が設けられ、領域信号と同期をとるためのラッチ２８に
出力するように構成されている。

さらに、前記ＣＰＵ２２が発生するアドレス信号及びス
トローブ信号に基づきＤＲＡＭ２３アクセスのための＊
ＲＡＳ信号及び＊ＣＡＳ信号を生成する信号生成手段と
しての＊ＲＡＳ・本ＣＡＳ発生器２９がＣＰＵ２２とＤ
ＲＡＭ２３とに接続して設けられている。また、前記Ｄ
ＲＡＭ２３をリフレッシュさせるためのリフレッシュサ
イクルを発生させるリフレッシュサイクル発生回路３０
が設けられている。また、各部の動作タイミングを制御
するシーケンスコントローラ３ｌが設けられている。

このような構成において、タブレット５側からのＸ，Ｙ
座標データは、シリアル通信によってＣＰＵ２２に入力
される。Ｘ，Ｙ座標データを受信すると、ＣＰＵ２２は
そのデータをＤＲＡＭ２３に格納する。全ての領域座標
データを受信し、ＤＲＡＭ２３に格納すると、ＣＰＵ２
２はこれらの座標データに基づき原稿ｌ枚中の指定領域
の計算を行い、ＤＲＡＭ２３上のビットマップに書込む
。

即ち、領域内に相当するアドレスには「ｌ」を書込み（
例えば、第４図や第５図において斜線を施して示した部
分に相当する）、領域外に相当するアドレスにはｒＱＪ
を書込む。全領域分の計算及びビットマップへの書込み
が終了すると、操作部４に対しコピー可なる旨の信号を
返す。

これを受けて、コピー動作がスタートすると、ＣＰＵ２
２はＤＲＡＭ２３上のビットマップデータのシフトレジ
スタ２４．２５へのロード作業に専念する。まず、ＤＲ
ＡＭ２３中の最初の１６ビット分の領域データを一方の
シフトレジスタ２４にロードさせる。この１６ビットの
データＩＰＵ１の画像データに同期してシリアル信号に
変換され、セレクタ２７を経て出力される。このシフト
レジスタ２４がシリアル出力している間に、ＣＰＵ２２
は領域データ中の次の１６ビットを他方のシフトレジス
タ２５にロードする。先のシフトレジスタ２４が１６ビ
ット分出力し終えると、これに続けて、今度はシフトレ
ジスタ２５側からシリアルデータが出力される。この間
に、次の１６ビットデータはシフトレジスタ２４側にロ
ードされる。このような転送動作を繰返すことにより、
途切れることなく領域信号が出力される。

ところで、本実施例におけるＤＲＡＭ２３の容量２５６
ｋバイトは、原稿１枚分についての全読取り画素数の１
／ｌ６の画像処理指定領域情報を記憶するための容量を
考慮したことによる．原稿１枚分の全読取り画素数とは
、例えば等倍（１００％コピー）時に、主走査及び副走
査方向に４００ｄｐｉ　　（１インチ当り４００画素）
の読取り桔度を持つ装置では、Ａ３原稿（主走査方向２
９７馴Ｘ副走査方向４２０ｍｍ）の場合の全読取り画素
数は、 ”Ｆ３０９３５５８１，９となる。よって、そのｌ／１６程度のビット数は、３０
９３５５８２／１６＝１９３３４７４ビット＃１．９４
Ｍビットとなる。全読取り画素の１／１６というのは、
領域指定の精度に関係するもので、主走査及び副走査方
向４００ｄｐｉの読取り精度に対し１／ｌ６の領域指定
ビッ１・マップ（メモリ）を持つ時、領域指定精度は約
０．２５Ｍとなる。これは、領域指定入力装置であるタ
ブレット５の精度が現在では約±０．　５ｍｆｆｉ〜±
１，ＯＭ程度であり、また、デジタル複写機に対する画
像編集要求等とを考えた時の１つの適値として定められ
たものである，１／１６に代えて、１／４　（メモリ容
量が約４倍＝約ＩＭバイトとなる）とすれば０．１２５
ｍｍの精度となるが、逆に、１７６４（メモリ容量は約
１／４倍＝約６４ｋバイトとなる）とすれば０．５ｍｍ
の精度となる。よって、必要とする指定領域精度に応じ
た容量とすればよい。

また、記憶手段としてはＤＲＡＭに限らず、例えばスタ
ティックＲＡＭやバブルメモリ郷であってもよい。ただ
し、この場合は、＊ＲＡＳ・＊ＣＡｓｌ生器（信号生成
手段）２９やリフレッシュサイクル発生回路３０は不要
となる。また、記憶手段としてバブルメモリを用いた場
合は、＊ＲＡＳ・＊ＣＡＳｌ生器（信号生成手段）２９
の代わりに、バブルメモリコントローラ等が必要となる
。

発明の効果本発明は、上述したように少なくとも原稿ｌ枚分の画像
処理指定領域情報を記憶する容量を持つ領域情報記憶手
段を備えたので、小容量で低コストのメモリ構成で、任
意形状かつ任意個数の領域指定を可能とすることができ
る。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図はブロッ
ク図、第２図は全体構成の概略を示すブロック図、第３
図はＩＰＵ構或を示すブロック図、第４図は画像処理例
を示すタイミングチャート、第５図は画像処理例を示す
説明図である。２２・・・ＣＰＵ，２３・・・領域情報記憶手段、２４
．２５・・・シフトレジスタ、２７・・・セレクタ、２
９・・・信号生成手段、３０・・・リフレッシュサイク
ル発生回路

Claims

【特許請求の範囲】

少なくとも原稿１枚分の画像処理指定領域情報を記憶す
る容量を持つ領域情報記憶手段と、画像処理指定領域情
報を画像処理ユニットに交互に出力する２段並列接続の
シフトレジスタと、これらのシフトレジスタの出力切換
えを行うセレクタと、前記領域情報記憶手段を制御する
ための＊ＲＡＳ信号及び＊ＣＡＳ信号を生成する信号生
成手段と、前記領域情報記憶手段をリフレッシュさせる
リフレッシュサイクル発生回路と、前記領域情報記憶手
段に記憶された画像処理指定領域情報に基づく画像処理
領域の計算及びこの領域情報記憶手段から画像処理指定
領域情報を前記シフトレジスタに交互に転送する制御を
行うＣＰＵとよりなることを特徴とする画像処理指定領
域情報計算装置。