JPH03164084A - モータの回転数制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明はモータの回転数制御装置に関するものである。

〔従来の技術〕

従来、ビデオテープレコーダ等におけるモータの回転数
制御装置は、回転数を検出するための周波数発生器と、
回転の位相を検出するための位相発生器とを設け、設定
回転数に応じた基準周波数及び基準位相との周波数誤差
及び位相誤差を求めてフィードバック制御を行うように
なっている。

以下、第３図を用いて説明すると、モータ１には１回転
当たり２４個のパルスを発生ずる周波数発生器（以下、
ＦＧと称する）２と、１回転当たり１個のパルスを発生
する位相発生器（以下、ＰＧと称する）３とが設けられ
ている。

又、本回転数制御装置には、基準周波数を発生するリフ
ァレンス周波数発生器（以下、リファレンスＦＣと称す
る）４と、基準位相を発生するリファレンス位相発生器
（以下、リファレンスＰＣと称する）５とが設けられて
いる。今、モータ１を回転数３６００　ｒ　ｐ　ｍの定
速回転で回転制御するものとすると、リファレンスＦＧ
４は１４４０Ｈｚ、リファレンスＰＧ５は６　０　Ｈ　
ｚでパルスをｌＥｔる。

そして、速度系ループでは周波数弁別器６により、Ｆ　
Ｇ　２からＦＧアンプ７を介して供給されるモータ１の
実際の回転数に対応した周波数と、リファレンスＦＧ４
から供給される基準回転数に対応した周波数とが比較さ
れ、得られた速度偏差信号が周波数弁別器６から加算器
８に送られる。

一方、位相系ループでは位相比較器９により、ＰＣ３か
らＰＣアンプ１０を介して供給されるモータ１の実際の
回転の位相に対応した信号と、リファレンスＰＧ５から
供給される基準位相とが比較され、得られた位相偏差信
号が位相比較器９から加算器８に送られる。

加算器８では上記の速度偏差信号及び位相偏差信号が加
算され、その出力信号が補償回路１１を介して、モータ
ｌを駆動するモータドライバ１２に送られ、モータ１が
設定された回転数で回転するように制御される。

〔発明が解決しようとする課題〕

ところが、上記の回転数制御方式によれば、位相偏差は
モータｌのｌ回転につき１回しか得られないため、分解
能が低く、高精度の位相制御が困雑になるものであった
。

〔課題を解決するための手段〕

本発明に係るモータの回転故制御装置は、上記の課題を
解決するために、モータの回転数を検出するためにモー
タの１回転当たり所定数、例えば２４個のパルスを発生
ずる周波数発生器と、モータの回転の位相を検出するた
めにモータの１回転当たり上記周波数発生器より少ない
個数、例えば１個のパルスを発生する位相発生器と、基
準回転数を与えるためのパルスを発生ずるリファレンス
周波数発生器と、基準位相を与えるためのパルスを発生
するリファレンス位相発生器とを備えたモータの回転数
制御装置において、リファレンス周波数発生器で発生さ
れるパルスをリファレンス位相発生器で発生されるパル
スでリセノトしながら計数する第１の計数手段、例えば
第１のｎビットカウンタと、周波数発生器で発生される
パルスを位相発生器で発生されるパルスでリセットしな
がら計数する第２の計数手段、例えば第２のｎビットカ
ウンタと、第２の計数手段で計数された値をラッチする
ラッチ手段、例えばｎビノトラッチ回路と、第１の計数
手段で計数された値とランチ手段でラッチされた値とを
比較する比較手段と、比較手段で比較した第１の計数手
段とラッチ手段の値が異なる時にその大小関係に応した
位相制御信号を発生する位相制御手段、例えば第１の計
数手段の値の方が大きく、従ってモータの位相が遅れて
いる時にはハイレヘルの直流電圧を発生ｔる一方、ラッ
チ手段の値の方が大きく、従ってモータの位相が進んで
いる時にはローレヘルの直流電圧を発生する位相制御手
段を備えていることを特徴とするものである。

（作　用〕 上記の構戒によれば、周波数発生器で発生されるパルス
と、リファレンス周波数発生器で発生されるパルスとを
それぞれ位相発生器で発生されるパルス及びリファレン
ス位相発生器で発生されるパルスでリセノトしながら第
１及び第２の計数手段で計数し、第２の計数手段の値を
ラッチ手段でランチして第１の計数手段の値が増加する
度に第１の計数手段の値とラッチ手段でラッチされた第
２の計数手段の値とを比較手段で比較してそれらの値に
差がある時にはその大小関係に応じた位相制御信号を発
生するようにしたので、モータの回転の位相制御を、周
波数発生器でモータの１回転当たりに発生されるパルス
数に応した高い分解能で行えるようになる。

〔実施例〕

本発明の一実施例を第１図及び第２図に基づいて説明す
れば、以下の通りである。

第２図に示すように、本実施例の回転数制御装置は、モ
ータ１８に設けられた周波数発生器（以下、ＦＣと称す
る）２０と、位相発生器（以下、ＰＣと称する）２１と
を備えている。ＦＣ２　０はモータｌ８の１回転当たり
２４個のパルスを発生し、ＰＧ２　１はモータ１８の１
回転当たり１個のパルスを発生するようになっている。

但し、ＦＧ２０及びＰＣ２　１におけるパルスの発生数
は適宜変更できる。なお、ＦＧ２０とＰＧ２　１で発生
されるパルスはそれぞれＦＣアンプ２２及びＰＣアンプ
２３で増幅される。

又、本回転数制御装置は基準信号発生回路２４を有し、
具体的に図示しないが、基準信号発生回路２４はリファ
レンス周波数発生器（以下、リファレンスＦＣと称する
）とリファレンス位相発生器（以下、リファレンスＰＣ
と称する）を含んでいる。今、モータ１８を３６０Ｏ　
ｒ　ｐ　ｍで定速回転するように制御する場合、モータ
ｌ８の１回転当たりのＦＣ２０のパルス発生数が２４回
、ＰＣ２　１のパルス発生数が１回であれば、リファレ
ンスＦＧは１４４０Ｈ　ｚ　，リファレンスＰＣは６０
Ｈｚでパルスの発生を行う。

本回転数制御装置における速度制御系は周波数弁別器２
５とＤ／Ａ（ディジタル／アナログ）コンバーク２６か
らなるＦ／Ｖ　（周波数／電圧）変換器２７を備えてい
る。そして、ＦＧ２　０からＦＧアンプ２２を介して供
給されるパルスと基準信号発生回路２４のリファレンス
ＦＣから供給されるパルスとが周波数弁別器２５で比較
され、ここで得られた速度偏差信号がＤ／Ａコンバータ
２６でアナログ値に変換されて加算器３０に送られる。

一方、位相制御系は第１の計数手段としてのｎビットカ
ウンタ３ｌ、第２の計数手段としてのｎビットカウンタ
３２、ラッチ手段としてのｎビットラッチ回路３３、比
較手段としての比較器３４、位相／電圧変換器３５、及
び位相制御手段としての役割を有するアナログスイッチ
３６を備えている。上記ｎビントカウンタ３１は基準信
号発生回路２４内のリファレンスＦＣで発生される基準
周波数を表すパルス（第１図（ｇ）参照）を計数すると
ともに、基準信号発生回路２４内のリファレンスＰＣで
発生されるパルス（同図（ｅ）参照）の立ち上がりに同
期して発生されるリセットパルス（同図（ｆ）参照）が
入力される度にリセットされるようになっている。

又、ｎビソトカウンタ３２はＦＣ２　０で発生され、Ｐ
Ｃアンプ２３を介して供給されるパルス（第１図（ｃ）
参照）を計数するとともに、ＰＧ２１で発生されるパル
ス（同図（ａ）参照）の立ち上がりに同期して発生され
るリセットパルス（同図（ｂ）参照）が入力される度に
リセットされるようになっている。

ｎビントカウンタ３２の１直はリファレンスＦＣのパル
スが発生されるタイ５ングでｎビットラッチ回路３３に
よりランチされるようになっている．又、比較器３４で
はｎビットカウンタ３１の値とｎビットカウンタ３２で
ランチされた値とがリファレンスＦＧの周期毎に比較さ
れ、その大小関係に応した信号がアナログスイッチ３６
に供給されるようになっている。具体的には、ｎビット
ラッチ回路３３の値がｎビットカウンタ３１の値より大
きく、従って、モータ１８の回転の位相がリファレンス
ＦＣにより示される位相より進んでいれば、進み信号３
７が供給され、ｎビットラッチ回路３３の値がｎビント
カウンタ３１の値より小さく、従って、モータｌ８の回
転の位相がリファレンスＦＣにより示される位相より遅
れていれば、遅れ信号３日が供給され、ｎビットラッチ
回路３３の値とｎビットカウンタ３１の値が等しく、モ
ータｌ８の回転の位相とリファレンスＦＣにより示され
る位相がＦＣ２　０のｌ分割スロット内で同相であれば
、同相信号３９が供給されるようになっている。

アナログスイッチ３６の第１の入力端子には可変抵抗器
４１を介してモータｌ８の回転の位相を遅らせるための
ローレベルの直流電源（図示せず）に接続されている。

又、アナログスイッチ３６の第２の入力端子は可変抵抗
器４２を介してモ、ータｌ８の回転の位相を進めるため
のハイレヘルの直流電源（図示せず）に接続されている
。更に、アナログスイッチ３６の第３の入力端子は位相
／電圧変換器３５に接続されている。

位相／電圧変換器３５は位相比較器４３とＤ／Ａコンパ
ータ４４とを備え、位相比較器４３ではＦＧ２０から供
給されるパルスと基準信号発生回路２４内のリファレン
スＦＧから供給されるパルスの位相が比較され、その結
果がＤ／Ａコンハータ４４でアナログ値に変換されてア
ナログスインチ３６の第３の入力端子に供給されるよう
になっている。

そして、比較器３４から進み信号３７が供給された時は
可変抵抗器４ｌを介して上記ローレベルの直流電源の電
圧が位相制御信号としてアナログスイッチ３６から加算
器３０に出力され、比較器３４から遅れ信号３８が供給
された時には可変抵抗器４２を介して上記ハイレベルの
直流電源の電圧が位相制御信号としてアナログスイッチ
３６から加算器３０に供給され、又、比較器３４から同
相信号３９が供給された時にはＤ／Ａコンバータ４４か
ら供給される位相偏差電圧が位相制御信号としてアナロ
グスイッチ３６から加算器３０に出力されるようになっ
ている。

加算器３０では位相制御信号とＦ／Ｖ変換器２７から供
給される速度偏差信号とが加算され、加算器３０の出力
信号が補償回路４５を介してモータドライバ４６に送ら
れてモータドライハ４６によりモータｌ８の回転が制御
されるようになっている。

上記の構成において、第１図（ａ）に示すＰＧ２ｌのパ
ルスの立ち上がりに同期して発生されるリセットパルス
（同図（ｂ））によりｎビットカウンタ３２がリセント
され、ＰＧ２　１のパノレスの立ち上がりを基準として
ｎビットカウンタ３２によりモータｌ８の１回転中にお
いて現在ＦＣ２０の何番目のパルス（同図（Ｃ））が発
生された段階であるかがカウントされる（同図（ｄ））
。

同様に、第１図（ｅ）に示すリファレンスＰＣ，のパル
スの立ち上がりに同期して発生されるリセットパルス（
同図（ｆ〉）によりｎビットカウンタ３ｌがリセットさ
れ、リファレンスＰＣのパルスの立ち上がりを基準とし
てｎビントカウンタ３ｌにより現在リファレンスＦＧの
何番目のパルス（同図（ｇ））が発生された段階である
かがカウントされる（同図（ｈ））。

そして、リファレンスＦＣのパルスの立ち上がり時毎に
ｎビットカウンタ３２で計数された値がｎビットラッチ
回路３３によりラソチされ、比較器３４においてｎビッ
トカウンタ３ｌの値とｎビットラッチ回路３３の値とが
比較される。

ここで、ｎビットラッチ回路３３の値がｎビットカウン
タ３ｌの値より大きく、モータ１８の回転の位相がリフ
ァレンスＦＧにより示される位相より進んでいれば、比
較器３４からアナログスイッチ３６に進み信号３７が供
給され、それに基づいてアナログスイッチ３６から加算
器３０に可変抵抗器４ｌを介して前記したローレベルの
直流電源の電圧、つまり、モータ１８の位相を遅らせる
ための位相制御信号が供給される。

一方、ｎビットラッチ回路３３の値がｎビ・ノトカウン
タ３１の値より小さく、モータ１８の回転の位相がリフ
ァレンスＦＣにより示される位相より遅れていれば、比
較器３４からアナログスイッチ３６に遅れ信号３日が供
給され、それに基づいてアナログスイッチ３６から加算
器３０に可変抵抗器４２を介して前記したハイレベルの
直流電源の電圧、つまり、モータｌ８の位相を進ませる
ための位相制御信号が供給される。

又、ｎビットラッチ回路３３の値とｎビットカウンタ３
ｌの値が等しく、モータｌ８の回転の位相とリファレン
スＦＣにより示される位相がＦＧ２０の１分割スロット
内で同相であれば、同相信号３９が供給され、この場合
はアナログスイッチ３６から加算器３０に位相／電圧変
換器３５の電圧が供給される。なお、上記位相／電圧変
換器３５内の位相比較器４３はＦＧ２　０の１分割スロ
ット、つまり、ｌ５゜以内でのＦＣ．２０とリファレン
スＦＣのパルスの位相の進み又は遅れに応して位相偏差
重圧が発生される。

上記のように、本実施例によれば、ＦＧ２　０とリファ
レンスＦＧで発生されるパルス数をそれぞれｎビットカ
ウンタ３２及び３ｌで計数し、両者を比較することによ
りモータ１８の回転の位相の遅れ、進みを判定するよう
にしたので、モータｌ８の回転の位相制御をより高精度
に行えるようになる。これにより、例えば、ＶＴＲ等に
おけるモータｌ８の回転数制御が一層正確に行える。

なお、ＰＣ２　１とリファレンスＰＣの位相関係を任意
に設定するためには、リファレンスＰＣのパルスの立ち
上がりに対応するリセットパルス（第１図（ｆ）参照）
の発生をリファレンスＰＣから位相シフト回路を介して
行うようにすれば良い。

又、比較器３４においてモータｌ８の回転の位相の遅れ
、進みを判定するためのラッチ信号を同相時以外はリフ
ァレンスＰＣで発生されるパルスに基づいてランチし、
同相になればリファレンスＦＣで発生されるパルスに基
づいてラッチするようにしても良い。

〔発明の効果〕

本発明に係るモータの回転数制御装置は、以上のように
、リファレンス周波数発生器で発生されるパルスをリフ
ァレンス位相発生器で発生されるパルスでリセットしな
がら計数する第１の計数手段と、周波数発生器で発生さ
れるパルスを位相発生器で発生されるパルスでリセット
しながら計数する第２の計数手段と、第２の計数手段で
計数された値をラノチするランチ手段と、第１の計数手
段で計数された値とラッチ手段でラッチされた値とを比
較する比較手段と、比較手段で比較した第１の計数手段
とラッチ手段の値が異なる時にその大小関係に応じた位
相制御信号を発生する位相制御手段を備えている構或で
ある。

このように、周波数発生器で発生されるパルスと、リフ
ァレンス周波数発生器で発生されるパルスとをそれぞれ
位相発生器で発生されるパルス及びリファレンス位相発
生器で発生されるパルスでリセットしながら第１及び第
２の計数手段で計数し、第２の計数手段の値をランチ手
段でランチして第１の計数手段の値が増加する度に第１
の計数手段の値とラッチ手段でラッチされた第２の計数
手段の値とを比較手段で比較し、それらの値に差がある
時にはその大小関係に応した位相制御信号を発生するよ
うにしたので、モータの回転の位相制御を、周波数発生
器でモータの１回転当たりに発生されるパルス数に応し
た高い分解能で行えるようになる。

【図面の簡単な説明】

第１図及び第２図は本発明の一実施例を示すものである
。 第１図は回転数制御装置の各部の動作タイミングを示す
タイムチャートである。 第２図は回転数制御装置の構戒を示すブロック図である
。 第３図は従来の回転数制御装置の構成を示すブロンク図
である。 １８はモータ、２０は周波数発生器、２１は位相発生器
、３ｌはｎビットカウンタ（第１の計数手段）、３２は
ｎビットカウンタ（第２の計数手段）、３３はｎビット
ランチ回路（ラッチ手段）３４は比較器（比較手段）、
３６はアナログスイッチ（位相制御手段）である。

Claims (1)

1. 【特許請求の範囲】 １、モータの回転数を検出するためにモータの１回転当
   たり所定数のパルスを発生する周波数発生器と、モータ
   の回転の位相を検出するためにモータの１回転当たり上
   記周波数発生器より少ない個数のパルスを発生する位相
   発生器と、基準回転数を与えるためのパルスを発生する
   リファレンス周波数発生器と、基準位相を与えるための
   パルスを発生するリファレンス位相発生器とを備えたモ
   ータの回転数制御装置において、 リファレンス周波数発生器で発生されるパルスをリファ
   レンス位相発生器で発生されるパルスでリセットしなが
   ら計数する第１の計数手段と、周波数発生器で発生され
   るパルスを位相発生器で発生されるパルスでリセットし
   ながら計数する第２の計数手段と、 第２の計数手段で計数された値をラッチするラッチ手段
   と、 第１の計数手段で計数された値とラッチ手段でラッチさ
   れた値とを比較する比較手段と、比較手段で比較した第
   １の計数手段とラッチ手段の値が異なる時にその大小関
   係に応じた位相制御信号を発生する位相制御手段を備え
   ていることを特徴とするモータの回転数制御装置。